CN113703235A - 阵列基板、阵列基板的制作工艺及显示面板 - Google Patents
阵列基板、阵列基板的制作工艺及显示面板 Download PDFInfo
- Publication number
- CN113703235A CN113703235A CN202110879478.6A CN202110879478A CN113703235A CN 113703235 A CN113703235 A CN 113703235A CN 202110879478 A CN202110879478 A CN 202110879478A CN 113703235 A CN113703235 A CN 113703235A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- array substrate
- display area
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 204
- 229910052751 metal Inorganic materials 0.000 claims abstract description 204
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000000565 sealant Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开一种阵列基板、阵列基板的制作工艺及显示面板。其中,阵列基板具有显示区和设于显示区周围的非显示区,非显示区还包括驱动区,阵列基板包括基底板、第一金属层、绝缘层、第二金属层及钝化层;第一金属层设于基底板的一表面;绝缘层设于第一金属层背离基底板的一侧,于驱动区,绝缘层开设有第一通孔,用以显露位于第一金属层;第二金属层设于绝缘层背离第一金属层的表面,且第二金属层朝第一通孔内延伸,并连接第一金属层;钝化层设于第二金属层背离第一金属层的表面。本发明技术方案中当钝化层背离基底板的一侧设有框胶时,可将驱动区扩大至框胶下方,以增大驱动区的面积,进而提升驱动区的驱动电路的稳定性。
Description
技术领域
本发明涉及显示面板技术领域,特别涉及一种阵列基板、基于该阵列基板的制作工艺及应用该阵列基板的显示面板。
背景技术
一些阵列基板具有驱动器,该驱动器位于阵列基板的非显示区中的驱动区,在驱动区,阵列基板依次包括基底板层、第一金属层、绝缘层、第二金属层、钝化层及透明导电层,第一金属层与第二金属层通过透明导电层并联。目前为了实现第一金属层与第二金属层连接的效果,在钝化层对应第二金属层的位置开设有通孔,以将第二金属层露出,并且在钝化层仅对应绝缘层和第一金属层的位置也开设有通孔,以将第一金属层露出;进而通过透明导电层沉积到上述两通孔内,实现第一金属层通过透明导电层与第二金属层连接的效果。
但是,通过这种连接方式,使得设于阵列基板非显示区上方的框胶需要在沿阵列基板板面的方向上与驱动区之间保持一定间距,以避免框胶中的导电粒子通过透明导电层与驱动区的驱动电路发生短路现象,从而使得驱动区无法位于框胶下方。
发明内容
本发明的主要目的是提出一种阵列基板,旨在改善阵列基板非显示区中驱动区无法位于框胶下方的问题。
为实现上述目的,本发明提出的阵列基板,具有显示区和设于所述显示区周围的非显示区,所述非显示区还包括驱动区,所述阵列基板包括基底板、第一金属层、绝缘层、第二金属层及钝化层;所述第一金属层设于所述基底板的一表面;所述绝缘层设于所述第一金属层背离所述基底板的表面,于所述驱动区,所述绝缘层开设有第一通孔,用以显露位于所述第一金属层;所述第二金属层设于所述绝缘层背离所述第一金属层的表面,且所述第二金属层朝所述第一通孔内延伸,并连接所述第一金属层;所述钝化层设于所述第二金属层背离所述第一金属层的表面。
可选地,于所述显示区,所述第一金属层包括扫描线,所述第二金属层包括与所述扫描线隔绝的数据线,所述数据线包括交叉部和连接部;所述交叉部在所述第一金属层上的投影落入所述扫描线内;所述连接部连接所述交叉部并与所述扫描线呈夹角设置;所述交叉部的宽度尺寸大于所述连接部的宽度尺寸。
可选地,所述交叉部包括平行段和凸出部,所述平行段连接所述连接部,并与所述连接部的宽度尺寸相同部;所述凸出部设有两个,两个所述凸出部分别设于所述平行段相对的两侧。
可选地,于所述显示区,所述第一金属层还包括并联线,所述并联线与所述扫描线相互隔离;所述绝缘层开设有第二通孔,所述数据线朝所述第二通孔的方向延伸并连接所述并联线。
本发明还提出一种阵列基板的制作工艺,所述阵列基板为上述的阵列基板,所述阵列基板分为显示区和设于所述显示区周围的非显示区,所述非显示区还包括驱动区,其特征在于,所述阵列基板的制作工艺包括:
准备基底板,并在所述基底板上沉积第一金属层;
在所述第一金属层上沉积绝缘层;
在所述绝缘层上蚀刻通孔,以显露所述第一金属层;
在所述通孔内和所述绝缘层上沉积第二金属层;
在所述第二金属层上沉积钝化层。
可选地,所述通孔包括第一通孔和第二通孔,所述第一通孔位于所述驱动区,所述第二通孔位于所述显示区。
可选地,在所述在所述第一金属层上沉积绝缘层步骤之后、在所述在所述绝缘层上蚀刻通孔以显露所述第一金属层的步骤之前,还包括:
在所述绝缘层上形成有源层,并使得所述有源层与所述第二金属层间隔设置。
可选地,所述在所述第二金属层上沉积钝化层的步骤之后,还包括:
在所述显示区,在所述钝化层上蚀刻有过孔,用以显露第二金属层;
在所述钝化层上沉积透明导电层,所述透明导电层流入所述过孔并连接所述第二金属层。
本发明还提出一种显示面板,包括彩膜基板、框胶及上述的阵列基板,所述彩膜基板设于所述钝化层背离所述基底板的一侧,并与所述钝化层间隔设置,所述框胶连接于所述彩膜基板与所述阵列基板之间,并对应所述非显示区。
可选地,所述框胶至少部分设于所述驱动区的上方。
本发明技术方案通过将绝缘层设于第一金属层背离基板的一表面,第二金属层设于绝缘层背离第一金属层的表面,且在绝缘层对应驱动区的位置开设有第一通孔,以使第一通孔显露出第一金属层,进而便于在沉积第二金属层时,第二金属层能够沉积于第一通孔内,并连接第一金属层,从而实现第一金属层与第二金属层的连接效果。并且,可以理解的是,本发明技术方案,相比于在钝化层开设过孔、且第二金属层通过该过孔桥接于第一金属层的方案,本发明中技术方案中第一金属层与第二金属层之间连接时被隐藏在钝化层朝向基底板的一侧,从而可以避免框胶与第一金属层发生短接的现象,使得驱动区可扩大至框胶的下方,增大驱动区的面积,进而提升驱动区的驱动电路的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明显示面板的非显示区的一实施例的纵向剖面结构示意图;
图2为本发明阵列基板与框胶装配后的俯视图;
图3为本发明显示面板的显示区的一实施例的纵向剖面结构示意图;
图4为本发明显示面板的显示区未设置透明导电层的一实施例的纵向剖面结构示意图;
图5为图3中部分结构示意图;
图6为本发明显示面板中显示区的扫描线与数据线的一实施例的俯视图;
图7为本发明显示面板中显示区的扫描线与数据线的一实施例的俯视图;
图8为本发明显示面板的非显示区的绝缘层和第一金属层结合后的一实施例的纵向剖视图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 阵列基板 | 20 | 显示面板 |
11 | 显示区 | 12 | 非显示区 |
100 | 基底板 | 101 | 驱动区 |
102 | 公共电极区 | 103 | 信号线区 |
104 | 驱动电路区 | 200 | 第一金属层 |
210 | 时钟信号线 | 220 | 驱动电路 |
230 | 公共电极线 | 240 | 扫描线 |
250 | 并联线 | 260 | 栅极 |
300 | 绝缘层 | 310 | 第一通孔 |
320 | 第二通孔 | 400 | 第二金属层 |
410 | 数据线 | 411 | 交叉部 |
411a | 平行段 | 411b | 凸出部 |
412 | 连接部 | 420 | 源极 |
430 | 漏极 | 500 | 钝化层 |
510 | 过孔 | 600 | 彩膜基板 |
700 | 框胶 | 800 | 有源层 |
900 | 透明导电层 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种阵列基板10。
在本发明实施例中,请结合参照图1和图7,该阵列基板10具有显示区11和设于显示区11周围的非显示区12,非显示区12还包括驱动区101,阵列基板10包括基底板100、第一金属层200、绝缘层300、第二金属层400及钝化层500;第一金属层200设于基底板100的一表面;绝缘层300设于第一金属层200背离基底板100的表面,于驱动区101,绝缘层300开设有第一通孔310,用以显露位于第一金属层200;第二金属层400设于绝缘层300背离第一金属层200的表面,且第二金属层400朝第一通孔310内延伸,并连接第一金属层200;钝化层500设于第二金属层400背离第一金属层200的表面。
阵列基板10分为显示区11和设于显示区11周围的非显示区12,透过阵列基板10的显示区11,用户可观看到显示出的画面;透过阵列基板10的非显示区12,用户无法观看到画面。非显示区12包括驱动区101,驱动区101用以向显示区11发送信号,例如,显示区11具有扫描线240,驱动区101包括信号线区103和驱动电路区104,驱动电路区104位于信号线区103靠近显示区11的一侧。信号线区103形成有若干信号线,例如时钟信号线210,时钟信号线210用以通过驱动电路区104内的驱动电路220向扫描线240输入信号。具体地,时钟信号线210可以为第一金属层200位于驱动区101的一部分,驱动电路220可以为第一金属层200位于驱动区101的其他部分,第一金属层200中的时钟信号线210可通过第一金属层200中的其他走线直接与驱动电路220连通,也可以通过第二金属层400与驱动电路220连通,因此第二金属层400与第一金属层200中连接时钟信号线210的走线并联,从而实现降低总电阻的效果。当然,非显示区12还可包括与驱动区101相邻的公共电极区102,公共电极区102的公共电极线230也可以为第一金属层200位于公共电极区102的一部分。
可以理解的是,在阵列基板10对应公共电极区102的上方通常设有框胶700,该框胶700内具有导电粒子(例如导电金粒或者导电银粒等),框胶700连接公共电极线230,该公共电极线230不与驱动区101的驱动电路220和各种信号线导通。本发明技术方案中通过绝缘层300在驱动区101开设有第一通孔310,第二金属层400设于绝缘层300背离第一金属层200的表面,以避免第一金属层200与第二金属层400出现短接的情况。并且第二金属层400朝第一通孔310内延伸以连接第一金属层200,此时可以理解为第二金属层400与第一金属层200中的一条走线连接,从而实现该走线与第二金属层400的连接关系。由于在绝缘层300开设了能够显露第一金属层200的第一通孔310,且第二金属层400具有延伸至第一通孔310内的部分,因此第二金属层400延伸至第一通孔310内的部分能够直接与第一金属层200电连接,则可以避免在钝化层500上开设过孔以使第一金属层200通过桥接的方式连接第二金属层400,从而使得框胶700即使位于驱动区101上方,也不容易发生框胶700内的导电粒子电连接第一金属层200和第二金属层400而发生短接的情况,此时可将驱动区101扩大至框胶700的下方,使得驱动区101具有较大的面积。通过将驱动区101扩大,则驱动区101内设有薄膜晶体管时,可使得薄膜晶体管的尺寸变大,进而提高了薄膜晶体管的电容量,提升了驱动区101的驱动电路220的稳定性。另外,本发明中第二金属层400背离第一金属层200的表面还设有钝化层500,从而可以对第二金属层400起到较好的绝缘保护效果。
本发明技术方案通过将绝缘层300设于第一金属层200背离基底板100的一表面,第二金属层400设于绝缘层300背离第一金属层200的表面,且在绝缘层300对应驱动区101的位置开设有第一通孔310,以使第一通孔310显露出第一金属层200,进而便于在沉积第二金属层400时,第二金属层400能够沉积于第一通孔310内,并连接第一金属层200,从而实现第一金属层200与第二金属层400的连接效果。并且,可以理解的是,本发明技术方案,相比于在钝化层500开设过孔、且第二金属层400通过该过孔桥接于第一金属层200的方案,本发明中技术方案中第一金属层200与第二金属层400之间连接时被隐藏在钝化层500朝向基底板100的一侧,从而可以避免框胶700与第一金属层200发生短接的现象,使得驱动区101可扩大至框胶700的下方,增大驱动区101的面积,进而提升驱动区101的驱动电路220的稳定性。
进一步地,请结合参照图6和图7,于显示区11,第一金属层200包括扫描线240,第二金属层400包括数据线410,扫描线240与数据线410相互隔绝交叉设置。
在显示区11中,第一金属层200的一部分走线可作为扫描线240,第二金属层400的一部分可作为数据线410,通过将扫描线240与数据线410相互隔绝交叉设置,则使得扫描线240和数据线410可分别作为传输不同信号的信号线,且二者之间不会相互干扰。具体地,扫描线240与数据线410可垂直设置。在薄膜晶体管阵列基板10中,扫描线240可连接薄膜晶体管的栅极,数据线410可连接薄膜晶体管的源极,从而通过扫描线240可控制薄膜晶体管的栅极,通过数据线410可向薄膜晶体管内输入电流。当然,在其他实施例中,薄膜晶体管的栅极也可由第一金属层200中的一些走线形成,薄膜晶体管的源极和漏极也可由第二金属层400中的一些走线形成。
进一步地,请结合参照图6和图7,数据线410包括交叉部411和连接部412;交叉部411在第一金属层200上的投影落入扫描线240内并与扫描线240隔绝;连接部412连接交叉部411并与扫描线240呈交叉设置;交叉部411的宽度尺寸大于连接部412的宽度尺寸。
可以理解是,通过将交叉部411与扫描线240隔绝,则可避免数据线410与扫描线240相互连接的情况。通过将交叉部411与连接部412的连线与扫描线240呈夹角设置,则使得数据线410与扫描线240呈夹角设置,从而便于分别与薄膜晶体管的源极和栅极分别与数据线410和扫描线240连接。本发明中“呈夹角设置”包括呈锐角设置、垂直设置及呈钝角设置。因此本发明中的数据线410中的连接部412与扫描线240可呈锐角设置,也可垂直设置,还可呈钝角设置。
另外,通过将交叉部411的宽度尺寸大于连接部412的宽度尺寸,则使得交叉部411的横截面积较大,从而可以使得此处的电阻较小,提高了信号的传导效果。并且,可以理解的是,在阵列基板10中,对应数据线410与扫描线240的交叉处的位置为非透光区域,通过将数据线410的交叉部411的宽度加宽,则不会影响整个阵列基板10的开口率,进而不影响具有该阵列基板10的显示面板20的透光率。需要说明的是,定义数据线410的延伸方向为其长度方向,定义数据线410的宽度方向垂直其延伸方向,进而数据线410中的交叉部411和连接部412的宽度方向也为垂直数据线410的延伸方向的方向。
进一步地,如图7所示,交叉部411包括平行段411a和凸出部411b,平行段411a连接连接部412,并与连接部412的宽度尺寸相同部,凸出部411b设有两个,两个凸出部411b分别设于平行段411a相对的两侧。
通过将平行段411a连接连接部412,且平行段411a的宽度尺寸与连接部412的宽度尺寸相同,则使得平行段411a与连接部412形成为一条规整的数据线410。另外,通过凸出部411b设有两个,且分别设于平行段411a相对的两侧,则使得平心段的宽度尺寸相对连接部412宽度尺寸更大,从而此处的电阻值较小,使得整条数据线410具有较好的信号传导效果。
进一步地,请结合参照图6和图7,在显示区11内,第一金属层200还包括并联线250,并联线250与扫描线240相互隔离,绝缘层300开设有第二通孔320,数据线410与并联线250通过第二通孔320导通。
在显示区11,通过在绝缘层300开设有第二通孔320,数据线410与并联线250通过第二通孔320导通,则可实现第一金属层200与第二金属层400连接的效果。从而数据线410连接有并联线250的部位,其横截面积增大,进而可实现降低电阻的效果。
进一步地,绝缘层300在对应并联线250的两个端部均可开设有第二通孔320,数据线410朝两个第二通孔320的方向均凸设有凸起部,凸起部连接并联线250,则可以理解的是,并联线250的两端分别连接第二金属层400中的数据线410,并联线250的中间部分仍然通过绝缘层300与第二金属层400的数据线410隔开,因此并联线250与数据线410可共同形成双层走线,进而这两者连接形成并联电路,从而并联线250与数据线410共同用以向薄膜晶体管内传输相同的信号,且并联线250与数据线410并联后,其总电阻较小,从而提高了信号的传导效果。
本发明还提出一种阵列基板10的制作工艺,请结合参照图1、图3、图4、图5及图8,该阵列基板10的具体结构参照上述实施例。由于本阵列基板10的制作工艺所制作的阵列基板10采用了上述所有实施例的全部技术方案,因此阵列基板10的制作工艺所制作的阵列基板10至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。其中,分为显示区11和设于显示区11周围的非显示区12,非显示区12还包括驱动区101,阵列基板10的制作工艺包括:
准备基底板100,并在基底板100上沉积第一金属层200;
在第一金属层200上沉积绝缘层300;
在绝缘层300对应驱动区101的位置蚀刻通孔,以显露第一金属层200;
在通孔内和绝缘层300上沉积第二金属层400;
在第二金属层400上沉积钝化层500。
通过在基底板100上沉积第一金属层200,接着在第一金属层200上沉积绝缘层300,则绝缘层300可对第一金属层200具有保护作用。接着通过在绝缘层300对应第一金属层200的位置蚀刻通孔,从而在通孔内沉积有第二金属层400,则使得第二金属层400与第一金属层200能够实现直接连接的效果,避免第二金属层400与第一金属层200通过桥接的方式连接;并且钝化层500沉积在第二金属层400上,从而使得钝化层500对第二金属层400起到较好的保护作用。另外,通过第一金属层200与第二金属层400直接接触连接并被钝化层500保护的方案,可避免钝化层500上设有框胶700时,第一金属层200和第二金属层400的其中一个与框胶700出现短接的现象,并且当位在驱动区101内的绝缘层300上也蚀刻有该通孔,且第二金属层400的一部分沉积在该通孔内并与第一金属层200连接时,其整个驱动区101的边界可扩大至框胶700正下方,而不会与胶框发生短接的情况,进而可以增大驱动区101的面积,提升了驱动区101内驱动电路220的稳定性。
具体地,请结合参照图1、图3、图4、图5及图8,通孔包括第一通孔310和第二通孔320,第一通孔310位在驱动区101,第二通孔320位在显示区11。
通过将第一通孔310设于驱动区101内,则沉积于第一通孔310内的第二金属层400可与第一金属层200直接连接,避免通过在钝化层500上开孔以使第一金属层200与第二金属层400采用桥接的方式连接,进而避免框胶700对第一金属层200和第二金属层400的影响,使得第驱动区101可扩大至框胶700的下方,并使得整个驱动区101面积变大,进而可增大设在驱动区101内的薄膜晶体管的体积,从而提升电容量,进一步提升驱动电路220的稳定性。
通过将第二通孔320位在显示区11内,则使得第一金属层200与第二金属层400的可通过该第二通孔320实现连接的效果。进一步地,在显示区11时,第二金属层400中的走线作为数据线410时,位于数据线410下方的第一金属层200中的走线的两端均可对应有第二通孔320,第一金属层200中对应数据线410的走线的两端通过第二通孔320连接数据线410,并与数据线410可实现并联的连接效果,从而能够降低数据线410的阻抗,提高数据线410的信号传输效果。
进一步地,如图3或图4所示,在第一金属层200上沉积绝缘层300的步骤之后、在绝缘层300上蚀刻通孔以显露第一金属层200的步骤之前,还包括:
在绝缘层300上形成有源层800,并使得有源层800与第二金属层400间隔设置。
可以理解的是,薄膜晶体管结构中具有有源层800,当通过第一金属层200中的金属形成薄膜晶体管的栅极260、通过第二金属层400中的金属形成薄膜晶体管的源极420和漏极430时,有源层800可设在第一金属层200与第二金属层400之间,从而有源层800、第一金属层200用以形成薄膜晶体管的栅极260的及第二金属层400用以形成薄膜晶体管的源极420(或漏极430)的共同组成薄膜晶体管结构。为了形成该薄膜晶体管的结构,通过在蚀刻通孔之前,在绝缘层300上形成有源层800,则可通过沉积的方式将,有源层800设在第一金属层200与第二金属层400之间,进而便在形成有源层800位在栅极260和源极420(或漏极430)之间的结构的薄膜晶体管。
进一步地,请结合参照图3和图4,在第二金属层400上沉积钝化层500的步骤之后,还包括:
在显示区11,在钝化层500上蚀刻有过孔510,用以显露第二金属层400;
在钝化层500上沉积透明导电层900,透明导电层900流入过孔510并连接第二金属层400。
通过在显示区11,钝化层500上蚀刻有过孔510,用以显露第二金属层400,通过在过孔510及钝化层500上沉积透明导电层900,则使得透明导电层900能够与第二金属层400电连接。其中该第二金属层400可包括作为薄膜晶体管的漏极,从而漏极连接透明导电层900,以使得透明导电层900通电。
可以理解的是,在包括上述阵列基板10的显示面板20中,显示面板20还包括液晶和彩膜基板600,彩膜基板600在阵列基板10相对设置,液晶对应阵列基板10的显示区11设在彩膜基板600在阵列基板10之间,彩膜基板600电连介阵列基板10侧的公共电极。因此当钝化层500上的透明导电层900通电后,其与公共电极之间有电压差,继而使得与阵列基板10与彩膜基板600之间形成有电压差,该电压差驱动液晶扭转以调整通过该液晶的光线的方向和数量。
本发明还提出一种显示面板20,请结合参照图1和图2,包括彩膜基板600、框胶700及阵列基板10,该阵列基板10的具体结构参照上述实施例。由于本显示面板20采用了上述阵列基板10的所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。其中,彩膜基板600设于钝化层500背离基底板100的一侧,并与钝化层500间隔设置,框胶700连接于彩膜基板600与阵列基板10之间,并对应非显示区12。
通过将框胶700连接于彩膜基板600与阵列基板10之间,则实现了彩膜基板600与阵列基板10的连接效果。另外,框胶700对应非显示区12,则使得框胶700的设置不会影响显示面板20的显示效果。
具体地,彩膜基板600朝向阵列基板10的一侧也设有一层导电层,该导电层与框胶700的一端连接,框胶700的另一端连接阵列基板10中公共电极区102,框胶700中还具有导电粒子,该导电粒子将公共电极区102的公共电极与导电层导通,从而彩膜基板600可看作是公共电极板。
进一步地,请结合参照图1和图2,框胶700至少部分设于驱动区101的上方。
如此设置,则驱动区101的边界可扩大至框胶700的正下方,从而使得驱动区101的面积较大,驱动区101内的薄膜晶体管的尺寸也可设置的较大,从而提高了电容量,提升了驱动区101的驱动电路220的稳定性。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板,具有显示区和设于所述显示区周围的非显示区,所述非显示区还包括驱动区;所述阵列基板包括基底板、第一金属层、绝缘层、第二金属层及钝化层;所述第一金属层设于所述基底板的一表面,所述绝缘层设于所述第一金属层背离所述基底板的表面,所述第二金属层设于所述绝缘层背离所述第一金属层的表面,所述钝化层设于所述第二金属层背离所述第一金属层的表面,其特征在于,于所述驱动区,所述绝缘层开设有第一通孔,用以显露所述第一金属层,且所述第二金属层朝所述第一通孔内延伸,并连接所述第一金属层。
2.如权利要求1所述的阵列基板,其特征在于,于所述显示区,所述第一金属层包括扫描线,所述第二金属层包括与所述扫描线隔绝的数据线;所述数据线包括:
交叉部,所述交叉部在所述第一金属层上的投影落入所述扫描线内;和
连接部,所述连接部连接所述交叉部并与所述扫描线呈夹角设置;所述交叉部的宽度尺寸大于所述连接部的宽度尺寸。
3.如权利要求2所述的阵列基板,其特征在于,所述交叉部包括:
平行段,所述平行段连接所述连接部,并与所述连接部的宽度尺寸相同部;和
凸出部,所述凸出部设有两个,两个所述凸出部分别设于所述平行段相对的两侧。
4.如权利要求2至3中任意一项所述的阵列基板,其特征在于,于所述显示区,所述第一金属层还包括并联线,所述并联线与所述扫描线相互隔离;所述绝缘层开设有第二通孔,所述数据线与所述并联线通过所述第二通孔导通。
5.一种阵列基板的制作工艺,所述阵列基板为如权利要求1至4中任意一项所述的阵列基板,所述阵列基板分为显示区和设于所述显示区周围的非显示区,所述非显示区还包括驱动区,其特征在于,所述阵列基板的制作工艺包括:
准备基底板,并在所述基底板上沉积第一金属层;
在所述第一金属层上沉积绝缘层;
在所述绝缘层上蚀刻通孔,以显露所述第一金属层;
在所述通孔内和所述绝缘层上沉积第二金属层;
在所述第二金属层上沉积钝化层。
6.如权利要求5所述的阵列基板的制作工艺,其特征在于,所述通孔包括第一通孔和第二通孔,所述第一通孔位于所述驱动区,所述第二通孔位于所述显示区。
7.如权利要求6所述的阵列基板的制作工艺,其特征在于,在所述在所述第一金属层上沉积绝缘层步骤之后、在所述在所述绝缘层上蚀刻通孔以显露所述第一金属层的步骤之前,还包括:
在所述绝缘层上形成有源层,并使得所述有源层与所述第二金属层间隔设置。
8.如权利要求5至7中任意一项所述的阵列基板的制作工艺,其特征在于,所述在所述第二金属层上沉积钝化层的步骤之后,还包括:
在所述显示区,在所述钝化层上蚀刻有过孔,用以显露第二金属层;
在所述钝化层上沉积透明导电层,所述透明导电层流入所述过孔并连接所述第二金属层。
9.一种显示面板,其特征在于,包括彩膜基板、框胶及如权利要求1至4中任意一项所述的阵列基板,所述彩膜基板设于所述钝化层背离所述基底板的一侧,并与所述钝化层间隔设置,所述框胶连接于所述彩膜基板与所述阵列基板之间,并对应所述非显示区。
10.如权利要求9所述的显示面板,其特征在于,所述框胶至少部分设于所述驱动区的上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110879478.6A CN113703235A (zh) | 2021-07-30 | 2021-07-30 | 阵列基板、阵列基板的制作工艺及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110879478.6A CN113703235A (zh) | 2021-07-30 | 2021-07-30 | 阵列基板、阵列基板的制作工艺及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113703235A true CN113703235A (zh) | 2021-11-26 |
Family
ID=78651245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110879478.6A Pending CN113703235A (zh) | 2021-07-30 | 2021-07-30 | 阵列基板、阵列基板的制作工艺及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113703235A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114384731A (zh) * | 2021-12-29 | 2022-04-22 | 重庆惠科金渝光电科技有限公司 | 阵列基板及液晶显示面板 |
CN114613789A (zh) * | 2022-05-11 | 2022-06-10 | 惠科股份有限公司 | 阵列基板、阵列基板的制造方法、显示面板及显示设备 |
WO2023231683A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
CN103296033A (zh) * | 2013-05-28 | 2013-09-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
CN105093759A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
CN108919579A (zh) * | 2018-07-02 | 2018-11-30 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板及其制备方法 |
-
2021
- 2021-07-30 CN CN202110879478.6A patent/CN113703235A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
CN103296033A (zh) * | 2013-05-28 | 2013-09-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
CN105093759A (zh) * | 2015-09-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
CN108919579A (zh) * | 2018-07-02 | 2018-11-30 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114384731A (zh) * | 2021-12-29 | 2022-04-22 | 重庆惠科金渝光电科技有限公司 | 阵列基板及液晶显示面板 |
CN114613789A (zh) * | 2022-05-11 | 2022-06-10 | 惠科股份有限公司 | 阵列基板、阵列基板的制造方法、显示面板及显示设备 |
WO2023231683A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109616480B (zh) | 一种显示面板及显示装置 | |
CN113703235A (zh) | 阵列基板、阵列基板的制作工艺及显示面板 | |
CN108388054B (zh) | 显示面板与显示装置 | |
KR101195688B1 (ko) | 플렉시블 기판 및 전기 회로 구조체 | |
US10229938B2 (en) | Array substrate and fabrication method thereof | |
CN111384066B (zh) | 阵列基板、显示装置 | |
WO2023005235A1 (zh) | 阵列基板、显示模组及显示装置 | |
CN108490708B (zh) | 阵列基板及显示面板 | |
CN103809314A (zh) | 柔性电路板、半导体封装件及制造柔性电路板的方法 | |
US20210183327A1 (en) | Display panel and display device | |
CN114613789B (zh) | 阵列基板、阵列基板的制造方法、显示面板及显示设备 | |
CN106773521B (zh) | 一种掩膜板、显示基板及其制作方法 | |
CN207938613U (zh) | 一种显示器件及其电子设备 | |
CN110333633B (zh) | 阵列基板及显示面板 | |
US10527895B2 (en) | Array substrate, liquid crystal panel, and liquid crystal display | |
CN109062441B (zh) | 阵列基板 | |
CN112071206B (zh) | 显示面板及显示装置 | |
KR20170025963A (ko) | 연성 인쇄 회로 필름 및 그를 이용한 디스플레이 장치 | |
KR101165459B1 (ko) | 횡전계 방식 액정 표시 장치 및 그 제조 방법 | |
CN111061100A (zh) | 显示面板 | |
CN111474785A (zh) | 液晶显示面板 | |
KR20060103652A (ko) | 액정 표시 장치 | |
US11774822B2 (en) | Liquid crystal display device | |
CN109659317B (zh) | 薄膜晶体管阵列基板及显示装置 | |
US12144112B2 (en) | Display panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211126 |