Nothing Special   »   [go: up one dir, main page]

CN113571480A - 一种基板及其封装结构 - Google Patents

一种基板及其封装结构 Download PDF

Info

Publication number
CN113571480A
CN113571480A CN202110956893.7A CN202110956893A CN113571480A CN 113571480 A CN113571480 A CN 113571480A CN 202110956893 A CN202110956893 A CN 202110956893A CN 113571480 A CN113571480 A CN 113571480A
Authority
CN
China
Prior art keywords
region
solder balls
substrate
area
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110956893.7A
Other languages
English (en)
Other versions
CN113571480B (zh
Inventor
周新书
孟宪余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aixin Technology Co ltd
Original Assignee
Beijing Aixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aixin Technology Co ltd filed Critical Beijing Aixin Technology Co ltd
Priority to CN202110956893.7A priority Critical patent/CN113571480B/zh
Publication of CN113571480A publication Critical patent/CN113571480A/zh
Priority to PCT/CN2021/137816 priority patent/WO2023019824A1/zh
Application granted granted Critical
Publication of CN113571480B publication Critical patent/CN113571480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请提供一种基板及其封装结构，该基板包括第一区域和第二区域，第二区域围绕第一区域设置，第一区域和第二区域内均设置有多个焊球，其中，第一区域内的焊球之间具有第一间距，第二区域内的焊球之间的间距具有小于第一间距的第二间距；第一区域内的焊球设置有通孔，以通过通孔实现讯号传输；第二区域内的焊球通过引线引出，以通过引线实现信号传输。采用本申请所提供基板可相对于以唯一间距的排布焊球的基板排布更多的焊球，以实现基板的小型化。

Description

一种基板及其封装结构
技术领域
本申请涉及芯片封装技术领域，具体而言，涉及一种基板及其封装结构。
背景技术
在芯片封装设计中，通常情况下，芯片背面的焊球阵列排布都是等间距的，方便焊接到电路板上。但是等间距排布的焊球阵列使得芯片的焊球数量受限，对焊球排布的数量限制较大。
现有技术中存在通过增加封装尺寸大小来满足多信号的排布需求，但是封装尺寸增大会导致封装成本增加或者是基板无法放置于封装中。
发明内容
本申请提供一种基板及其封装结构，其通过将不同区域内焊球的非等间距排列以解决上述问题。
第一方面，本发明提供一种基板，所述基板包括第一区域和第二区域，所述第二区域围绕第一区域设置，所述第一区域和第二区域内均设置有多个焊球，其中，所述第一区域内的焊球之间具有第一间距，所述第二区域内的焊球之间的间距具有小于所述第一间距的第二间距；所述第一区域内的焊球设置有通孔，以通过通孔实现讯号传输；所述第二区域内的焊球通过引线引出，以通过引线实现信号传输。
上述设计的基板，通过设计第一区域和第二区域，并且设计第二区域内的焊球之间的第二间距小于第一区域内的焊球之间的第一间距，使得设计的基板相对均为第一间距的排布方式来说能够排布更多的焊球，解决了现有技术中因基板的增大所导致的封装尺寸增大，进而使得封装成本增加、或者是为实现相应功能而采用基板，进而基板无法放置于封装中的技术问题；另外，通过采用第二区域中的焊球通过引线引出，第一区域的焊球通过通孔实现讯号传输的技术方案，降低了电路板的布线层数，达到节约成本的目的。
在第一方面的可选实施方式中，所述第一区域内设置有多个通孔，每一所述通孔设置在所述第一间距中，所述第一区域内的焊球的引线通过对应的通孔与电路板的其他电路层连接，以实现第一区域内的信号与所述其他电路层之间的信号传输。
在第一方面的可选实施方式中，所述第一区域内设置有多个被动元件，所述被动元件与所述焊球间隔设置。
在第一方面的可选实施方式中，所述基板还包括围绕第二区域设置的第三区域，所述第三区域内设置有多个焊球，其中，所述第三区域内的焊球之间的间距大于或等于所述第二间距；其中，所述第三区域内还包括多个引线缝隙，其由所述第三区域内焊球之间大于所述第二间距的间距形成，所述第二区域的焊球的引线通过所述引线缝隙引出，以实现第二区域内信号的传输。
上述设计的实施方式，通过设计第一区域、第二区域和第三区域，并且设计第二区域内的焊球之间的第二间距小于第一区域内的焊球之间的第一间距，第三区域内部分焊球的第三间距大于第二间距，另一部分的焊球的间距等于第二间距，使得设计的基板相对均为第一间距的排布方式来说能够排布更多的焊球；另外，第二区域中的焊球的引线通过第三区域形成的引线缝隙引出，第三区域的焊球通过引线直接引出，第一区域的焊球通过通孔实现讯号传输，进而达到降低电路板的布线层数的目的，降低电路板成本；再者，由于第二区域中的焊球的引线通过第三区域形成的引线缝隙引出，进而使得第二区域的引线具有足够的引出空间，避免引线体积，或空间留存的不足所带来的走线或安装问题。
在第一方面的可选实施方式中，所述第三区域内距离相近的焊球形成焊球对，所述焊球对中的焊球通过引线引出，以通过引线实现第三区域内信号的传输。
在第一方面的可选实施方式中，所述第三区域内焊球对中的焊球之间的间距等于所述第二间距，以方便基板的模制。
在第一方面的可选实施方式中，所述第三区域内的焊球对排列于第一方向上，所述引线缝隙在第二方向上形成于多个焊球对之间，其中所述第一方向与第二方向垂直。
在第一方面的可选实施方式中，所述第二区域和第三区域内的引线沿所述第二方向远离所述第一区域延伸。
在第一方面的可选实施方式中，所述第一区域、第二区域和第三区域内的焊球呈对称排布。
在第一方面的可选实施方式中，所述第一区域内的焊球呈矩阵排布。
第二方面，本发明提供一种封装结构，所述封装结构包括：封装体、根据前述实施方式中任一项所述的基板、以及基板上的电路元件。
上述设计的封装结构，由于其包含了本发明第一方面中所设计的基板，因此，设计的封装结构相对均为第一间距的排布方式来说能够排布更多的焊球，解决了现有技术中封装尺寸增大会导致封装成本增加或者是基板无法放置于封装中的技术问题。另外，第二区域中的焊球通过引线引出，第一区域的焊球通过通孔实现讯号传输，进而降低电路板的布线层数，达到节约成本的目的。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的基板的第一结构示意图；
图2为本申请实施例提供的通孔布局的第一结构示意图；
图3为本申请实施例提供的通孔布局的第二结构示意图；
图4为本申请实施例提供的基板的第二结构示意图；
图5为本申请实施例提供的基板的第三结构示意图；
图6为本申请实施例提供的基板的第四结构示意图；
图7为本申请实施例提供的封装结构的结构示意图。
图标：1-封装结构；10-基板；101-第一区域；1011-被动元件；102-第二区域；103-第三区域；1031-引线缝隙；1032-第二引线；20-焊球；201-通孔；202-第一引线；203-焊球对；50-封装体；60-电路元件；L1-第一间距；L2-第二间距；L3-第三间距。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
第一实施例
本申请实施例提供一种基板10，该基板10用于芯片封装，如图1所示，该基板10包括第一区域101和第二区域102，该第二区域102围绕第一区域101设置，第一区域101和第二区域102内均设置有多个焊球20，第一区域101内的焊球20之间具有第一间距L1，第二区域102内的焊球20之间具有第二间距L2，第二间距L2小于第一间距L1。例如，第一区域101内每一焊球20之间的第一间距L1为0.65mm，第二区域102内每一焊球20之间的第二间距L2可为小于0.65mm的间距，如具体为0.4mm。
上述结构设计的基板，第一区域101中的对应于焊球20设置有通孔201，进而通过通孔实现讯号传输；第二区域102中的焊球20可通过第一引线202引出，以通过引线实现信号传输。
上述结构设计的基板，通过设计第一区域101和第二区域102，并且设计第二区域102内的焊球20之间的第二间距小于第一区域内的焊球20之间的第一间距，使得设计的基板相对均为第一间距的等间距排布方式来说能够排布更多的焊球，并可根据区域的不同赋予第一区域101和第二区域102不同的电路功能。另外，第二区域102中的焊球20通过引线引出，第一区域101的焊球20通过通孔实现讯号传输，进而降低电路板的布线层数，达到节约成本的目的。
在设计的实施方式中，第一区域101中的每一通孔201设置在第一间距L1中，每一焊球20的引线通过对应的通孔201与电路板的其他电路层连接，进而实现第一区域101内的信号与其他电路层之间的信号传输，从而降低了电路板的布线层数，降低电路板设计成本。
作为一种可能的实施方式，如图2所示，在第一区域101中的4个焊球可共用一个通孔201，进而使得4个焊球的引线可通过同一通孔201连接到其他层；作为另一种可能实施方式，如图3所示，在第一区域101中，2个焊球可共用一个通孔201，进而使得2个焊球的引线可通过同一通孔201连接到电路板的其他层，进而避免引线之间相互接触。另外，还可以给每一个焊球20单独设置一个通孔201，进而使得每一焊球20的引线通过对应的通孔201连接到电路板的其他层。
在本实施例的可选实施方式中，如图1所示，第一区域101中的焊球20和第二区域102中的焊球20呈现对称排布，该对称排布为第一区域101中的焊球和第二区域102中的焊球20排列结构左右、上下对称；作为一种可能的实施方式，该第一区域101中的焊球20可呈如图1所示的矩阵排布。
在本实施例的可选实施方式中，第一区域101中设置的焊球除了上述方式所说的矩阵对称排布以外，还可以不是完全的矩阵排布，可以根据需要去掉其中的焊球；除了去掉部分焊球以外，如图4所示，本方案还可以在第一区域101内设置多个被动元件1011，该被动元件1011和焊球20间隔设置，该被动元件1011可为电容或电阻等元器件。通过在基板上设置被动元件1011，进而使得PCB板所需的增益功能可以通过基板的被动元件1011实现，例如被动元件1011提供给PCB板提供电源增益等，进而使得设计的基板成本低的同时功能更强。
第二实施例
本实施例提供另一种基板10，该基板10也用于芯片封装，如图5所示，该基板10包括第一区域101、第二区域102以及第三区域103，该第二区域102围绕第一区域101设置，该第三区域103围绕第二区域102设置。
第一区域内101的焊球20之间具有第一间距L1，第二区域102内的焊球20之间具有第二间距L2，第三区域103内的焊球20之间具有第三间距L3，其中，第二间距L2小于第一间距L1，第三间距L3大于或等于第二间距L2。例如，该第一区域内101的焊球20之间的第一间距L1为0.65mm，第二区域102内的焊球20之间的第二间距L2可为0.4mm，第三区域103内的焊球之间的第三间距L3可以等于第二间距L2即0.4mm，也可以大于第二间距L2，例如为0.8mm；第三区域103内的焊球还可以一部分焊球20之间的第三间距L3等于第二间距L2即0.4mm；另一部分焊球20之间的第三间距L3大于第二间距L2，例如为0.8mm。
其中，第三区域103内还包括多个引线缝隙1031，该多个引线缝隙1031通过第三区域内焊球之间大于第二间距L2的间距形成，例如，前述的第三间距L3为0.8mm的间距即形成引线缝隙1031；第二区域102内的焊球20的第一引线202通过引线缝隙1031引出，以实现第二区域102内的信号传输。
第三区域103内的焊球通过第二引线1032直接引出，进而实现第三区域103内信号的传输；第一区域101内的焊球20通过通孔201与电路板其他层连接，进而实现第一区域101内的信号传输，其中，通孔201的布局可与第一实施例中图2和图3的布局一致，在这里不再赘述。
上述设计的基板，通过设计第一区域101、第二区域102和第三区域103，并且设计第二区域102内的焊球20之间的第二间距L2小于第一区域101内的焊球20之间的第一间距L1，第三区域内部分焊球的第三间距L3大于第二间距L2，另一部分的焊球的间距等于第二间距L2，使得设计的基板相对均为第一间距的等间距排布方式来说能够排布更多的焊球；另外，第二区域102中的焊球20的引线通过第三区域103形成的引线缝隙引出，第三区域103的焊球20通过引线直接引出，第一区域101的焊球20通过通孔实现讯号传输，进而达到降低电路板的布线层数的目的，降低电路板成本；再者，由于第二区域102中的焊球20的引线通过第三区域103形成的引线缝隙引出，进而使得第二区域102的引线具有足够的引出空间，避免引线体积带来的安装问题。
在本实施例的可选实施方式中，如图5所示，该第三区域103内距离相近的焊球20形成焊球对203，焊球对203中的焊球20通过第二引线1032引出，以通过第二引线1032实现第三区域103的信号传输。这里需要说明的是，焊球对203内焊球的个数除了图5所示的2个以外，还可以为其他数量，例如3个焊球20组成一个焊球对203等。
作为一种可能的实施方式，焊球对203中的焊球20之间的间距等于第二间距，每两个焊球对203之间的间距大于第二间距L2，例如，焊球对203中的焊球20之间的间距均为0.4mm，每两个焊球对203之间的间距均为0.8mm，进而在每两个焊球对203之间形成引线缝隙1031。
在本实施例的可选实施方式中，如图5所示，该第三区域103的焊球对203排列于第一方向上，引线缝隙1031在第二方向上形成于多个焊球对203之间，其中，第一方向与第二方向垂直。从图5的示例中可以看出，焊球对203排列于水平方向上，引线缝隙1031在竖直方向上形成与两个焊球对203之间。
在本实施例的可选实施方式中，如图5所示，该第二区域102和第三区域103的引线沿第二方向远离第一区域101延伸，即第二区域102和第三区域103的引线均是直接引向基板10的外部。
在本实施例的可选实施方式中，如图5所示，第一区域101中的焊球20、第二区域102以及第三区域103中的焊球20呈现对称排布，该对称排布为第一区域101中的焊球、第二区域102和第三区域103中的焊球20排列结构左右、上下对称；作为一种可能的实施方式，该第一区域101中的焊球20呈如图5所示的矩阵排布。另外，除了呈现如图5所示的矩阵排布以外，还可以呈现如图6所示的第一区域中的部分焊球替换为被动元件1011的方式。
第三实施例
本申请提供一种封装结构1，如图7所示，该封装结构1包括第一实施例或第二实施例中任一可选实施方式描述的基板10、封装体50以及基板10上的电路元件60，该电路元件60设置在封装体50内。
上述设计的封装结构，由于其包含了第一实施例或第二实施例设计的基板10，因此，设计的封装结构1相对均为第一间距的排布方式来说能够排布更多的焊球20；另外，第二区域102中的焊球20通过引线引出，第一区域101的焊球20通过通孔201实现讯号传输，进而降低电路板的布线层数，达到节约成本的目的。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种基板，其特征在于，所述基板包括第一区域和第二区域，所述第二区域围绕第一区域设置，所述第一区域和第二区域内均设置有多个焊球，其中，所述第一区域内的焊球之间具有第一间距，所述第二区域内的焊球之间的间距具有小于所述第一间距的第二间距；
所述第一区域内的焊球设置有通孔，以通过通孔实现讯号传输；
所述第二区域内的焊球通过引线引出，以通过引线实现信号传输。
2.根据权利要求1所述的基板，其特征在于，所述第一区域内设置有多个通孔，每一所述通孔设置在所述第一间距中，所述第一区域内的焊球的引线通过对应的通孔与电路板的其他电路层连接，以实现第一区域内的信号与所述其他电路层之间的信号传输。
3.根据权利要求2所述的基板，其特征在于，所述第一区域内设置有多个被动元件，所述被动元件与所述焊球间隔设置。
4.根据权利要求1所述的基板，其特征在于，所述基板还包括围绕第二区域设置的第三区域，所述第三区域内设置有多个焊球，其中，所述第三区域内的焊球之间的间距大于或等于所述第二间距；
其中，所述第三区域内还包括多个引线缝隙，其由所述第三区域内焊球之间大于所述第二间距的间距形成，所述第二区域的焊球的引线通过所述引线缝隙引出，以实现第二区域内信号的传输。
5.根据权利要求4所述的基板，其特征在于，所述第三区域内距离相近的焊球形成焊球对，所述焊球对中的焊球通过引线引出，以通过引线实现第三区域内信号的传输。
6.根据权利要求5所述的基板，其特征在于，所述第三区域内焊球对中的焊球之间的间距等于所述第二间距。
7.根据权利要求5所述的基板，其特征在于，所述第三区域内的焊球对排列于第一方向上，所述引线缝隙在第二方向上形成于多个焊球对之间，其中所述第一方向与第二方向垂直。
8.根据权利要求7所述的基板，其特征在于，所述第二区域和第三区域内的引线沿所述第二方向远离所述第一区域延伸。
9.根据权利要求4所述的基板，其特征在于，所述第一区域、第二区域和第三区域内的焊球呈对称排布。
10.根据权利要求9所述的基板，其特征在于，所述第一区域内的焊球呈矩阵排布。
11.一种封装结构，其特征在于，所述封装结构包括：封装体、根据权利要求1至10中任一项所述的基板、以及所述基板上的电路元件。
CN202110956893.7A 2021-08-19 2021-08-19 一种基板及其封装结构 Active CN113571480B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110956893.7A CN113571480B (zh) 2021-08-19 2021-08-19 一种基板及其封装结构
PCT/CN2021/137816 WO2023019824A1 (zh) 2021-08-19 2021-12-14 一种基板及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110956893.7A CN113571480B (zh) 2021-08-19 2021-08-19 一种基板及其封装结构

Publications (2)

Publication Number Publication Date
CN113571480A true CN113571480A (zh) 2021-10-29
CN113571480B CN113571480B (zh) 2024-05-31

Family

ID=78172236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110956893.7A Active CN113571480B (zh) 2021-08-19 2021-08-19 一种基板及其封装结构

Country Status (2)

Country Link
CN (1) CN113571480B (zh)
WO (1) WO2023019824A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023019824A1 (zh) * 2021-08-19 2023-02-23 北京爱芯科技有限公司 一种基板及其封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
CN107333387A (zh) * 2017-06-22 2017-11-07 上海兆芯集成电路有限公司 印刷电路板和半导体封装结构
CN109801895A (zh) * 2018-12-29 2019-05-24 晶晨半导体（深圳）有限公司 焊球阵列封装芯片及印制电路板
CN215988713U (zh) * 2021-08-19 2022-03-08 北京爱芯科技有限公司 一种基板及其封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
TWI686113B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
CN113571480B (zh) * 2021-08-19 2024-05-31 北京爱芯科技有限公司 一种基板及其封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
CN107333387A (zh) * 2017-06-22 2017-11-07 上海兆芯集成电路有限公司 印刷电路板和半导体封装结构
CN109801895A (zh) * 2018-12-29 2019-05-24 晶晨半导体（深圳）有限公司 焊球阵列封装芯片及印制电路板
CN215988713U (zh) * 2021-08-19 2022-03-08 北京爱芯科技有限公司 一种基板及其封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023019824A1 (zh) * 2021-08-19 2023-02-23 北京爱芯科技有限公司 一种基板及其封装结构

Also Published As

Publication number Publication date
WO2023019824A1 (zh) 2023-02-23
CN113571480B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
JP4746770B2 (ja) 半導体装置
KR101062538B1 (ko) 다층 회로기판을 연결하는 기술
JP4761524B2 (ja) プリント配線板及びプリント回路板
US11019724B2 (en) Printed circuit board and communications device
JP2013080628A (ja) 配線板、コネクタおよび電子装置
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
CN206961822U (zh) 芯片的封装结构及印刷电路板
US20020038724A1 (en) Chip scale package, printed circuit board, and method of designing a piinted circuit board
JP2013251303A (ja) 半導体パッケージ及び積層型半導体パッケージ
CN215988713U (zh) 一种基板及其封装结构
CN1327519C (zh) 器件封装件和印刷电路板及电子装置
CN113571480B (zh) 一种基板及其封装结构
CN209914166U (zh) 一种阵列焊盘差分布线结构及连接器封装
JP5848517B2 (ja) 半導体装置
CN102548204A (zh) 包含具有接触焊盘转接面的电子电路
JP2020025076A (ja) モジュール
KR101689546B1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
CN109509737B (zh) 电子封装构件以及电路布局结构
KR100570580B1 (ko) 반도체 장치
CN108987364B (zh) 电子装置及其电路基板
CN216291563U (zh) 一种柔性电路板及其电子设备
CN218959183U (zh) 印刷电路板和电子装置
CN218388082U (zh) 基板及其pcba
CN112151506A (zh) 电子封装结构及其晶片
CN222126516U (zh) 一种芯片封装结构、封装模组和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant