Nothing Special   »   [go: up one dir, main page]

CN113471167B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN113471167B
CN113471167B CN202110496706.1A CN202110496706A CN113471167B CN 113471167 B CN113471167 B CN 113471167B CN 202110496706 A CN202110496706 A CN 202110496706A CN 113471167 B CN113471167 B CN 113471167B
Authority
CN
China
Prior art keywords
redistribution structure
connector
semiconductor device
redistribution
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110496706.1A
Other languages
English (en)
Other versions
CN113471167A (zh
Inventor
王博汉
胡毓祥
郭宏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113471167A publication Critical patent/CN113471167A/zh
Application granted granted Critical
Publication of CN113471167B publication Critical patent/CN113471167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种具有重布结构的半导体器件及其形成方法。一种半导体器件包括半导体结构、位于半导体结构上方并电耦合至半导体结构的重布结构，以及位于重布结构上方并电耦合至重布结构的连接器。重布结构包括基底通孔，以及电插入在基底通孔与连接器之间的堆叠通孔。堆叠通孔与基底通孔横向间隔开。

Description

半导体器件及其形成方法
技术领域
本发明的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。在大多数情况下，迭代减小最小部件尺寸可提高集成密度，这允许将更多元件集成到给定区域中。随着对缩小电子器件的需求的增长，对更小且更具创造性的半导体管芯封装技术的需求也随之出现。这种封装系统的实例是堆叠封装(PoP)技术。在PoP器件中，顶部半导体封装堆叠在底部半导体封装的顶部，以提供高集成水平的和元件密度。PoP技术通常能够在印刷电路板(PCB)上产生功能增强且占地面积小的半导体器件。
发明内容
根据本发明实施例的一个方面，提供了一种半导体器件，包括：半导体结构；重布结构，位于半导体结构上方并电耦合至半导体结构；以及连接器，位于重布结构上方并电耦合至重布结构，其中，重布结构包括：基底通孔；以及堆叠通孔，电插入在基底通孔与连接器之间，堆叠通孔与基底通孔横向间隔开。
根据本发明实施例的另一个方面，提供了一种半导体器件，包括：半导体结构；重布结构，位于半导体结构上方并物理耦合至半导体结构；以及连接器，位于重布结构上方并物理耦合至重布结构，其中，重布结构包括：基底通孔；以及堆叠通孔，电插入在基底通孔与连接器之间，堆叠通孔与连接器横向间隔开。
根据本发明实施例的又一个方面，提供了一种形成半导体器件的方法，包括：在半导体结构上方形成重布结构，其中，形成重布结构包括：在半导体结构上方形成基底通孔；以及在基底通孔上方形成堆叠通孔，堆叠通孔与基底通孔横向间隔开；以及在重布结构上方形成连接器。
附图说明
当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。
图1A和图1B示出根据一些实施例的半导体器件的截面图和俯视图。
图2示出根据一些实施例的半导体器件的截面图。
图3示出根据一些实施例的半导体器件的截面图。
图4示出根据一些实施例的半导体器件的截面图。
图5至图62示出根据一些实施例的重布结构的截面图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，以用于实现本发明的不同特征。以下将描述元件和布置的特定实例以简化本发明。当然，这些仅仅是实例，并非旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件与第二部件直接接触的实施例，也可包括形成在第一部件与第二部件之间的附加部件使得第一部件与第二部件不直接接触的实施例。另外，本发明可在多个实例中重复参考数字和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了在附图中描述的方位之外，空间相对术语还意图涵盖器件在使用或操作中的不同方位。可以以其它方式对装置进行取向(旋转90度或处于其它取向)，而且可以相应地解释其中所使用的空间相关描述语。
将关于特定上下文中的实施例描述实施例，即半导体器件的重布结构及其形成方法。半导体器件可以是集成电路管芯结构、中介层、集成电路封装等。本文呈现的各种实施例允许形成包括堆叠通孔和/或交错通孔配置的重布结构。本文呈现的各种实施例允许减小重布结构内的应变，减少或消除由于应变而导致的重布结构中的缺陷的产生，提高用于重布结构的电路设计的灵活性，提高重布结构的布线效率以及改进包括重布结构的半导体器件的可靠性。
图1A和图1B分别示出根据一些实施例的半导体器件100的截面图和俯视图。半导体器件100包括半导体结构101。在一些实施例中，半导体结构101可包括集成电路管芯、中介层、封装的半导体结构等。在一些实施例中，半导体结构101包括连接器103，该连接器被配置为提供到半导体结构101内的电路的电连接。半导体器件100还包括处于半导体结构101上方的重布结构105。在一些实施例中，重布结构105包括多个绝缘和导电层(未单独示出)。连接器103将重布结构105电耦合至半导体结构101内的电路。在一些实施例中，连接器103包括诸如例如铜等导电材料。
半导体器件100还包括在重布结构105上方并与重布结构105电接触的连接器107。连接器107被配置为将半导体器件100电连接至外部电气部件。在一些实施例中，连接器107可以是球栅阵列(BGA)连接器、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、无电镀镍、无电镀钯浸金(ENEPIG)形成的凸块等。连接器107可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等的导电材料，或者它们的组合。在所示的实施例中，连接器107包括导电柱107A和导电盖层107B。在一些实施例中，导电柱170A可包括诸如例如铜等导电材料。在一些实施例中，导电柱170A可以是无焊料的。导电覆盖层107B可包括焊料。
图2示出根据一些实施例的半导体器件200的截面图。半导体器件200类似于上文参考图1A和图1B示出的半导体器件100，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，半导体器件200被实现为半导体器件100(见图1A和图1B)，使得半导体器件200的集成电路管芯201被实现为半导体器件100的半导体结构101(见图1A和图1B)。集成电路管芯201可以是逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)单元、静态随机存取存储器(SRAM)单元等)、电源管理管芯(例如，电源管理集成电路(PMIC)单元)、射频(RF))管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE))、模具等或其组合。
集成电路管芯201可形成在晶圆中，该晶圆可包括在后续步骤中被分割以形成多个集成电路管芯的不同器件区。可根据适用的制造工艺来处理集成电路管芯201以形成集成电路。例如，集成电路管芯201包括诸如掺杂或未掺杂硅等半导体衬底203，或包括绝缘体上半导体(SOI)衬底的有源层。半导体衬底203可包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可使用其他衬底，诸如多层或梯度衬底。半导体衬底203具有活性表面(例如，在图2中面向上的表面)，有时被称为正面；以及非活性表面(例如，在图2中面向下的表面)，有时被称为背面。
器件(由晶体管表示)205可形成在半导体衬底203的前面处。器件205可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ILD)207在半导体衬底203的前面上方。ILD 207包围并且可能覆盖器件205。ILD 207可包括由诸如磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼掺杂磷硅玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)等或其组合材料形成的一个或多个介电层。
导电塞209延伸穿过ILD 207，以电耦合和物理耦合至器件205。例如，当器件205是晶体管时，导电塞209可耦合晶体管的栅极和源极/漏极区。导电塞209可由钨、钴、镍、铜、银、金、铝等或其组合形成。
互连结构211在ILD 207和导电塞209上方。互连结构211将器件205互连以形成集成电路。互连结构211可由例如ILD 207上的介电层211A中的金属化图案形成211B。金属化图案211B包括形成在一个或多个低k介电层211A中的金属线和通孔。互连结构211的金属化图案211B通过导电塞209电耦合到器件205。在一些实施例中，互连结构211可由电介质(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，并具有互连导电材料层的通孔，并且可通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)形成。
集成电路管芯201还包括与之进行外部连接的焊盘213，诸如铝焊盘。焊盘213在集成电路管芯201的有源侧上，诸如在互连结构211中和/或上。钝化层215位于集成电路管芯201上，诸如位于互连结构211和焊盘213的部分上。在一些实施例中，钝化层215包括氧化硅、氮化硅、氮氧化硅等或其组合的一层或多层。开口穿过钝化层215延伸至焊盘213。
诸如导电柱(例如，由诸如铜等金属形成)等管芯连接器217延伸穿过钝化层215中的开口，并物理和电耦合至焊盘213中的相应焊盘。管芯连接器217可以通过例如镀覆等形成。管芯连接器217电耦合至集成电路管芯201中的相应集成电路。在所示的实施例中，管芯连接器217被实现为图1A所示的连接器103。
可选地，可在管芯连接器217上布置焊料区(例如，焊球或焊料凸块)。焊球可用于对集成电路管芯201执行芯片探针(CP)测试。可对集成电路管芯201执行CP测试，以确定集成电路管芯201是否是已知良品管芯(KGD)。因此，仅作为KGD的集成电路管芯201经历后续处理并被封装，而未通过CP测试的管芯未被处理。在测试之后，可在后续处理步骤中除去焊料区。
绝缘层219可(或可不)在集成电路管芯201的有源侧上，诸如在钝化层215和管芯连接器217上。绝缘层219横向密封管芯连接器217，并且绝缘层219与集成电路管芯201横向相连。在一些实施例中，绝缘层219可掩埋管芯连接器217，使得绝缘层219的最顶表面在管芯连接器217的最顶表面上方。在焊料区布置在管芯连接器217上的一些实施例中，绝缘层219也可掩埋焊料区。可选地，可在形成绝缘层219之前除去焊料区。
绝缘层219可以是诸如聚苯并噁唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等聚合物；诸如氮化硅等氮化物；诸如氧化硅、PSG、BSG、BPSG等氧化物；等或其组合。绝缘层219可例如通过旋涂、层压、化学气相沉积(CVD)等形成。在一些实施例中，在集成电路管芯201的形成期间，管芯连接器217通过绝缘层219暴露。在其他实施例中，管芯连接器217保持掩埋并在用于形成重布结构105的后续工艺期间暴露。暴露管芯连接器217可以移除管芯连接器217上可能存在的任何焊料区。在一些实施例中，在形成重布结构105之前，对集成电路管芯201执行平坦化工艺，诸如例如化学机械抛光(CMP)工艺。
在一些实施例中，集成电路管芯201是包括多个半导体衬底的堆叠器件。例如，集成电路管芯201可以是包括多个存储管芯的诸如混合存储器立方体(HMC)模块、高带宽存储器(HBM)模块等存储器件。在这种实施例中，集成电路管芯201包括通过贯穿衬底通孔(TSV)互连的多个半导体衬底。半导体衬底中的每一个可(或可不)具有互连结构。
图3示出根据一些实施例的半导体器件300的截面图。半导体器件300类似于以上参考图1A和图1B示出的半导体器件100，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，半导体器件300被实现为半导体器件100(见图1A和图1B)，使得半导体器件300的中介层301被实现为半导体器件100的半导体结构101(见图1A和图1B)。
中介层301可形成在晶圆中，该晶圆在后续步骤中被切单以形成多个中介层。中介层301可根据适用的制造过程进行处理。例如，中介层301包括半导体衬底303。在一些实施例中，半导体衬底303类似于上文参考图2描述的半导体衬底203，并且在此不再重复描述。中介层301可(可不)包括互连结构。中介层301可(可不)包括有源和/或无源器件。在一些实施例中，中介层包括延伸穿过衬底303的TSV 305。TSV 305可包括诸如例如铜等导电材料。在所示的实施例中，TSV 305被实现为半导体器件100的连接器103(见图1A和图1B)。在一些实施例中，在形成重布结构105之前，对中介层301执行诸如例如CMP工艺等平坦化工艺。
图4示出根据一些实施例的半导体器件400的截面图。半导体器件400类似于上文参考图1A和图1B示出的半导体器件100，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，半导体器件400被实现为半导体器件100(见图1A和图1B)，使得半导体器件400的封装结构401被实现为半导体器件100的半导体结构101(见图1A和图1B)。
封装结构401包括密封剂403。密封剂403可以是模塑料、环氧树脂等。通孔(TV)405嵌入在密封剂403中，并从密封剂403的上侧延伸至密封剂403的下侧。集成电路管芯407A、407B和407C嵌入到相邻电视405之间的密封剂403中。集成电路管芯407A、407B和407C可类似于上文参考图2描述的集成电路管芯201，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。
背面结构409形成在密封剂403的下侧和集成电路管芯407A、407B和407C的背面上。在一些实施例中，背面结构409是绝缘层，并且可使用与上文参考图2描述的绝缘层219类似的材料和方法来形成，并且在此不再重复描述。在其他实施例中，背面结构409是包括多个绝缘和导电层(未单独示出)的重布结构。封装结构401还包括位于密封剂403的下侧上的连接器411。在背面结构409是绝缘层的实施例中，连接器411包括延伸穿过背面结构409并耦合至相应TV 405的部分413。在另一实施例中，当背面结构409是重布结构时，连接器411电和机械地耦合至背面结构409的下表面。在这种实施例中，连接器411不包括部分413。在所示的实施例中，管芯连接器217和TV 405被实现为半导体器件100的连接器103(见图1A和图1B)。
进一步参考图4，用于形成半导体器件400的工艺步骤可包括：在载体衬底上形成背面结构409；在背面结构409上方形成TV 405；将集成电路管芯407A、407B和407C附着至背面结构409；将TV 405和集成电路管芯407A、407B和407C密封在密封剂403中；将密封剂403平坦化以暴露TV 405和管芯连接器217；在集成电路管芯407A、407B和407C以及密封剂403上方形成重布结构105和连接器107；将载体基底从所得结构脱粘；在背面结构409上形成连接器411；并将所得结构切成单个器件，诸如半导体器件400。
图5示出根据一些实施例的重布结构105(见图1A)的一部分109的截面图。在所示的实施例中，重布结构501被实现为半导体器件100的重布结构105(见图1A和图1B)。重布结构501包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。金属化图案也可被称为重布层或重布线。重布结构501被示出为具有四层金属化图案的实例。可在重布结构501中形成更多或更少绝缘层和金属化图案。如果要形成更少绝缘层和金属化图案，则可省略下文讨论的步骤和工艺。如果要形成更多绝缘层和金属化图案，则可重复下文讨论的步骤和工艺。
在一些实施例中，重布结构501的形成开始于在半导体结构101上方沉积绝缘层503。在一些实施例中，绝缘层503由诸如PBO、聚酰亚胺、BCB等或其组合等感光材料形成，该感光材料可使用光刻掩模来图案化。绝缘层503可通过旋涂、层压、CVD等或其组合来形成。然后对绝缘层503进行图案化。图案化形成暴露连接器103的部分的开口。图案化可通过可接受工艺来进行，诸如通过在绝缘层503是感光材料时将绝缘层503曝光并使其显影，或通过使用例如各向异性蚀刻来进行蚀刻。
在形成绝缘层503之后，形成金属化图案505。金属化图案505包括在绝缘层503的主表面上并且沿着绝缘层503的主表面延伸的部分(诸如导电线或迹线505L)。金属化图案505还包括延伸穿过绝缘层503以物理和电耦合至相应连接器103的部分(诸如导电通孔505V)。
作为用于形成金属化图案505的实例，在绝缘层503上方以及在穿过绝缘层503延伸的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可使用例如PVD等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可以通过旋涂等形成光刻胶，并且可以将其暴露于光以用于图案化。光刻胶的图案对应于金属化图案505。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可通过诸如电镀或化学镀等镀覆来形成导电材料。导电材料可以包括诸如铜、钛、钨、铝等这样的金属。在一些实施例中，以共形方式形成导电材料，使得导电材料部分填充穿过光刻胶的开口。导电材料与晶种层的下面部分的组合形成金属化图案505。除去光刻胶和晶种层上未形成导电材料的部分。可通过可接受的灰化或剥离工艺，诸如使用氧等离子体等，来移除光刻胶。在移除光刻胶之后，诸如通过使用可接受的蚀刻工艺，诸如通过湿法或干法蚀刻，移除晶种层的暴露部分。
在形成金属化图案505之后，在金属化图案505和绝缘层503上沉积绝缘层507。可使用与绝缘层503类似的材料和方法来形成绝缘层507，并且在此不再重复描述。
在形成绝缘层507之后，形成金属化图案509。金属化图案509包括在绝缘层507的主表面上并且沿着绝缘层507的主表面延伸的部分(诸如导电线或迹线509L)。金属化图案509还包括延伸穿过绝缘层507以物理和电耦合至金属化图案505的部分(诸如导电通孔509V)。可使用与金属化图案505类似的材料和方法来形成金属化图案509，并且在此不再重复描述。在一些实施例中，金属化图案509还包括伪导电线或迹线509D。在一些实施例中，形成伪导电线或迹线509D以减少在用于形成金属化图案509的镀覆工艺期间的负面影响(例如，负载效应)。伪导电线或迹线509D通过重布结构501的相应绝缘层与重布结构501的其余导电部件隔离。因此，伪导电线或迹线509D电浮置在重布结构501中。
在形成金属化图案509之后，在金属化图案509和绝缘层507上沉积绝缘层511。可使用与绝缘层503类似的材料和方法来形成绝缘层511，并且在此不再重复描述。
在形成绝缘层511之后，形成金属化图案513。金属化图案513包括在绝缘层511的主表面上并且沿着绝缘层511的主表面延伸的部分(诸如导电线或迹线513L)。金属化图案513还包括延伸穿过绝缘层511以物理和电耦合至金属化图案509的部分(诸如导电通孔513V)。可使用与金属化图案505类似的材料和方法来形成金属化图案513，并且在此不再重复描述。在一些实施例中，金属化图案513还包括伪导电线或迹线513D。在一些实施例中，形成伪导电线或迹线513D以减少在用于形成金属化图案513的镀覆工艺期间的负面影响(例如，负载效应)。伪导电线或迹线513D通过重布结构501的相应绝缘层与重布结构501的其余导电部件隔离。因此，伪导电线或迹线513D电浮置在重布结构501中。
在形成金属化图案513之后，在金属化图案513和绝缘层511上沉积绝缘层515。可使用与绝缘层503类似的材料和方法来形成绝缘层515，并且在此不再重复描述。
在形成绝缘层515之后，形成金属化图案517。金属化图案517包括在绝缘层515的主表面上并且沿着绝缘层515的主表面延伸的部分(诸如导电线或迹线517L)。金属化图案517还包括延伸穿过绝缘层515以物理和电耦合至金属化图案513的部分(诸如导电通孔517V)。可使用与金属化图案505类似的材料和方法来形成金属化图案517，并且在此不再重复描述。在一些实施例中，金属化图案517还包括伪导电线或迹线517D。在一些实施例中，形成伪导电线或迹线517D以减少在用于形成金属化图案517的镀覆工艺期间的负面影响(例如，负载效应)。伪导电线或迹线517D通过重布结构501的相应绝缘层与重布结构501的其余导电部件隔离。因此，伪导电线或迹线517D电浮置在重布结构501中。
在形成金属化图案517之后，在金属化图案517和绝缘层515上沉积绝缘层519。可使用与绝缘层503类似的材料和方法来形成绝缘层519，并且在此不再重复描述。
在形成重布结构501之后，在重布结构501上方形成连接器107。在一些实施例中，导电柱107A包括通孔部分107V，该通孔部分延伸穿过绝缘层519以物理和电耦合至金属化图案517。
进一步参考图5，在一些实施例中，通孔505V、509V、513V和517V具有倾斜的侧壁。在一些实施例中，通孔505V、509V、513V和517V中的至少一个相对于连接器107的通孔部分107V横向移位。在所示的实施例中，通孔505V和连接器103相对于连接器107的通孔部分107V横向移位，而通孔509V、513V和517V竖直堆叠在连接器107的通孔部分107V的正下方。通过如上所述在重布结构501中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构501内的应变。因此，减少或消除由于应变而在重布结构501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构501的半导体器件的可靠性。
图6示出根据一些实施例的重布结构105(见图1A)的一部分109的截面图。图6所示的结构与图5所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构501之后，形成凸块下金属(UBM)601以用于外部连接到重布结构501。UBM 601具有位于绝缘层519的主表面上并沿着该主表面延伸的凸块部分601B，并且具有穿过绝缘层519延伸以物理和电耦合至金属化图案517的通孔部分601V。在形成UBM 601之后，在UBM 601上形成连接器603。在一些实施例中，连接器603构成焊球、BGA连接器等。
图7示出根据一些实施例的半导体器件100的重布结构105(见图1A)的一部分109的截面图。在所示的实施例中，重布结构701被实现为半导体器件100的重布结构105(见图1A)。重布结构701包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图7的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构701，并且在此不再重复描述。与重布结构501的区别在于，重布结构701不包括伪导电线或迹线(诸如图5所示的伪导电线或迹线509D、513D和517D)。
在一些实施例中，通孔505V、509V、513V和517V中的至少一个相对于其余通孔横向移位。在所示的实施例中，通孔505V与连接器103竖直堆叠，使得通孔505V完全落在连接器上。通孔505V和连接器103相对于通孔509V、513V和517V以及连接器107的通孔部分107V横向移位，而通孔509V、513V和517V竖直堆叠在连接器107的通孔部分107V的正下方。通过如上所述在重布结构701中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构701内的应变。因此，减少或消除由于应变而在重布结构701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构701的半导体器件的可靠性。
图8示出根据一些实施例的重布结构105(见图1A)的一部分109的截面图。图8所示的结构与图7所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构701之后，在重布结构701上方形成UBM601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图9示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构901被实现为半导体器件100的重布结构105(见图1A)。重布结构901包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图9的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构901，并且在此不再重复描述。在一些实施例中，重布结构901包括伪导电线或迹线509D、513D和517D。
在所示的实施例中，通孔505V位于连接器103上方并完全落在连接器103上。通孔505V相对于通孔509V、513V和517V并且相对于连接器107的通孔部分107V横向移位。通孔509V、513V和517V竖直堆叠并且相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构901中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构901内的应变。因此，减少或消除由于应变而在重布结构901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构901的半导体器件的可靠性。
图10示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图10所示的结构与图9所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构901之后，在重布结构901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图11示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构1101被实现为半导体器件100的重布结构105(见图1A)。重布结构1101包括绝缘层503、507、511和515以及金属化图案505、509和513。图11的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构1101，并且在此不再重复描述。在一些实施例中，重布结构1101包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V和509V1竖直堆叠在连接器103上方，使得通孔505V位于连接器103上方并完全落在连接器103上。通孔509V1和513V堆叠，并相对于一对堆叠通孔505V和509V2并且相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构1101中堆叠和交错通孔505V、509V1、509V2和513V，减小了重布结构1101内的应变。因此，减少或消除由于应变而在重布结构1101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构1101的半导体器件的可靠性。
图12示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图12所示的结构与图11所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构1101之后，在重布结构1101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图13示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构1301被实现为半导体器件100的重布结构105(见图1A)。重布结构1301包括绝缘层503、507、511和515以及金属化图案505、509和513。图13的结构类似于图11的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构1301，并且在此不再重复描述。
在所示的实施例中，重布结构1301类似于重布结构1101(见图11)，区别在于具有一对重合的堆叠通孔505V和509V1的连接器103相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构1301中堆叠和交错通孔505V、509V1、509V2和513V，减小了重布结构1301内的应变。因此，减少或消除由于应变而在重布结构1301中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构1301的半导体器件的可靠性。
图14示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图14所示的结构与图13所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构1301之后，在重布结构1301上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图15示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构1501被实现为半导体器件100的重布结构105(见图1A)。重布结构1501包括绝缘层503、507、511和515以及金属化图案505、509和513。图15的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构1501，并且在此不再重复描述。在一些实施例中，重布结构1501包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V和509V竖直堆叠，使得通孔505V位于连接器103上方并完全落在连接器103上。通孔513V相对于一对堆叠通孔505V和509V并且相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构1501中堆叠和交错通孔505V、509V和513V，减小了重布结构1501内的应变。因此，减少或消除由于应变而在重布结构1501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构1501的半导体器件的可靠性。
图16示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图16所示的结构与图15所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构1501之后，在重布结构1501上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图17示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构1701被实现为半导体器件100的重布结构105(见图1A)。重布结构1701包括绝缘层503、507、511和515以及金属化图案505、509和513。图17的结构类似于图15的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构1701，并且在此不再重复描述。
在所示的实施例中，重布结构1701类似于重布结构1501(见图15)，区别在于具有一对重合的堆叠通孔505V和509V的连接器103相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构1701中堆叠和交错通孔505V、509V和513V，减小了重布结构1701内的应变。因此，减少或消除由于应变而在重布结构1701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构1701的半导体器件的可靠性。
图18示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图18所示的结构与图17所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构1701之后，在重布结构1701上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图19示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构1901被实现为半导体器件100的重布结构105(见图1A)。重布结构1901包括绝缘层503、507、511和515以及金属化图案505、509和513。图19的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构1901，并且在此不再重复描述。在一些实施例中，重布结构1901包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V和509V竖直堆叠，使得通孔505V位于连接器103上方并完全落在连接器103上。在一些实施例中，重布结构1901的金属化图案513不包括通孔。通过如上所述在重布结构1901中堆叠通孔505V和509V，减小了重布结构1901内的应变。因此，减少或消除由于应变而在重布结构1901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构1901的半导体器件的可靠性。
图20示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图20所示的结构与图19所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构1901之后，在重布结构1901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图21示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构2101被实现为半导体器件100的重布结构105(见图1A)。重布结构2101包括绝缘层503、507、511和515以及金属化图案505、509和513。图21的结构类似于图19的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构2101，并且在此不再重复描述。在一些实施例中，重布结构2101包括伪导电线或迹线505D和509D。
在所示的实施例中，重布结构2101类似于重布结构1901(见图19)，区别在于具有一对重合的堆叠通孔505V和509V的连接器103相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构2101中堆叠和交错通孔505V和509V了重布结构2101内的应变。因此，减少或消除由于应变而在重布结构2101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构2101的半导体器件的可靠性。
图22示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图22所示的结构与图21所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构2101之后，在重布结构2101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图23示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构2301被实现为半导体器件100的重布结构105(见图1A)。重布结构2301包括绝缘层503、507、511和515以及金属化图案505、509和513。图23的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构2301，并且在此不再重复描述。在所示的实施例中，重布结构2301不包括伪导电线或迹线。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V和509V1竖直堆叠在连接器103上方，使得通孔505V位于连接器103上方并完全落在连接器103上。一对堆叠通孔509V2和513V相对于一对堆叠通孔505V和509V1并且相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构2301中堆叠和交错通孔505V、509V1和509V2和513V，减小了重布结构2301内的应变。因此，减少或消除由于应变而在重布结构2301中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构2301的半导体器件的可靠性。
图24示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图24所示的结构与图23所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构2301之后，在重布结构2301上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图25示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构2501被实现为半导体器件100的重布结构105(见图1A)。重布结构2501包括绝缘层503、507、511和515以及金属化图案505、509和513。图25的结构类似于图23的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构2501，并且在此不再重复描述。在所示的实施例中，重布结构2501不包括伪导电线或迹线。
在所示的实施例中，重布结构2501类似于重布结构2301(见图23)，区别在于具有一对重合的堆叠通孔505V和509V1的连接器103相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构2501中堆叠和交错通孔505V、509V1、509V2和513V，减小了重布结构2501内的应变。因此，减少或消除由于应变而在重布结构2501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构2501的半导体器件的可靠性。
图26示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图26所示的结构与图25所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构2501之后，在重布结构2501上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图27示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构2701被实现为半导体器件100的重布结构105(见图1A)。重布结构2701包括绝缘层503、507、511和515以及金属化图案505、509和513。图27的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构2701，并且在此不再重复描述。在一些实施例中，重布结构2701包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V位于连接器103上方并完全落在连接器103上。通孔509V和513V竖直堆叠并且相对于通孔505V和连接器107的通孔部分107V横向移位。通过如上所述在重布结构2701中堆叠和交错通孔505V、509V和513V，减小了重布结构2701内的应变。因此，减少或消除由于应变而在重布结构2701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构2701的半导体器件的可靠性。
图28示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图28所示的结构与图27所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构2701之后，在重布结构2701上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图29示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构2901被实现为半导体器件100的重布结构105(见图1A)。重布结构2901包括绝缘层503、507、511和515以及金属化图案505、509和513。图29的结构类似于图27的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构2901，并且在此不再重复描述。在一些实施例中，重布结构2901包括伪导电线或迹线509D。
在所示的实施例中，重布结构2901类似于重布结构2701(见图27)，区别在于具有重合的通孔505V的连接器103相对于连接器107的通孔部分107V横向移位。通过如上所述在重布结构2901中堆叠和交错通孔505V、509V和513V，减小了重布结构2901内的应变。因此，减少或消除由于应变而在重布结构2901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构2901的半导体器件的可靠性。
图30示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图30所示的结构与图29所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构2901之后，在重布结构2901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图31示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构3101被实现为半导体器件100的重布结构105(见图1A)。重布结构3101包括绝缘层503、507、511和515以及金属化图案505、509和513。图31的结构类似于图27的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构3101，并且在此不再重复描述。
在所示的实施例中，重布结构3101类似于重布结构2701(见图27)，区别在于重布结构3101不包括伪导电线或迹线(诸如图27所示的伪导电线或迹线505D和509D)。通过如上所述在重布结构3101中堆叠和交错通孔505V、509V和513V，减小了重布结构3101内的应变。因此，减少或消除由于应变而在重布结构3101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构3101的半导体器件的可靠性。
图32示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图32所示的结构与图31所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构3101之后，在重布结构3101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图33示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构3301被实现为半导体器件100的重布结构105(见图1A)。重布结构3301包括绝缘层503、507、511和515以及金属化图案505、509和513。图33的结构类似于图29的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构3301，并且在此不再重复描述。
在所示的实施例中，重布结构3301类似于重布结构2901(见图29)，区别在于重布结构3301不包括伪导电线或迹线(诸如图29所示的伪导电线或迹线509D)。通过如上所述在重布结构3301中堆叠和交错通孔505V、509V和513V，减小了重布结构3301内的应变。因此，减少或消除由于应变而在重布结构3301中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构3301的半导体器件的可靠性。
图34示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图34所示的结构与图33所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构3301之后，在重布结构3301上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图35示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构3501被实现为半导体器件100的重布结构105(见图1A)。重布结构3501包括绝缘层503、507、511和515以及金属化图案505、509和513。图35的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构3501，并且在此不再重复描述。在一些实施例中，重布结构3501包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V位于连接器103上方并完全落在连接器103上。通孔513V与连接器107的通孔部分107V竖直堆叠，而通孔509V相对于通孔505V和513V以及连接器107的通孔部分107V横向移位。通过如上所述在重布结构3501中堆叠和交错通孔505V、509V和513V，减小了重布结构3501内的应变。因此，减少或消除由于应变而在重布结构3501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构3501的半导体器件的可靠性。
图36示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图36所示的结构与图35所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构3501之后，在重布结构3501上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图37示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构3701被实现为半导体器件100的重布结构105(见图1A)。重布结构3701包括绝缘层503、507、511和515以及金属化图案505、509和513。图37的结构类似于图35的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构3701，并且在此不再重复描述。在一些实施例中，重布结构3501包括伪导电线或迹线509D。
在所示的实施例中，重布结构3701类似于重布结构3501(见图35)，区别在于具有重合的通孔505V的连接器103相对于通孔513V和连接器107的通孔部分107V横向移位。通过如上所述在重布结构3701中堆叠和交错通孔505V、509V和513V，减小了重布结构3701内的应变。因此，减少或消除由于应变而在重布结构3701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构3701的半导体器件的可靠性。
图38示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图38所示的结构与图37所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构3701之后，在重布结构3701上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图39示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构3901被实现为半导体器件100的重布结构105(见图1A)。重布结构3901包括绝缘层503、507、511和515以及金属化图案505、509和513。图39的结构类似于图35的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构3901，并且在此不再重复描述。
在所示的实施例中，重布结构3901类似于重布结构3501(见图35)，区别在于重布结构3901不包括伪导电线或迹线(诸如图35所示的伪导电线或迹线505D和509D)。通过如上所述在重布结构3901中堆叠和交错通孔505V、509V和513V，减小了重布结构3901内的应变。因此，减少或消除由于应变而在重布结构3901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构3901的半导体器件的可靠性。
图40示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图40所示的结构与图39所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构3901之后，在重布结构3901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图41示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构4101被实现为半导体器件100的重布结构105(见图1A)。重布结构4101包括绝缘层503、507、511和515以及金属化图案505、509和513。图41的结构类似于图37的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构4101，并且在此不再重复描述。
在所示的实施例中，重布结构4101类似于重布结构3701(见图37)，区别在于重布结构4101不包括伪导电线或迹线(诸如图37所示的伪导电线或迹线509D)。通过如上所述在重布结构4101中堆叠和交错通孔505V、509V和513V，减小了重布结构4101内的应变。因此，减少或消除由于应变而在重布结构4101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构4101的半导体器件的可靠性。
图42示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图42所示的结构与图41所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构4101之后，在重布结构4101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图43示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构4301被实现为半导体器件100的重布结构105(见图1A)。重布结构4301包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图43的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构4301，并且在此不再重复描述。在一些实施例中，重布结构4301包括伪导电线或迹线509D和513D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔509V、513V和517V堆叠并且相对于通孔505V和连接器107的通孔部分107V横向移位。通过如上所述在重布结构4301中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构4301内的应变。因此，减少或消除由于应变而在重布结构4301中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构4301的半导体器件的可靠性。
图44示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图44所示的结构与图43所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构4301之后，在重布结构4301上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图45示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构4501被实现为半导体器件100的重布结构105(见图1A)。重布结构4501包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图45的结构类似于图43的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构4501，并且在此不再重复描述。
在所示的实施例中，重布结构4501类似于重布结构4301(见图43)，区别在于重布结构4501不包括伪导电线或迹线(诸如图43所示的伪导电线或迹线509D和513D)。通过如上所述在重布结构4501中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构4501内的应变。因此，减少或消除由于应变而在重布结构4501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构4501的半导体器件的可靠性。
图46示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图46所示的结构与图45所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构4501之后，在重布结构4501上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图47示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构4701被实现为半导体器件100的重布结构105(见图1A)。重布结构4701包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图47的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构4701，并且在此不再重复描述。在一些实施例中，重布结构4701包括伪导电线或迹线509D、513D，和517D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V横向移位。通孔505V、509V和513V竖直堆叠在连接器103上方，使得通孔505V完全落在连接器103上。通孔517V与连接器107的通孔部分107V竖直堆叠。通过如上所述在重布结构4701中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构4701内的应变。因此，减少或消除由于应变而在重布结构4701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构4701的半导体器件的可靠性。
图48示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图48所示的结构与图47所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构4701之后，在重布结构4701上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图49示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构4901被实现为半导体器件100的重布结构105(见图1A)。重布结构4901包括绝缘层503、507、511、515和519以及金属化图案505、509、513和517。图49的结构类似于图47的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构4901，并且在此不再重复描述。
在所示的实施例中，重布结构4901类似于重布结构4701(见图47)，区别在于重布结构4901不包括伪导电线或迹线(诸如图47所示的伪导电线或迹线509D、513D和517D)。通过如上所述在重布结构4901中堆叠和交错通孔505V、509V、513V和517V，减小了重布结构4901内的应变。因此，减少或消除由于应变而在重布结构4901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构4901的半导体器件的可靠性。
图50示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图50所示的结构与图49所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构4901之后，在重布结构4901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图51示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构5101被实现为半导体器件100的重布结构105(见图1A)。重布结构5101包括绝缘层503、507、511和515以及金属化图案505、509和513。图51的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构5101，并且在此不再重复描述。在一些实施例中，重布结构5101包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V横向移位。通孔505V、509V和513V竖直堆叠在连接器103上方，使得通孔505V完全落在连接器103上。通过如上所述在重布结构5101中堆叠和交错通孔505V、509V和513V，减小了重布结构5101内的应变。因此，减少或消除由于应变而在重布结构5101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构5101的半导体器件的可靠性。
图52示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图52所示的结构与图51所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构5101之后，在重布结构5101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图53示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构5301被实现为半导体器件100的重布结构105(见图1A)。重布结构5301包括绝缘层503、507、511和515以及金属化图案505、509和513。图53的结构类似于图51的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构5301，并且在此不再重复描述。
在所示的实施例中，重布结构5301类似于重布结构5101(见图51)，区别在于重布结构5301不包括伪导电线或迹线(诸如图51所示的伪导电线或迹线505D和509D)。通过如上所述在重布结构5301中堆叠和交错通孔505V、509V和513V，减小了重布结构5301内的应变。因此，减少或消除由于应变而在重布结构5301中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构5301的半导体器件的可靠性。
图54示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图54所示的结构与图53所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构5301之后，在重布结构5301上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图55示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构5501被实现为半导体器件100的重布结构105(见图1A)。重布结构5501包括绝缘层503、507、511和515以及金属化图案505、509和513。图55的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构5501，并且在此不再重复描述。在一些实施例中，重布结构5501包括伪导电线或迹线505D和509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V竖直对准，并且位于连接器107的通孔部分107V的正下方。通孔505V位于连接器上方并完全落在连接器上。通孔509V相对于通孔505V和连接器107的通孔部分107V横向移位。通孔513V相对于通孔505V、通孔509V和连接器107的通孔部分107V横向移位。通过如上所述在重布结构5501中堆叠和交错通孔505V、509V和513V，减小了重布结构5501内的应变。因此，减少或消除由于应变而在重布结构5501中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构5501的半导体器件的可靠性。
图56示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图56所示的结构与图55所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构5501之后，在重布结构5501上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图57示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构5701被实现为半导体器件100的重布结构105(见图1A)。重布结构5701包括绝缘层503、507、511和515以及金属化图案505、509和513。图57的结构类似于图55的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构5701，并且在此不再重复描述。
在所示的实施例中，重布结构5701类似于重布结构5501(见图55)，区别在于重布结构5701不包括伪导电线或迹线(诸如图55所示的伪导电线或迹线505D和509D)。通过如上所述在重布结构5701中堆叠和交错通孔505V、509V和513V，减小了重布结构5701内的应变。因此，减少或消除由于应变而在重布结构5701中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构5701的半导体器件的可靠性。
图58示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图58所示的结构与图57所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构5701之后，在重布结构5701上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图59示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构5901被实现为半导体器件100的重布结构105(见图1A)。重布结构5901包括绝缘层503、507、511和515以及金属化图案505、509和513。图59的结构类似于图5的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构5901，并且在此不再重复描述。在一些实施例中，重布结构5901包括伪导电线或迹线509D。
在所示的实施例中，连接器103相对于连接器107的通孔部分107V横向移位。通孔505V位于连接器107上方并完全落在连接器107上。通孔509V相对于通孔505V和连接器107的通孔部分107V横向移位。通孔513V相对于通孔505V、通孔509V和连接器107的通孔部分107V横向移位。通过如上所述在重布结构5901中堆叠和交错通孔505V、509V和513V，减小了重布结构5901内的应变。因此，减少或消除由于应变而在重布结构5901中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构5901的半导体器件的可靠性。
图60示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图60所示的结构与图59所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构5901之后，在重布结构5901上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
图61示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。在所示的实施例中，重布结构6101被实现为半导体器件100的重布结构105(见图1A)。重布结构6101包括绝缘层503、507、511和515以及金属化图案505、509和513。图61的结构类似于图59的结构，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在一些实施例中，可以与上文参考图5描述的重布结构501类似的方式形成重布结构6101，并且在此不再重复描述。
在所示的实施例中，重布结构6101类似于重布结构5901(见图59)，区别在于重布结构6101不包括伪导电线或迹线(诸如图59所示的伪导电线或迹线509D)。通过如上所述在重布结构6101中堆叠和交错通孔505V、509V和513V，减小了重布结构6101内的应变。因此，减少或消除由于应变而在重布结构6101中产生缺陷，这提高了用于重布结构的电路设计的灵活性、重布结构的布线效率以及包括重布结构6101的半导体器件的可靠性。
图62示出根据一些实施例的半导体器件100(见图1A)的一部分109的截面图。图62所示的结构与图61所示的结构类似，其中，类似部件用类似附图标号标记，并且在此不重复类似部件的描述。在所示的实施例中，在形成重布结构6101之后，在重布结构6101上方形成UBM 601和连接器603，如上文参考图6描述，并且在此不再重复描述。
进一步参考图1A和图1B，在一些实施例中，可在半导体器件100的每个连接器107的下方形成如上文参考图5至图62描述的重布结构105的通孔结构。在其他实施例中，可在半导体器件100的一些连接器107的下方形成如上文参考图5至图62描述的重布结构105的通孔结构。例如，如上文参考图5至图62描述的重布结构105的通孔结构可形成在半导体器件100的角处的一个或多个连接器107、半导体器件100的边缘处的一个或多个连接器107下方或半导体器件100内部的一个或多个连接器107下方。在一些实施例中，可在易于增加应变的位置(例如，在半导体器件100的角或边缘处)在半导体器件100的连接器107下方形成如上文参考图5至图62描述的重布结构105的通孔结构)以减小或消除应变。因此，减少或消除了由于应变而在重布结构中产生缺陷，提高了用于重布结构的电路设计的灵活性，提高了重布结构的布线效率，并且提高了包括重布结构的半导体器件的可靠性。
也可包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装或3DIC器件的验证测试。测试结构可包括例如形成在重布层中或衬底上的测试焊盘，其允许测试3D封装或3DIC，使用探针和/或探针卡等。验证测试可在中间结构以及最终结构上执行。此外，本文公开的结构和方法可与结合已知良品管芯的中间验证的测试方法接合使用，以增加产量并降低成本。
根据实施例，一种半导体器件包括：半导体结构；重布结构，位于所述半导体结构上方并电耦合至所述半导体结构；以及连接器，位于所述重布结构上方并电耦合至所述重布结构。所述重布结构包括：基底通孔；以及堆叠通孔，电插入在所述基底通孔与所述连接器之间。所述堆叠通孔与所述基底通孔横向间隔开。在实施例中，所述堆叠通孔在所述连接器正下方。在实施例中，所述堆叠通孔与所述连接器横向间隔开。在实施例中，所述堆叠通孔横向插入在所述基底通孔与所述连接器之间。在实施例中，所述连接器横向插入在所述基底通孔与所述堆叠通孔之间。在实施例中，所述重布结构还包括一条或多条伪导电线。在实施例中，所述基底通孔与所述连接器横向间隔开。
根据另一个实施例，一种半导体器件包括：半导体结构；重布结构，位于所述半导体结构上方并物理耦合至所述半导体结构；以及连接器，位于所述重布结构上方并物理耦合至所述重布结构。所述重布结构包括：基底通孔；以及堆叠通孔，电插入在所述基底通孔与所述连接器之间。所述堆叠通孔与所述连接器横向间隔开。在实施例中，所述堆叠通孔与所述基底通孔横向间隔开。在实施例中，所述重布结构不含伪导电部件。在实施例中，所述连接器在平面图中布置在所述重布结构的角处。在实施例中，所述连接器在平面图中布置在所述重布结构的边缘处。在实施例中，所述基底通孔与所述半导体结构物理接触。在实施例中，所述基底通孔与所述连接器竖直对准。
根据又一个实施例，一种方法包括：在半导体结构上方形成重布结构；以及在所述重布结构上方形成连接器。形成重布结构包括在半导体结构上方形成基底通孔；以及在基底通孔上方形成堆叠通孔。所述堆叠通孔与所述基底通孔横向间隔开。在实施例中，形成所述重布结构还包括形成一条或多条伪导电线。在实施例中，所述堆叠通孔与所述连接器竖直对准。在实施例中，所述堆叠通孔与所述连接器横向间隔开。在实施例中，所述基底通孔具有倾斜的侧壁。在实施例中，所述基底通孔与所述连接器横向间隔开。
前述内容概述了若干实施例的特征，以使得本领域技术人员可更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同目的和/或实现相同优势的其他工艺和结构。本领域技术人员还应该认识到，这样的等同构造不脱离本发明的精神和范围，并且在不脱离本发明的精神和范围的情况下，它们可在这里进行各种改变、替换和变更。

Claims (20)

1.一种半导体器件，包括：
半导体结构，包括第一连接器；
重布结构，位于所述半导体结构上方并电耦合至所述半导体结构；以及
第二连接器，位于所述重布结构上方并电耦合至所述重布结构，其中，所述重布结构包括：
基底通孔；以及
堆叠通孔，电插入在所述基底通孔与所述第二连接器之间，所述堆叠通孔的一部分与所述基底通孔横向间隔开，
其中，所述堆叠通孔在所述重布结构中堆叠和交错，并且其中，所述堆叠通孔中的第一通孔与所述基底通孔竖直堆叠在所述第一连接器上方，并且所述基底通孔位于所述第一连接器上方并完全落在所述第一连接器上，所述堆叠通孔中的第二通孔和第三通孔相对于所述基底通孔和所述第一通孔横向移位并且也相对于所述第二连接器的通孔完全横向移位，并且所述第一连接器和所述第二连接器的通孔竖直对准，并且其中，所述重布结构还包括一条或多条伪导电线。
2.根据权利要求1所述的半导体器件，其中，所述第一通孔在所述第二连接器正下方。
3.根据权利要求1所述的半导体器件，其中，所述第二通孔和所述第三通孔与所述第二连接器横向间隔开。
4.根据权利要求1所述的半导体器件，其中，所述基底通孔具有倾斜的侧壁。
5.根据权利要求1所述的半导体器件，其中，所述第二连接器在平面图中布置在所述重布结构的角处。
6.根据权利要求1所述的半导体器件，其中，所述基底通孔与所述半导体结构物理接触。
7.根据权利要求1所述的半导体器件，其中，所述第二连接器在平面图中布置在所述重布结构的边缘处。
8.一种半导体器件，包括：
半导体结构，包括第一连接器；
重布结构，位于所述半导体结构上方并物理耦合至所述半导体结构；以及
第二连接器，位于所述重布结构上方并物理耦合至所述重布结构，其中，所述重布结构包括：
基底通孔；以及
堆叠通孔，电插入在所述基底通孔与所述第二连接器之间，所述堆叠通孔的一部分与所述第二连接器横向间隔开，
其中，所述堆叠通孔在所述重布结构中堆叠和交错，并且其中，所述堆叠通孔中的第一通孔与所述基底通孔竖直堆叠在所述第一连接器上方，并且所述基底通孔位于所述第一连接器上方并完全落在所述第一连接器上，所述堆叠通孔中的第二通孔和第三通孔相对于所述基底通孔和所述第一通孔横向移位并且也相对于所述第二连接器的通孔完全横向移位，并且所述第一连接器和所述第二连接器的通孔竖直对准，并且其中，所述重布结构还包括一条或多条伪导电线。
9.根据权利要求8所述的半导体器件，其中，所述第二通孔和所述第三通孔与所述基底通孔横向间隔开。
10.根据权利要求8所述的半导体器件，其中，所述基底通孔具有倾斜的侧壁。
11.根据权利要求8所述的半导体器件，其中，所述第二连接器在平面图中布置在所述重布结构的角处。
12.根据权利要求8所述的半导体器件，其中，所述第二连接器在平面图中布置在所述重布结构的边缘处。
13.根据权利要求8所述的半导体器件，其中，所述基底通孔与所述半导体结构物理接触。
14.根据权利要求8所述的半导体器件，其中，所述基底通孔与所述第二连接器竖直对准。
15.一种形成半导体器件的方法，包括：
在包括第一连接器的半导体结构上方形成重布结构，其中，形成所述重布结构包括：
在所述半导体结构上方形成基底通孔；以及
在所述基底通孔上方形成堆叠通孔，所述堆叠通孔的一部分与所述基底通孔横向间隔开；以及
在所述重布结构上方形成第二连接器，
其中，所述堆叠通孔在所述重布结构中堆叠和交错，并且其中，所述堆叠通孔中的第一通孔与所述基底通孔竖直堆叠在所述第一连接器上方，并且所述基底通孔位于所述第一连接器上方并完全落在所述第一连接器上，所述堆叠通孔中的第二通孔和第三通孔相对于所述基底通孔和所述第一通孔横向移位并且也相对于所述第二连接器的通孔完全横向移位，并且所述第一连接器和所述第二连接器的通孔竖直对准，并且其中，所述重布结构还包括一条或多条伪导电线。
16.根据权利要求15所述的方法，其中，所述第二连接器在平面图中布置在所述重布结构的角处。
17.根据权利要求15所述的方法，其中，所述第一通孔与所述第二连接器竖直对准。
18.根据权利要求15所述的方法，其中，所述第二通孔和所述第三通孔与所述第二连接器横向间隔开。
19.根据权利要求15所述的方法，其中，所述基底通孔具有倾斜的侧壁。
20.根据权利要求15所述的方法，其中，所述第二连接器在平面图中布置在所述重布结构的边缘处。
CN202110496706.1A 2020-06-15 2021-05-07 半导体器件及其形成方法 Active CN113471167B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063038977P 2020-06-15 2020-06-15
US63/038,977 2020-06-15
US17/099,953 2020-11-17
US17/099,953 US11948918B2 (en) 2020-06-15 2020-11-17 Redistribution structure for semiconductor device and method of forming same

Publications (2)

Publication Number Publication Date
CN113471167A CN113471167A (zh) 2021-10-01
CN113471167B true CN113471167B (zh) 2024-09-24

Family

ID=77870611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110496706.1A Active CN113471167B (zh) 2020-06-15 2021-05-07 半导体器件及其形成方法

Country Status (5)

Country Link
US (2) US11948918B2 (zh)
KR (1) KR102544407B1 (zh)
CN (1) CN113471167B (zh)
DE (1) DE102020132459A1 (zh)
TW (1) TWI760126B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044739A (ja) * 2004-02-04 2011-03-03 Ibiden Co Ltd 多層プリント配線板
JP2014086525A (ja) * 2012-10-23 2014-05-12 Fujitsu Ltd 配線構造及びその製造方法
JP2016058483A (ja) * 2014-09-08 2016-04-21 凸版印刷株式会社 インターポーザー、半導体装置及び半導体装置の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170459A (ja) * 2008-01-10 2009-07-30 Panasonic Corp 半導体集積回路装置の設計方法、設計装置および半導体集積回路装置
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10269619B2 (en) * 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale packaging intermediate structure apparatus and method
US9165885B2 (en) * 2013-12-30 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered via redistribution layer (RDL) for a package and a method for forming the same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9818711B2 (en) 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods thereof
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US10141198B2 (en) 2016-07-08 2018-11-27 Dyi-chung Hu Electronic package and manufacturing method thereof
US10163800B2 (en) * 2016-07-08 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy feature in passivation layer
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10879187B2 (en) * 2017-06-14 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US10872864B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10157864B1 (en) 2017-07-27 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US20190067034A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Hybrid additive structure stackable memory die using wire bond
US10103038B1 (en) 2017-08-24 2018-10-16 Micron Technology, Inc. Thrumold post package with reverse build up hybrid additive structure
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10833078B2 (en) 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
KR102029101B1 (ko) 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
US10916519B2 (en) 2018-06-08 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor package with connection structures including via groups
KR102551034B1 (ko) * 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11004812B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11217546B2 (en) * 2018-12-14 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded voltage regulator structure and method forming same
KR102601583B1 (ko) * 2019-05-13 2023-11-13 삼성전자주식회사 반도체 패키지
KR20220009193A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 패키지 장치
US11545457B2 (en) * 2020-08-30 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, redistribution structure and method for forming the same
KR20220042028A (ko) * 2020-09-25 2022-04-04 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044739A (ja) * 2004-02-04 2011-03-03 Ibiden Co Ltd 多層プリント配線板
JP2014086525A (ja) * 2012-10-23 2014-05-12 Fujitsu Ltd 配線構造及びその製造方法
JP2016058483A (ja) * 2014-09-08 2016-04-21 凸版印刷株式会社 インターポーザー、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN113471167A (zh) 2021-10-01
US20240203949A1 (en) 2024-06-20
US20210391304A1 (en) 2021-12-16
KR20210155742A (ko) 2021-12-23
KR102544407B1 (ko) 2023-06-15
DE102020132459A1 (de) 2021-12-16
TW202201679A (zh) 2022-01-01
TWI760126B (zh) 2022-04-01
US11948918B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US12080629B2 (en) Manufacturing method of semiconductor structure
US11854921B2 (en) Integrated circuit package and method
CN112864119B (zh) 集成电路封装件及其形成方法
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
KR102485701B1 (ko) 반도체 디바이스 및 방법
US12057407B2 (en) Semiconductor package and method
US20240379439A1 (en) Semiconductor device and method
US11121070B2 (en) Integrated fan-out package
CN115497913A (zh) 半导体封装和其制造方法
US20240079364A1 (en) Die Structures and Methods of Forming the Same
US20230260941A1 (en) Semiconductor Device and Method
CN113471167B (zh) 半导体器件及其形成方法
KR20210147850A (ko) 반도체 패키지 및 이를 제조하는 방법
US20240162119A1 (en) Semiconductor device and method
CN113675161B (zh) 封装结构及其形成方法
US20250046734A1 (en) Package connectors in semicondcutor packages and methods of forming
US20240266316A1 (en) Integrated circuit packages and methods of forming the same
US20250070085A1 (en) Semiconductor device and methods of forming the same
CN117637603A (zh) 半导体装置及方法
CN119275115A (zh) 半导体封装结构及其形成方法
KR20250021280A (ko) 반도체 패키지들 내의 패키지 커넥터들 및 그 형성 방법
CN119517754A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant