Nothing Special   »   [go: up one dir, main page]

CN113292038B - 一种mems增强质量块惯性器件及其制备方法 - Google Patents

一种mems增强质量块惯性器件及其制备方法 Download PDF

Info

Publication number
CN113292038B
CN113292038B CN202110760047.8A CN202110760047A CN113292038B CN 113292038 B CN113292038 B CN 113292038B CN 202110760047 A CN202110760047 A CN 202110760047A CN 113292038 B CN113292038 B CN 113292038B
Authority
CN
China
Prior art keywords
wafer
silicon
etching
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110760047.8A
Other languages
English (en)
Other versions
CN113292038A (zh
Inventor
刘杨
王雪峰
王敏锐
张广平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiman Xinsheng Hangzhou Microelectronics Co ltd
Original Assignee
Meiman Xinsheng Hangzhou Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiman Xinsheng Hangzhou Microelectronics Co ltd filed Critical Meiman Xinsheng Hangzhou Microelectronics Co ltd
Priority to CN202110760047.8A priority Critical patent/CN113292038B/zh
Publication of CN113292038A publication Critical patent/CN113292038A/zh
Application granted granted Critical
Publication of CN113292038B publication Critical patent/CN113292038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00515—Bulk micromachining techniques not provided for in B81C1/00507
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/10—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration
    • G01C21/12—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning
    • G01C21/16—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning by integrating acceleration or speed, i.e. inertial navigation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种MEMS增强质量块惯性器件，属于一种惯性器件，包括第一晶圆、第二晶圆和第三晶圆，所述第二晶圆和所述第三晶圆分别键合在所述第一晶圆的上下两面上；所述第一晶圆，其从上往下分别包括第一体硅、埋氧层和第二体硅；本发明通过采用3片晶圆键合方案，采用SOI晶圆作为中间层材料，正面和背面均采用深硅刻蚀形成可动微机械结构层，通过微结构定义，可以增加器件质量块厚度，再选用体硅晶圆，利用硅通孔工艺技术与键合工艺技术，实现与微机械结构的电学连接，最后在器件底部键合一层体硅晶圆，形成晶圆级封装，保持器件内部真空度，保证器件运行稳定性，具有灵敏度高、机械热噪声小的特点。

Description

一种MEMS增强质量块惯性器件及其制备方法
技术领域
本发明属于一种惯性器件，尤其涉及一种MEMS增强质量块惯性器件及其制备方法。
背景技术
自主导航技术可以实时获取无人智能控制系统自身的姿态信息，包括速度，加速度，角度等，是实现无人智能控制系统必不可少的技术保障，在众多导航技术中，惯性导航技术不需要依赖外界信息即可获得自身姿态信息，是自主导航的一种有力技术手段，基于微机电系统的惯性传感器器件是惯性导航设备的一个重要硬件分支，具有抗冲击、小型化、微电子集成化以及高精度的批量制造等优点。
目前，为了满足惯性器件在导航领域的应用要求，常需要使用高性能的MEMS惯性器件，对惯性器件的灵敏度，噪声等提出了更高的要求，为了增大器件灵敏度和减小器件机械热噪声，常用的做法是增大器件质量块的质量，现有惯性器件结构中，通常可动微机械结构具有统一的高度，常见范围为3到100微米，为了增大器件灵敏度和减小器件机械热噪声，常需要将器件质量块尺寸做到几百上千微米。
发明内容
本发明提供了一种具有灵敏度高、机械热噪声小、稳定性高的MEMS增强质量块惯性器件。
一方面，为了实现上述目的，本发明采用了如下技术方案：一种MEMS增强质量块惯性器件，其包括第一晶圆、第二晶圆和第三晶圆，所述第二晶圆和所述第三晶圆分别键合在所述第一晶圆的上下两面上；
所述第一晶圆，其从上往下分别包括第一体硅、埋氧层和第二体硅，所述第一晶圆的顶面上开设有多个第一硅沟槽，所述第一硅沟槽穿过所述第一体硅并延伸至所述埋氧层上，所述第一晶圆的底面上开设有第一腔体，所述第一腔体的顶面上开设有多个硅腔体，所述硅腔体延伸至所述埋氧层上；
所述第二晶圆，其从上往下分别包括第一介质层、第三体硅和第二下氧化层，所述第二晶圆上开设有多个贯穿所述第二晶圆的第一硅通孔，所述第一硅通孔的内壁上淀积有第二介质层，所述第一硅通孔内淀积有导电金属，所述第一介质层上设置有多个第二金属层，所述第二金属层连接所述导电金属，所述第二下氧化层上设置有第一金属层，所述第一金属层连接所述导电金属，所述第一金属层和所述第二金属层电性连接，所述第一金属层键合在所述第一体硅上，所述第二晶圆的底面上开设有第二腔体；
所述第三晶圆，其包括第四体硅，所述第四体硅键合在所述第二体硅上，所述第四体硅的顶面上设置有多个硅岛突起，所述硅岛突起位于所述第一腔体内。
作为上述技术方案的进一步描述：
所述硅腔体和所述第一硅沟槽连通。
作为上述技术方案的进一步描述：
所述第二腔体与所述第一硅沟槽连通。
另一方面，为了实现上述目的，本发明采用了如下方法：一种MEMS增强质量块惯性器件的制备方法，其包括以下步骤：
1)第一晶圆预处理：第一晶圆选用厚度为300-700μm的SOI类型的晶圆，采用半导体工艺中标准RCA清洗对第一晶圆进行清洗，得到干净的SOI晶圆，清洗后，对第一晶圆进行氧化处理，并在第一晶圆的表面形成第一上氧化层和第一下氧化层，氧化处理后再次对第一晶圆进行清洗；
2)第一晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第一体硅，刻蚀到第一预定深度并形成第一硅沟槽，并进行去胶清洗；
3)第一上氧化层刻蚀：采用刻蚀工艺去除第一上氧化层，第二下氧化层需要全部清除且不损伤第一体硅，刻蚀后对第一晶圆进行清洗；
4)第二晶圆预处理：第二晶圆选用厚度为300-700μm的体硅晶圆，对第二晶圆进行清洗，得到干净的第二晶圆，清洗后，对第二晶圆进行热氧化处理，并在第二晶圆的表面形成第二上氧化层和第二下氧化层，氧化处理后再次对第二晶圆进行清洗；
5)第二晶圆的深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第三体硅，刻蚀到第二预定深度并形成第一硅通孔，并进行去胶清洗；
6)第一硅通孔淀积材质：淀积介质材料，使第一硅通孔的内壁上形成第二介质层，然后淀积金属材料，金属材料覆盖第一硅通孔的内部并形成导电金属，淀积后对第二晶圆进行清洗；
7)第二下氧化层淀积材质：对第二下氧化层进行粗磨、精磨和抛光的表面处理，淀积金属材料，光刻图形并刻蚀掉部分金属，金属材料在第二下氧化层上形成第一金属层，第一金属层电性连接导电金属；
8)第二晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第二下氧化层进行刻蚀，再深硅刻蚀定义图形部分对应的第三体硅，形成第二腔体，刻蚀后对第二晶圆进行清洗；
9)第一晶圆和第二晶圆键合：对两片晶圆进行表面活化预处理，再对第一晶圆和第二晶圆进行双片键合，形成键合晶圆；
10)键合晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第一下氧化层进行刻蚀，再刻蚀定义图形部分对应的第二体硅，形成第一腔体；
11)键合晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第二体硅，形成硅腔体；
12)埋氧层刻蚀：采用光刻工艺定义并制作设计的微结构图形，使用干法刻蚀或湿法刻蚀键合晶圆上的埋氧层，若使用湿法刻蚀，则需要在刻蚀后将键合晶圆放入如甲醇，酒精等低表面张力溶液中；
13)第三晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，对第四体硅的顶面进行刻蚀，形成硅岛突起；
14)封闭晶圆制备：对键合晶圆和第三晶圆进行键合，形成封闭晶圆，再对封闭晶圆上的第三晶圆进行减薄处理；
15)第三体硅减薄：对第三体硅进行减薄、抛光处理，淀积介质材料，使第三体硅表面形成第一介质层；
16)第一介质层淀积金属：采用光刻工艺定义图形，对第一介质层进行刻蚀，淀积金属材料，刻蚀形成金属图形，金属材料在第一介质层上形成第二金属层，第二金属层电性连接导电金属。
作为上述技术方案的进一步描述：
所述步骤1)中，氧化处理可以使用干法氧化、湿法氧化或干湿混合氧化，氧化层的厚度在100nm-3μm之间；所述步骤4)中，氧化层的厚度在100nm-3μm之间。
作为上述技术方案的进一步描述：
所述步骤2)中，先使用干法刻蚀或湿法刻蚀对第一上氧化层进行开窗去除，如BOE腐蚀、RIE刻蚀，再通过深硅刻蚀直至刻蚀到埋氧层，埋氧层可以为部分刻蚀，选用的光刻胶厚度大于1μm；所述步骤3)中，刻蚀工艺可以是干法刻蚀或湿法刻蚀；所述步骤5)中，先使用干法刻蚀或湿法刻蚀对第二下氧化层进行开窗去除，再通过深硅刻蚀到第二预定深度，选用的光刻胶厚度大于1μm；所述步骤10)中，刻蚀工艺可以是干法刻蚀或湿法刻蚀；所述步骤11)中，深硅刻蚀到埋氧层后停止，选用的光刻胶厚度大于2μm。
作为上述技术方案的进一步描述：
所述步骤6)中，淀积介质材料为二氧化硅、氮化硅和绝缘聚合物中的至少一种，淀积工艺选用热氧化、CVD、LPCVD、PECVD以及真空气相沉积中的一种；淀积金属材料为多层金属材料，首先选用Ta、TaN/Ta、TiN、TiW、Cr、Ti等金属中的至少一种并淀积扩散阻挡层，其次选用Au，Cu，Al等金属中的至少一种并淀积黏附层，淀积工艺选用PVD、磁控溅射、ALD、PECVD以及电镀中的至少一种；所述步骤15)中，淀积介质材料为二氧化硅、氮化硅和绝缘聚合物中的至少一种；所述步骤16)中，淀积金属材料为多层金属材料，首先选用Ta、TaN/Ta、TiN、TiW、Cr、Ti等金属中的至少一种作为底层，其次选用Au、Cu、Al等金属中的至少一种作为上层。
作为上述技术方案的进一步描述：
所述步骤7)中，淀积金属材料为多层金属材料，首先选用金属NiCr或TiW并淀积底层，其次选用金属Au并淀积上层，淀积工艺选用溅射或CVD。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明中，通过采用3片晶圆键合方案，采用SOI晶圆作为中间层材料，正面和背面均采用深硅刻蚀形成可动微机械结构层，通过微结构定义，可以增加器件质量块厚度，再选用体硅晶圆，利用硅通孔工艺技术与键合工艺技术，实现与微机械结构的电学连接，最后在器件底部键合一层体硅晶圆，形成晶圆级封装，保持器件内部真空度，保证器件运行稳定性，具有灵敏度高、机械热噪声小的特点。
附图说明
图1为一种MEMS增强质量块惯性器件的整体结构示意图。
图2为一种MEMS增强质量块惯性器件的制备方法中步骤1)的加工结构示意图。
图3为一种MEMS增强质量块惯性器件的制备方法中步骤2)的加工结构示意图。
图4为一种MEMS增强质量块惯性器件的制备方法中步骤3)的加工结构示意图。
图5为一种MEMS增强质量块惯性器件的制备方法中步骤4)的加工结构示意图。
图6为一种MEMS增强质量块惯性器件的制备方法中步骤5)的加工结构示意图。
图7为一种MEMS增强质量块惯性器件的制备方法中步骤6)的加工结构示意图。
图8为一种MEMS增强质量块惯性器件的制备方法中步骤7)的加工结构示意图。
图9为一种MEMS增强质量块惯性器件的制备方法中步骤8)的加工结构示意图。
图10为一种MEMS增强质量块惯性器件的制备方法中步骤9)的加工结构示意图。
图11为一种MEMS增强质量块惯性器件的制备方法中步骤10)的加工结构示意图。
图12为一种MEMS增强质量块惯性器件的制备方法中步骤11)的加工结构示意图。
图13为一种MEMS增强质量块惯性器件的制备方法中步骤12)的加工结构示意图。
图14为一种MEMS增强质量块惯性器件的制备方法中步骤13)的加工结构示意图。
图15为一种MEMS增强质量块惯性器件的制备方法中步骤14)的加工结构示意图。
图16为一种MEMS增强质量块惯性器件的制备方法中步骤15)的加工结构示意图。
图17为一种MEMS增强质量块惯性器件的制备方法中步骤16)的加工结构示意图。
图例说明：
1、第一晶圆；101、第一体硅；102、埋氧层；103、第二体硅；104、第一硅沟槽；105、第一腔体；106、硅腔体；107、第一上氧化层；108、第一下氧化层；2、第二晶圆；201、第一介质层；202、第三体硅；204、第一硅通孔；205、第二介质层；206、导电金属；207、第一金属层；208、第二金属层；209、第二腔体；210、第二上氧化层；211、第二下氧化层；3、第三晶圆；301、第四体硅；302、硅岛突起。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种MEMS增强质量块惯性器件，包括第一晶圆1、第二晶圆2和第三晶圆3，所述第二晶圆2和所述第三晶圆3分别键合在所述第一晶圆1的上下两面上；
所述第一晶圆1，其从上往下分别包括第一体硅101、埋氧层102和第二体硅103，所述第一晶圆1的顶面上开设有多个第一硅沟槽104，所述第一硅沟槽104穿过所述第一体硅101并延伸至所述埋氧层102上，所述第一晶圆1的底面上开设有第一腔体105，所述第一腔体105的顶面上开设有多个硅腔体106，所述硅腔体106延伸至所述埋氧层102上；
所述第二晶圆2，其从上往下分别包括第一介质层201、第三体硅202和第二下氧化层211，所述第二晶圆2上开设有多个贯穿所述第二晶圆2的第一硅通孔204，所述第一硅通孔204的内壁上淀积有第二介质层205，所述第一硅通孔204内淀积有导电金属206，所述第一介质层201上设置有多个第二金属层208，所述第二金属层208连接所述导电金属206，所述第二下氧化层211上设置有第一金属层207，所述第一金属层207连接所述导电金属206，所述第一金属层207和所述第二金属层208电性连接，所述第一金属层207键合在所述第一体硅101上，所述第二晶圆2的底面上开设有第二腔体209；
所述第三晶圆3，其包括第四体硅301，所述第四体硅301键合在所述第二体硅103上，所述第四体硅301的顶面上设置有多个硅岛突起302，所述硅岛突起302位于所述第一腔体105内；
所述硅腔体106和所述第一硅沟槽104连通；
所述第二腔体209与所述第一硅沟槽104连通；
请参阅图2-17，本发明提供一种方法：一种MEMS增强质量块惯性器件的制备方法：
实施例1：
1)第一晶圆1预处理：第一晶圆1选用厚度为300-700μm的SOI类型的晶圆，采用半导体工艺中标准RCA清洗对第一晶圆1进行清洗，得到干净的SOI晶圆，清洗后，采用干法氧化对第一晶圆1进行氧化处理，并在第一晶圆1的表面形成第一上氧化层107和第一下氧化层108，第一上氧化层107和第一下氧化层108的厚度控制在100nm-3μm之间，氧化处理后再次对第一晶圆1进行清洗；
2)第一晶圆1深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用干法RIE刻蚀对第一上氧化层107进行开窗去除，深硅刻蚀定义图形部分对应的第一体硅101，刻蚀到第一预定深度并形成第一硅沟槽104，第一预定深度直至刻蚀到埋氧层102，埋氧层102可以为部分刻蚀，选用的光刻胶厚度大于1μm，并进行去胶清洗；
3)第一上氧化层107刻蚀：采用干法刻蚀工艺去除第一上氧化层107，第一上氧化层107需要全部清除且不损伤第一体硅101，刻蚀后对第一晶圆1进行清洗；
4)第二晶圆2预处理：第二晶圆2选用厚度为300-700μm的体硅晶圆，对第二晶圆2进行清洗，得到干净的第二晶圆2，清洗后，对第二晶圆2进行热氧化处理，并在第二晶圆2的表面形成第二上氧化层210和第二下氧化层211，第二上氧化层210和第二下氧化层211的厚度控制在100nm-3μm之间，氧化处理后再次对第二晶圆2进行清洗；
5)第二晶圆2的深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用干法刻蚀对第二下氧化层211进行开窗去除，深硅刻蚀定义图形部分对应的第三体硅202，刻蚀到第二预定深度并形成第一硅通孔204，选用的光刻胶厚度大于1μm，并进行去胶清洗；
6)第一硅通孔204淀积材质：淀积介质材料为二氧化硅，沉淀工艺选择热氧化，使第一硅通孔204的内壁上形成第二介质层205，然后淀积金属材料，淀积金属材料为多层金属材料，其包括Ta材质的扩散阻挡层和Au材质的黏附层，选用PVD工艺，金属材料覆盖第一硅通孔204的内部并形成导电金属206，淀积后对第二晶圆2进行清洗；
7)第二下氧化层211淀积材质：对第二下氧化层211进行粗磨、精磨和抛光的表面处理，淀积金属材料为多层金属材料，为多层金属材料包括NiCr材质的底层和Au材质的上层，淀积工艺选用磁控溅射，金属材料在第二下氧化层211上形成第一金属层207，第一金属层207电性连接导电金属206；
8)第二晶圆2刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第二下氧化层211进行刻蚀，再深硅刻蚀定义图形部分对应的第三体硅202，形成第二腔体209，刻蚀后对第二晶圆2进行清洗；
9)第一晶圆1和第二晶圆2键合：对两片晶圆进行表面活化预处理，再对第一晶圆1和第二晶圆2进行双片键合，形成键合晶圆；
10)键合晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第一下氧化层108进行刻蚀，再使用干法刻蚀定义图形部分对应的第二体硅103，形成第一腔体105；
11)键合晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第二体硅103，深硅刻蚀到埋氧层102后停止，选用的光刻胶厚度大于2μm，形成硅腔体106；
12)埋氧层102刻蚀：采用光刻工艺定义并制作设计的微结构图形，使用干法刻蚀或湿法刻蚀键合晶圆上的埋氧层102，若使用湿法刻蚀，则需要在刻蚀后将键合晶圆放入如甲醇，酒精等低表面张力溶液中；
13)第三晶圆3刻蚀：采用光刻工艺定义并制作设计的微结构图形，对第四体硅301的顶面进行刻蚀，形成硅岛突起302；
14)封闭晶圆制备：对键合晶圆和第三晶圆3进行键合，形成封闭晶圆，再对封闭晶圆上的第三晶圆3进行减薄处理；
15)第三体硅202减薄：第三体硅202进行减薄、抛光处理，淀积介质材料，第三体硅202的表面形成第一介质层201；
16)第一介质层201淀积金属：采用光刻工艺定义图形，对介质层201进行刻蚀，然后淀积金属材料，刻蚀形成金属图形，金属材料在第一介质层201上形成第二金属层208，第二金属层208电性连接导电金属206。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明中，通过采用3片晶圆键合方案，采用SOI晶圆作为中间层材料，正面和背面均采用深硅刻蚀形成可动微机械结构层，通过微结构定义，可以增加器件质量块厚度，再选用体硅晶圆，利用硅通孔工艺技术与键合工艺技术，实现与微机械结构的电学连接，最后在器件底部键合一层体硅晶圆，形成晶圆级封装，保持器件内部真空度，保证器件运行稳定性，具有灵敏度高、机械热噪声小的特点。
实施例2：
1)第一晶圆1预处理：第一晶圆1选用厚度为300-400μm的SOI类型的晶圆，采用半导体工艺中标准RCA清洗对第一晶圆1进行清洗，得到干净的SOI晶圆，清洗后，采用湿法氧化对第一晶圆1进行氧化处理，并在第一晶圆1的表面形成第一上氧化层107和第一下氧化层108，第一上氧化层107和第一下氧化层108的厚度控制在100nm-3μm之间，氧化处理后再次对第一晶圆1进行清洗；
2)第一晶圆1深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用湿法BOE腐蚀对第一上氧化层107进行开窗去除，深硅刻蚀定义图形部分对应的第一体硅101，刻蚀到第一预定深度并形成第一硅沟槽104，第一预定深度直至刻蚀到埋氧层102，埋氧层102可以为部分刻蚀，选用的光刻胶厚度大于1μm，并进行去胶清洗；
3)第一上氧化层107刻蚀：采用湿法刻蚀工艺去除第一上氧化层107，第二下氧化层211需要全部清除且不损伤第一体硅101，刻蚀后对第一晶圆1进行清洗；
4)第二晶圆2预处理：第二晶圆2选用厚度为300-400μm的体硅晶圆，对第二晶圆2进行清洗，得到干净的第二晶圆2，清洗后，对第二晶圆2进行热氧化处理，并在第二晶圆2的表面形成第二上氧化层210和第二下氧化层211，第二上氧化层210和第二下氧化层211的厚度控制在100nm-3μm之间，氧化处理后再次对第二晶圆2进行清洗；
5)第二晶圆2的深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用干法刻蚀对第二下氧化层211进行开窗去除，深硅刻蚀定义图形部分对应的第三体硅202，刻蚀到第二预定深度并形成第一硅通孔204，选用的光刻胶厚度大于1μm，并进行去胶清洗；
6)第一硅通孔204淀积材质：淀积介质材料为氮化硅，沉淀工艺选择CVD，使第一硅通孔204的内壁上形成第二介质层205，然后淀积金属材料，淀积金属材料为多层金属材料，其包括TiW材质的扩散阻挡层和Cu材质的黏附层，选用磁控溅射工艺，金属材料覆盖第一硅通孔204的内部并形成导电金属206，淀积后对第二晶圆2进行清洗；
7)第二下氧化层211淀积材质：对第二下氧化层211进行粗磨、精磨和抛光的表面处理，淀积金属材料为多层金属材料，为多层金属材料包括TiW材质的底层和Au材质的上层，淀积工艺选用CVD，金属材料在第二下氧化层211上形成第一金属层207，第一金属层207电性连接导电金属206；
8)第二晶圆2刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第二下氧化层211进行刻蚀，再深硅刻蚀定义图形部分对应的第三体硅202，形成第二腔体209，刻蚀后对第二晶圆2进行清洗；
9)第一晶圆1和第二晶圆2键合：对两片晶圆进行表面活化预处理，再对第一晶圆1和第二晶圆2进行双片键合，形成键合晶圆；
10)键合晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第一下氧化层108进行刻蚀，再使用湿法刻蚀定义图形部分对应的第二体硅103，形成第一腔体105；
11)键合晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第二体硅103，深硅刻蚀到埋氧层102后停止，选用的光刻胶厚度大于2μm，形成硅腔体106；
12)埋氧层102刻蚀：采用光刻工艺定义并制作设计的微结构图形，使用干法刻蚀或湿法刻蚀键合晶圆上的埋氧层102，若使用湿法刻蚀，则需要在刻蚀后将键合晶圆放入如甲醇，酒精等低表面张力溶液中；
13)第三晶圆3刻蚀：采用光刻工艺定义并制作设计的微结构图形，对第四体硅301的顶面进行刻蚀，形成硅岛突起302；
14)封闭晶圆制备：对键合晶圆和第三晶圆3进行键合，形成封闭晶圆，再对封闭晶圆上的第三晶圆3进行减薄处理；
15)第三体硅202减薄：第三体硅202进行减薄、抛光处理，淀积介质材料，第三体硅202的表面形成第一介质层201；
16)第一介质层201淀积金属：采用光刻工艺定义图形，对介质层201进行刻蚀，然后淀积金属材料，刻蚀形成金属图形，金属材料在第一介质层201上形成第二金属层208，第二金属层208电性连接导电金属206。
实施例3：
1)第一晶圆1预处理：第一晶圆1选用厚度为300-700μm的SOI类型的晶圆，采用半导体工艺中标准RCA清洗对第一晶圆1进行清洗，得到干净的SOI晶圆，清洗后，采用干法氧化对第一晶圆1进行氧化处理，并在第一晶圆1的表面形成第一上氧化层107和第一下氧化层108，第一上氧化层107和第一下氧化层108的厚度控制在100nm-3μm之间，氧化处理后再次对第一晶圆1进行清洗；
2)第一晶圆1深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用干法RIE刻蚀对第一上氧化层107进行开窗去除，深硅刻蚀定义图形部分对应的第一体硅101，刻蚀到第一预定深度并形成第一硅沟槽104，第一预定深度直至刻蚀到埋氧层102，埋氧层102可以为部分刻蚀，选用的光刻胶厚度大于1μm，并进行去胶清洗；
3)第一上氧化层107刻蚀：采用干法刻蚀工艺去除第一上氧化层107，第二下氧化层211需要全部清除且不损伤第一体硅101，刻蚀后对第一晶圆1进行清洗；
4)第二晶圆2预处理：第二晶圆2选用厚度为300-700μm的体硅晶圆，对第二晶圆2进行清洗，得到干净的第二晶圆2，清洗后，对第二晶圆2进行热氧化处理，并在第二晶圆2的表面形成第二上氧化层210和第二下氧化层211，第二上氧化层210和第二下氧化层211的厚度控制在100nm-3μm之间，氧化处理后再次对第二晶圆2进行清洗；
5)第二晶圆2的深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，先使用干法刻蚀对第二下氧化层211进行开窗去除，深硅刻蚀定义图形部分对应的第三体硅202，刻蚀到第二预定深度并形成第一硅通孔204，选用的光刻胶厚度大于1μm，并进行去胶清洗；
6)第一硅通孔204淀积材质：淀积介质材料为氮化硅，沉淀工艺选择热氧化，使第一硅通孔204的内壁上形成第二介质层205，然后淀积金属材料，淀积金属材料为多层金属材料，其包括TiN材质的扩散阻挡层和Al材质的黏附层，选用PVD工艺，金属材料覆盖第一硅通孔204的内部并形成导电金属206，淀积后对第二晶圆2进行清洗；
7)第二下氧化层211淀积材质：对第二下氧化层211进行粗磨、精磨和抛光的表面处理，淀积金属材料为多层金属材料，为多层金属材料包括TiW材质的底层和Au材质的上层，淀积工艺选用溅射，金属材料在第二下氧化层211上形成第一金属层207，第一金属层207电性连接导电金属206；
8)第二晶圆2刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第二下氧化层211进行刻蚀，再深硅刻蚀定义图形部分对应的第三体硅202，形成第二腔体209，刻蚀后对第二晶圆2进行清洗；
9)第一晶圆1和第二晶圆2键合：对两片晶圆进行表面活化预处理，再对第一晶圆1和第二晶圆2进行双片键合，形成键合晶圆；
10)键合晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第一下氧化层108进行刻蚀，再使用干法刻蚀定义图形部分对应的第二体硅103，形成第一腔体105；
11)键合晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第二体硅103，深硅刻蚀到埋氧层102后停止，选用的光刻胶厚度大于2μm，形成硅腔体106；
12)埋氧层102刻蚀：采用光刻工艺定义并制作设计的微结构图形，使用干法刻蚀或湿法刻蚀键合晶圆上的埋氧层102，若使用湿法刻蚀，则需要在刻蚀后将键合晶圆放入如甲醇，酒精等低表面张力溶液中；
13)第三晶圆3刻蚀：采用光刻工艺定义并制作设计的微结构图形，对第四体硅301的顶面进行刻蚀，形成硅岛突起302；
14)封闭晶圆制备：对键合晶圆和第三晶圆3进行键合，形成封闭晶圆，再对封闭晶圆上的第三晶圆3进行减薄处理；
15)第三体硅202减薄：第三体硅202进行减薄、抛光处理，淀积介质材料，第三体硅202的表面形成第一介质层201；
16)第一介质层201淀积金属：采用光刻工艺定义图形，对介质层201进行刻蚀，然后淀积金属材料，刻蚀形成金属图形，金属材料在第一介质层201上形成第二金属层208，第二金属层208电性连接导电金属206。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种MEMS增强质量块惯性器件，其特征在于：包括第一晶圆（1）、第二晶圆（2）和第三晶圆（3），所述第二晶圆（2）和所述第三晶圆（3）分别键合在所述第一晶圆（1）的上下两面上；
所述第一晶圆（1），其从上往下分别包括第一体硅（101）、埋氧层（102）和第二体硅（103），所述第一晶圆（1）的顶面上开设有多个第一硅沟槽（104），所述第一硅沟槽（104）穿过所述第一体硅（101）并延伸至所述埋氧层（102）上，所述第一晶圆（1）的底面上开设有第一腔体（105），所述第一腔体（105）的顶面上开设有多个硅腔体（106），所述硅腔体（106）延伸至所述埋氧层（102）上；
所述第二晶圆（2），其从上往下分别包括第一介质层（201）、第三体硅（202）和第二下氧化层（211），所述第二晶圆（2）上开设有多个贯穿所述第二晶圆（2）的第一硅通孔（204），所述第一硅通孔（204）的内壁上淀积有第二介质层（205），所述第一硅通孔（204）内淀积有导电金属（206），所述第一介质层（201）上设置有多个第二金属层（208），所述第二金属层（208）连接所述导电金属（206），所述第二下氧化层（211）上设置有第一金属层（207），所述第一金属层（207）连接所述导电金属（206），所述第一金属层（207）和所述第二金属层（208）电性连接，所述第一金属层（207）键合在所述第一体硅（101）上，所述第二晶圆（2）的底面上开设有第二腔体（209）；
所述第三晶圆（3），其包括第四体硅（301），所述第四体硅（301）键合在所述第二体硅（103）上，所述第四体硅（301）的顶面上设置有多个硅岛突起（302），所述硅岛突起（302）位于所述第一腔体（105）内；所述硅腔体（106）和所述第一硅沟槽（104）连通；所述第二腔体（209）与所述第一硅沟槽（104）连通。
2.根据权利要求1所述的一种MEMS增强质量块惯性器件的制备方法，其特征在于，包括以下步骤：
1）第一晶圆（1）预处理：第一晶圆（1）选用厚度为300-700μm的SOI类型的晶圆，采用半导体工艺中标准RCA清洗对第一晶圆（1）进行清洗，得到干净的SOI晶圆，清洗后，对第一晶圆（1）进行氧化处理，并在第一晶圆（1）的表面形成第一上氧化层（107）和第一下氧化层（108），氧化处理后再次对第一晶圆（1）进行清洗；
2）第一晶圆（1）深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第一体硅（101），刻蚀到第一预定深度并形成第一硅沟槽（104），并进行去胶清洗；
3）第一上氧化层（107）刻蚀：采用刻蚀工艺去除第一上氧化层（107），第二下氧化层（211）需要全部清除且不损伤第一体硅（101），刻蚀后对第一晶圆（1）进行清洗；
4）第二晶圆（2）预处理：第二晶圆（2）选用厚度为300-700μm的体硅晶圆，对第二晶圆（2）进行清洗，得到干净的第二晶圆（2），清洗后，对第二晶圆（2）进行热氧化处理，并在第二晶圆（2）的表面形成第二上氧化层（210）和第二下氧化层（211），氧化处理后再次对第二晶圆（2）进行清洗；
5）第二晶圆（2）的深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第三体硅（202），刻蚀到第二预定深度并形成第一硅通孔（204），并进行去胶清洗；
6）第一硅通孔（204）淀积材质：淀积介质材料，使第一硅通孔（204）的内壁上形成第二介质层（205），然后淀积金属材料，金属材料覆盖第一硅通孔（204）的内部并形成导电金属（206），淀积后对第二晶圆（2）进行清洗；
7）第二下氧化层（211）淀积材质：对第二下氧化层（211）进行粗磨、精磨和抛光的表面处理，淀积金属材料，光刻图形并刻蚀掉部分金属，金属材料在第二下氧化层（211）上形成第一金属层（207），第一金属层（207）电性连接导电金属（206）；
8）第二晶圆（2）刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第二下氧化层（211）进行刻蚀，再深硅刻蚀定义图形部分对应的第三体硅（202），形成第二腔体（209），刻蚀后对第二晶圆（2）进行清洗；
9）第一晶圆（1）和第二晶圆（2）键合：对两片晶圆进行表面活化预处理，再对第一晶圆（1）和第二晶圆（2）进行双片键合，形成键合晶圆；
10）键合晶圆刻蚀：采用光刻工艺定义并制作设计的微结构图形，先对第一下氧化层（108）进行刻蚀，再刻蚀定义图形部分对应的第二体硅（103），形成第一腔体（105）；
11）键合晶圆深硅刻蚀：采用光刻工艺定义并制作设计的微结构图形，深硅刻蚀定义图形部分对应的第二体硅（103），形成硅腔体（106）；
12）埋氧层（102）刻蚀：采用光刻工艺定义并制作设计的微结构图形，使用干法刻蚀或湿法刻蚀键合晶圆上的埋氧层（102），若使用湿法刻蚀，则需要在刻蚀后将键合晶圆放入如甲醇，酒精等低表面张力溶液中；
13）第三晶圆（3）刻蚀：采用光刻工艺定义并制作设计的微结构图形，对第四体硅（301）的顶面进行刻蚀，形成硅岛突起（302）；
14）封闭晶圆制备：对键合晶圆和第三晶圆（3）进行键合，形成封闭晶圆，再对封闭晶圆上的第三晶圆（3）进行减薄处理；
15）第三体硅（202）减薄：第三体硅（202）进行减薄、抛光处理，淀积介质材料，第三体硅的表面形成第一介质层（201）；
16）第一介质层（201）淀积金属：采用光刻工艺定义图形，对介质层（201）进行刻蚀，然后淀积金属材料，刻蚀形成金属图形，金属材料在第一介质层（201）上形成第二金属层（208），第二金属层（208）电性连接导电金属（206）。
3.根据权利要求2所述的一种MEMS增强质量块惯性器件的制备方法，其特征在于，所述步骤1）中，氧化处理可以使用干法氧化、湿法氧化或干湿混合氧化，氧化层的厚度在100nm-3μm之间；所述步骤4）中，氧化层的厚度在100nm-3μm之间。
4.根据权利要求2所述的一种MEMS增强质量块惯性器件的制备方法，其特征在于，所述步骤2）中，先使用干法刻蚀或湿法刻蚀对第一上氧化层（107）进行开窗去除，如BOE腐蚀、RIE刻蚀，再通过深硅刻蚀直至刻蚀到埋氧层（102），埋氧层（102）可以为部分刻蚀，选用的光刻胶厚度大于1μm；所述步骤3）中，刻蚀工艺可以是干法刻蚀或湿法刻蚀；所述步骤5）中，先使用干法刻蚀或湿法刻蚀对第二下氧化层（211）进行开窗去除，再通过深硅刻蚀到第二预定深度，选用的光刻胶厚度大于1μm；所述步骤10）中，刻蚀工艺可以是干法刻蚀或湿法刻蚀；所述步骤11）中，深硅刻蚀到埋氧层（102）后停止，选用的光刻胶厚度大于2μm。
5.根据权利要求2所述的一种MEMS增强质量块惯性器件的制备方法，其特征在于，所述步骤6）中，淀积介质材料为二氧化硅、氮化硅和绝缘聚合物中的至少一种，淀积工艺选用热氧化、CVD、LPCVD、PECVD以及真空气相沉积中的一种；淀积金属材料为多层金属材料，首先选用Ta、TaN/Ta、TiN、TiW、Cr、Ti等金属中的至少一种并淀积扩散阻挡层，其次选用Au，Cu，Al等金属中的至少一种并淀积黏附层，淀积工艺选用PVD、磁控溅射、ALD、 PECVD以及电镀中的至少一种；所述步骤15）中，淀积介质材料为二氧化硅、氮化硅和绝缘聚合物中的至少一种；所述步骤16）中，淀积金属材料为多层金属材料，首先选用Ta、TaN/Ta、TiN、TiW、Cr、Ti等金属中的至少一种作为底层，其次选用Au、Cu、Al等金属中的至少一种作为上层。
6.根据权利要求2所述的一种MEMS增强质量块惯性器件的制备方法，其特征在于，所述步骤7）中，淀积金属材料为多层金属材料，首先选用金属NiCr或TiW并淀积底层，其次选用金属Au并淀积上层，淀积工艺选用溅射或CVD。
CN202110760047.8A 2021-07-05 2021-07-05 一种mems增强质量块惯性器件及其制备方法 Active CN113292038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110760047.8A CN113292038B (zh) 2021-07-05 2021-07-05 一种mems增强质量块惯性器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110760047.8A CN113292038B (zh) 2021-07-05 2021-07-05 一种mems增强质量块惯性器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113292038A CN113292038A (zh) 2021-08-24
CN113292038B true CN113292038B (zh) 2023-08-29

Family

ID=77330465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110760047.8A Active CN113292038B (zh) 2021-07-05 2021-07-05 一种mems增强质量块惯性器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113292038B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114506812A (zh) * 2021-12-27 2022-05-17 杭州士兰微电子股份有限公司 一种惯性传感器及其制备方法
CN114455536A (zh) * 2022-02-08 2022-05-10 季优科技（上海）有限公司 Mems气体传感器的晶圆级三维封装方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101301993A (zh) * 2007-05-11 2008-11-12 北京大学 一种mems器件真空封装方法
CN101746706A (zh) * 2009-10-16 2010-06-23 华中科技大学 Mems圆片级真空封装横向互连结构及其制造方法
CN102185097A (zh) * 2011-03-08 2011-09-14 上海交通大学 压电叠堆式mems振动能量采集器及其制备方法
CN102928977A (zh) * 2012-10-24 2013-02-13 无锡微奥科技有限公司 一种mems微镜双稳态结构的制作方法及光开关
CN103063130A (zh) * 2012-10-31 2013-04-24 无锡微奥科技有限公司 一种mems光学干涉平台及组装方法
CN104714050A (zh) * 2015-03-07 2015-06-17 南京中诺斯特传感器科技有限公司 一种三轴电容式mems加速度传感器及制备方法
WO2018054470A1 (de) * 2016-09-22 2018-03-29 Robert Bosch Gmbh Mikromechanisches bauelement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101301993A (zh) * 2007-05-11 2008-11-12 北京大学 一种mems器件真空封装方法
CN101746706A (zh) * 2009-10-16 2010-06-23 华中科技大学 Mems圆片级真空封装横向互连结构及其制造方法
CN102185097A (zh) * 2011-03-08 2011-09-14 上海交通大学 压电叠堆式mems振动能量采集器及其制备方法
CN102928977A (zh) * 2012-10-24 2013-02-13 无锡微奥科技有限公司 一种mems微镜双稳态结构的制作方法及光开关
CN103063130A (zh) * 2012-10-31 2013-04-24 无锡微奥科技有限公司 一种mems光学干涉平台及组装方法
CN104714050A (zh) * 2015-03-07 2015-06-17 南京中诺斯特传感器科技有限公司 一种三轴电容式mems加速度传感器及制备方法
WO2018054470A1 (de) * 2016-09-22 2018-03-29 Robert Bosch Gmbh Mikromechanisches bauelement

Also Published As

Publication number Publication date
CN113292038A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US7531445B2 (en) Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
US10967400B2 (en) Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections
US8497148B2 (en) MEMS devices and methods of forming same
US5846849A (en) Microstructure and single mask, single-crystal process for fabrication thereof
US11235969B2 (en) CMOS-MEMS integration with through-chip via process
US8945969B2 (en) Internal electrical contact for enclosed MEMS devices
US7906439B2 (en) Method of fabricating a MEMS/NEMS electromechanical component
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
US9472504B2 (en) Semiconductor having a high aspect ratio via
CN113292038B (zh) 一种mems增强质量块惯性器件及其制备方法
US20100140669A1 (en) Microfabrication methods for forming robust isolation and packaging
WO2007027973A2 (en) Microfeature workpieces and methods for forming interconnects in microfeature workpieces
EP1734000A2 (en) Method of making a soi silicon structure
US20240124298A1 (en) Semiconductor Devices and Methods of Manufacture
US8987845B2 (en) Method for the prevention of suspended silicon structure etching during reactive ion etching
CN117038576A (zh) 高密度的简易硅基垂直互连封装方法、装置及基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant