Nothing Special   »   [go: up one dir, main page]

CN113130335A - 提高底部金属与焊垫辨识度的方法 - Google Patents

提高底部金属与焊垫辨识度的方法 Download PDF

Info

Publication number
CN113130335A
CN113130335A CN201911414833.1A CN201911414833A CN113130335A CN 113130335 A CN113130335 A CN 113130335A CN 201911414833 A CN201911414833 A CN 201911414833A CN 113130335 A CN113130335 A CN 113130335A
Authority
CN
China
Prior art keywords
layer
bottom metal
metal
window
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911414833.1A
Other languages
English (en)
Other versions
CN113130335B (zh
Inventor
尹佳山
周祖源
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN201911414833.1A priority Critical patent/CN113130335B/zh
Publication of CN113130335A publication Critical patent/CN113130335A/zh
Application granted granted Critical
Publication of CN113130335B publication Critical patent/CN113130335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种提高底部金属与焊垫辨识度的方法，所述方法包括：提供基底，形成具有第一窗口第一掩膜层、底部金属，去除第一掩膜层，形成具有第二窗口的第二掩膜层，形成焊垫，去除第二掩膜层，进行氧化处理，再在焊垫上形成金属线。本发明对焊垫周围的底部金属进行氧化处理，使得这一部分底部金属表面形成一层金属氧化物层，可以增加焊垫与其周围材料层的颜色差异，从而提高二者之间的辨识度，另外，还可以通过去除所述金属氧化物层的工艺增加这一部分材料层(底部金属)的粗糙度，以提高二者之间的辨识度，从而有利于在焊垫上准确有效的制备金属线，提高金属线制备的良率。

Description

提高底部金属与焊垫辨识度的方法
技术领域
本发明属于封装领域，特别是涉及一种提高底部金属与焊垫辨识度的方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)的一般定义为：直接在晶圆(Wafer)上进行大多数或全部的封装及测试程序，之后再进行切割(Singulation)制成单颗芯片(Chip)。由于WLP具有较高的封装密度、较快的封装速度及较低的封装成本，已成为目前较为先进的封装方法之一，得到了广泛的应用。
现有封装工艺中，需要对金属层以及形成在这一金属层上的引出焊垫进行识别区分，存在二者之间难以有效区分的问题，例如，在封装工艺中，当在接地金属(如GND Cu)上形成焊垫金属之后，往往需要将二者辨识，从而可以在焊垫金属上制备金属线，如果二者之间的形貌、粗糙度等影响辨识的因素较接近，则难以将二者进行有效区分，势必影响后续金属线制备的良率，影响产品的良率。
因此，如何提供一种提高底部金属与焊垫辨识度的方法以解决上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高底部金属与焊垫辨识度的方法，用于解决现有技术中焊垫与其周围的底部金属辨识度较差难以有效区分等问题。
为实现上述目的及其他相关目的，本发明提供一种提高底部金属与焊垫辨识度的方法，所述方法包括：
提供基底；
于所述基底上形成第一掩膜层，所述第一掩膜层包括定义底部金属位置的第一窗口；
于所述第一窗口中形成所述底部金属；
去除所述第一掩膜层；
于所述基底上形成第二掩膜层，所述第二掩膜层包围所述底部金属且所述第二掩膜层包括定义焊垫的第二窗口，所述第二窗口显露所述底部金属；
于所述第二窗口中形成焊垫；
去除所述第二掩膜层；
对形成有所述底部金属及所述焊垫的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物层；以及
于所述焊垫上制备金属线。
可选地，所述焊垫包括依次形成于所述第二窗口中所述底部金属表面的缓冲阻挡层及金属层。
可选地，所述缓冲阻挡层包括Ni层；所述金属层包括Au层；所述底部金属材料包括Cu。
可选地，所述缓冲阻挡层的厚度介于1.8μm-2.2μm之间；所述金属层的厚度介于0.1μm-1μm之间；所述底部金属的厚度介于3μm-6μm之间。
可选地，所述基底上还形成有种子层，所述第一窗口显露所述种子层，所述第一掩膜层及所述底部金属均形成于所述种子层上，其中，去除所述第一掩膜层之后去除所述种子层。
可选地，所述种子层包括依次形成于所述基底上的粘附层及上金属层，其中，所述上金属层的材料与所述底部金属的材料相同，所述粘附层包括Ti层。
可选地，所述基底包括支撑层、形成于所述支撑层上的剥离层以及形成于所述剥离层上的介质层，其中，所述底部金属基于所述第一窗口形成于所述介质层上。
可选地，形成所述金属线的工艺包括打线工艺。
可选地，进行所述氧化处理的温度介于100℃-200℃之间，氧气浓度介于1％-20％之间。
可选地，进行所述氧化处理之后还包括去除所述金属氧化物层的步骤。
可选地，采用去除液去除所述金属氧化物层，所述去除液包括H2SO4、H3PO4以及CH3COOH中的至少一种。
本发明还提供另外一种提高底部金属与焊垫辨识度的方法，所述方法包括：
提供基底；
于所述基底上形成第一掩膜层，所述第一掩膜层包括定义底部金属位置的第一窗口；
于所述第一窗口中形成所述底部金属；
于形成有所述底部金属及所述第一掩膜层的结构上形成第二掩膜层，所述第二掩膜层包括定义焊垫的第二窗口，且所述第二窗口显露所述底部金属；
于所述第二窗口中形成焊垫；
去除所述第二掩膜层及所述第一掩膜层；
对形成有所述底部金属及所述焊垫的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物；以及
于所述焊垫上形成金属线
可选地，所述焊垫的面积介于所述底部金属面积的1％-10％之间。
如上所述，本发明的提高底部金属与焊垫辨识度的方法，对焊垫周围的底部金属进行氧化处理，使得这一部分底部金属表面形成一层金属氧化物层，可以增加焊垫与其周围材料层(底部金属)的颜色差异，从而提高二者之间的辨识度，另外，还可以通过去除所述金属氧化物层的工艺增加这一部分材料层(底部金属)的粗糙度，以提高二者之间的辨识度，从而有利于在焊垫上准确有效的制备金属线，提高金属线制备的良率。
附图说明
图1显示为实施例一提高底部金属与焊垫辨识度的方法的流程图。
图2显示为实施例一提高底部金属与焊垫辨识度的方法过程中提供基底的结构示意图。
图3显示为实施例一提高底部金属与焊垫辨识度的方法过程中形成第一掩膜层示意图。
图4显示为实施例一提高底部金属与焊垫辨识度的方法过程中形成底部金属的示意图。
图5显示为实施例一提高底部金属与焊垫辨识度的方法过程中去除第一掩膜层示意图。
图6显示为实施例一提高底部金属与焊垫辨识度的方法过程中形成第二掩膜层示意图。
图7显示为实施例一提高底部金属与焊垫辨识度的方法过程中形成焊垫的示意图。
图8显示为实施例一提高底部金属与焊垫辨识度的方法过程中去除第二掩膜层示意图。
图9显示为实施例一提高底部金属与焊垫辨识度的方法中形成金属氧化物层的示意图。
图10显示为焊垫及其周围材料层的俯视图，其中，图10(a)显示为图8形成的结构的俯视图，图10(b)显示为图9形成的结构的俯视图。
图11显示为本发明提高底部金属与焊垫辨识度的方法过程中形成金属线的示意图。
图12显示为实施例二提高底部金属与焊垫辨识度方法过程中形成焊垫掩膜层的示意图。
元件标号说明
101 基底
101a 支撑层
101b 剥离层
101c 介质层
102 第一掩膜层
102a 第一窗口
103 底部金属
103a 金属氧化物层
104 第二掩膜层
104a 第二窗口
105 焊垫
105a 缓冲阻挡层
105b 金属层
106 金属线
200 焊垫掩膜层
200a 第二窗口
S1～S9 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一：
如图1-11所示，本发明提供一种提高底部金属与焊垫辨识度的方法，所述方法包括：
提供基底；
于所述基底上形成第一掩膜层，所述第一掩膜层包括定义底部金属位置的第一窗口；
于所述第一窗口中形成所述底部金属；
去除所述第一掩膜层；
于所述基底上形成第二掩膜层，所述第二掩膜层包围所述底部金属且所述第二掩膜层包括定义焊垫的第二窗口，所述第二窗口显露所述底部金属；
于所述第二窗口中形成焊垫；
去除所述第二掩膜层；
对形成有所述底部金属及所述焊垫的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物层；以及
于所述焊垫上形成金属线。
下面将结合附图详细说明本发明的方案。
如图1中的S1及图2所示，提供基底101，所述基底101可以是任意在其上形成后续的底部金属103的结构，其可以是单层材料层，也可以是多层材料层构成的叠层结构。
在一示例中，所述基底101包括支撑层101a、形成于所述支撑层101a上的剥离层101b以及形成于所述剥离层101b上的介质层101c，其中，所述支撑层101a可以选择为玻璃，所述剥离层101b可以在后续工艺中将所述支撑层101a及所述剥离层101b上方的结构进行分离，可选地，所述剥离层101b可以选择为光热转换层(LTHC)，通过旋涂工艺形成于所述支撑层101a上后，并通过固化工艺使其固化成型，光热转换层(LTHC)性能稳定，表面较光滑，有利于后续获得平坦的，在后续的剥离工艺中，剥离的难度较低，所述介质层101c包括但不限于氧化硅层，后续的所述底部金属103形成在所述介质层101c上，当然，所述基底101中还可以包括其他结构，如经由所述介质层101c与所述底部金属103进行电连接的结构。
如图1中的S2及图3所示，于所述基底101上形成第一掩膜层102，所述第一掩膜层包括定义底部金属103位置的第一窗口102a，其中，所述第一窗口102a的数量及排布依据实际对所述底部金属103的需求进行选择，可选地，所述第一掩膜层102的材料可以是光刻胶，可以通过光刻胶涂覆、曝光以及显影的工艺制备得到。
如图1中的S3及图4所示，于所述第一窗口102a中形成所述底部金属103，所述底部金属103形成在所述第一窗口102a所限定的所述基底101上，所述底部金属103的材料可以是Cu，可以通过电镀工艺制备。在一示例中，可以是用作接地连接的金属Cu(GND Cu)。可选地，所述底部金属的厚度介于3μm-6μm之间，如4μm、5μm，在一示例中，所述接地金属Cu的厚度可以是3μm、6μm，所述底部金属103的厚度依据实际设定。
如图1中的S4及图5所示，去除所述第一掩膜层102，在一示例中，所述第一掩膜层102的材料可以选择为光刻胶，可以采用去胶液去除所述第一掩膜层102，从而有利于后续制备图形化的第二掩膜层104，以基于其在所述底部金属103上形成焊垫105。
如图1中的S5及图6所示，于所述基底101上形成第二掩膜层104，所述第二掩膜层104包围所述底部金属103且所述第二掩膜层104包括定义焊垫105的第二窗口104a，所述第二窗口104a显露所述底部金属103。在一示例中，所述第二窗口104a与所述底部金属103一一对应，以在所述第二窗口104a所限定的所述底部金属103上制备焊垫，以用于将所述底部金属103进行电性引出，可选地，所述第二掩膜层104的材料可以是光刻胶，可以通过光刻胶涂覆、曝光以及显影的工艺制备得到。本发明中，在形成完所述底部金属103之后，去除所述第一掩膜层102，而后在所述基底101上直接形成所述第二掩膜层104，并得到形成所述焊垫105需要的所述第二窗口104a。
如图1中的S6及图7所示，于所述第二窗口104a中形成焊垫105，其中，所述焊垫105形成在所述第二窗口104a所限定的所述底部金属103上，可以采用电镀工艺形成。作为一示例，所述焊垫105包括依次形成于所述第二窗口104a中所述底部金属103表面的缓冲阻挡层105a及金属层105b。其中，所述缓冲阻挡层105a具有缓冲和阻挡的作用，在一示例中，所述缓冲阻挡层选择为Ni层，所述金属层选择为Au层，当然，二者的材料还可以依据实际进行选择设定。在进一步可选示例中，所述缓冲阻挡层的厚度介于1.8μm-2.2μm之间，如2μm；所述金属层的厚度介于0.1μm-1μm之间，如0.5μm；所述底部金属的厚度介于3μm-6μm之间，如可以为3μm、4μm、5μm、6μm。从而有利于进一步提高所述焊垫105和与其周围的所述底部金属103之间的粗糙度的差异，提高二者之间的辨识度。
如图1中的S7及图8所示，去除所述第二掩膜层104，显露出所述焊垫105及所述焊垫105周围的所述底部金属103，作为示例，所述第二掩膜层的材料包括光刻胶，可选地，采用去胶液去除所述第二掩膜层104。
如图1中的S8及图9所示，对形成有所述底部金属103及所述焊垫105的结构进行氧化处理，以于所述焊垫105周围的所述底部金属103表面形成金属氧化物层103a，例如，所述底部金属103的材料为Cu，所述金属氧化物层103a为CuO，从而可以使得所述焊垫105与其周围的所述底部金属103之间的颜色差异变大，增加二者之间的辨识度，作为示例，进行所述氧化处理的温度介于100℃-200℃之间，如可以是120℃、150℃，可选地，氧气的百分比含量(质量比)介于1％-20％之间，如选择为2％、10％、15％等，其他气体可以是氮气等，在一示例中，采用烘烤的方式进行所述氧化处理，烘烤的时间介于30min-120min之间，如50min、60min、100min，温度介于100℃-200℃之间，如可以是120℃、150℃。其中，图10显示为进行所述氧化处理前后焊垫与其周围的底部金属的俯视图，其中，图10(a)显示为氧化处理之间二者的俯视图，图10(b)显示为氧化处理后二者的俯视图。
作为示例，进行所述氧化处理之后还包括去除所述金属氧化物层103a的步骤，从而可以增加焊垫105周围的底部金属103(及其所述金属氧化物103a)的粗糙度，进而增加二者之间的辨识度，其中，例如对于所述底部金属103选择Cu而言，电镀Cu在电镀后内部会有重结晶发生，结晶部分和未结晶部分的氧化程度不同，氧化去除后会增加Cu表面的粗糙度。作为一示例，采用去除液去除所述金属氧化物，所述去除液包括H2SO4、H3PO4以及CH3COOH中的至少一种。
如图1中的S9及图11所示，于所述焊垫105上形成金属线106，可选地，形成所述金属线106的工艺包括打线工艺(wire bone)，其材料可以依据实际选择，通过上述描述可知，本发明的工艺可以增加后续焊垫105表面的粗糙度，从而可以使得所述焊垫105的表面与所述焊垫105周围的所述底部金属103的表面之间的粗糙度差异变大，使得二者更容易辨识区分，例如，形成所述金属线106的过程中，打线机自动打线时需要机器自动识别所述焊垫105(Pad)，无法识别后，需要人工调整，影响效率，本发明的方案可以提供焊垫105与其周围的底部金属103之间的粗糙度的差异，从而可以在所述金属线106的制备过程中有利于识别，从而有利于在所述焊垫105上准确有效的制备所述金属线106，提高金属线制备的良率。
作为示例，所述基底101上还形成有种子层(图中未示出)，所述第一窗口102a显露所述种子层，所述第一掩膜层102及所述底部金属103均形成于所述种子层上，其中，去除所述第二掩膜层104之后还去除所述种子层。在一可选示例中，所述种子层包括依次形成于所述基底上的粘附层及上金属层，在一示例中，所述粘附层包括Ti层，但并不局限于此，所述上金属层的材料与所述底部金属103的材料相同，有利于保持材料的一致性，如可以均选择为Cu。其中，可以采用刻蚀工艺去除所述种子层。
实施例二：
如图10所示，本发明还提供另外一种提高底部金属与焊垫辨识度的方法，所述方法包括：
提供基底101；
于所述基底101上形成第一掩膜层102，所述第一掩膜层102包括定义底部金属103位置的第一窗口102a；
于所述第一窗口102a中形成所述底部金属103；
于形成有所述底部金属103及所述第一掩膜层102的结构上形成焊垫掩膜层200，所述焊垫掩膜层200包括定义焊垫的第二窗口200a，且所述第二窗口200a显露所述底部金属103；
对所述第二窗口200a中形成焊垫105；
去除所述焊垫掩膜层200及所述第一掩膜层102；
对形成有所述底部金属103及所述焊垫105的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物层103a；
于所述焊垫105上形成金属线106。
作为示例，所述焊垫105的面积介于所述底部金属103面积的1％-10％。
其中，该方法与实施例一的方法的不同在于，本方法在形成完所述底部金属103之后不去除所述第一掩膜层102，而是在形成有所述底部金属103及所述第一掩膜层102的结构上形成焊垫掩膜层200，以得到形成焊垫105的所述第二窗口200a，其中，本实施例中的所述第一掩膜层102和所述焊垫掩膜层200最终构成形成焊垫105的掩膜层，可以相当于实施例一种的所述第二掩膜层104。其中，不去除所述第一掩膜层102可以防止在该层去除过程中对所述底部金属103的表面造成影响。相关的结构以及方法的描述可以参考实施例一。
综上所述，本发明的提高底部金属与焊垫辨识度的方法，对焊垫周围的底部金属进行氧化处理，使得这一部分底部金属表面形成一层金属氧化物层，可以增加焊垫与其周围材料层的颜色差异，从而提高二者之间的辨识度，另外，还可以通过去除所述金属氧化物层的工艺增加这一部分材料层(底部金属)的粗糙度，以提高二者之间的辨识度，从而有利于在焊垫上准确有效的制备金属线，提高金属线制备的良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种提高底部金属与焊垫辨识度的方法，其特征在于，所述方法包括：
提供基底；
于所述基底上形成第一掩膜层，所述第一掩膜层包括定义底部金属位置的第一窗口；
于所述第一窗口中形成所述底部金属；
去除所述第一掩膜层；
于所述基底上形成第二掩膜层，所述第二掩膜层包围所述底部金属且所述第二掩膜层包括定义焊垫的第二窗口，所述第二窗口显露所述底部金属；
于所述第二窗口中形成焊垫；
去除所述第二掩膜层；
对形成有所述底部金属及所述焊垫的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物层；以及
于所述焊垫上制备金属线。
2.根据权利要求1所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述焊垫包括依次形成于所述第二窗口中所述底部金属表面的缓冲阻挡层及金属层。
3.根据权利要求2所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述缓冲阻挡层包括Ni层；所述金属层包括Au层；所述底部金属的材料包括Cu。
4.根据权利要求2所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述缓冲阻挡层的厚度介于1.8μm-2.2μm之间；所述金属层的厚度介于0.1μm-1μm之间；所述底部金属的厚度介于3μm-6μm之间。
5.根据权利要求1所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述基底上还形成有种子层，所述第一窗口显露所述种子层，所述第一掩膜层及所述底部金属均形成于所述种子层上，其中，去除所述第一掩膜层之后去除所述种子层。
6.根据权利要求5所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述种子层包括依次形成于所述基底上的粘附层及上金属层，其中，所述上金属层的材料与所述底部金属的材料相同，所述粘附层包括Ti层。
7.根据权利要求1所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述基底包括支撑层、形成于所述支撑层上的剥离层以及形成于所述剥离层上的介质层，其中，所述底部金属基于所述第一窗口形成于所述介质层上。
8.根据权利要求1所述的提高底部金属与焊垫辨识度的方法，其特征在于，制备所述金属线的工艺包括打线工艺。
9.根据权利要求1所述的提高底部金属与焊垫辨识度的方法，其特征在于，进行所述氧化处理的温度介于100℃-200℃之间，氧气的百分比含量介于1％-20％之间。
10.根据权利要求1-8中任意一项所述的提高底部金属与焊垫辨识度的方法，其特征在于，进行所述氧化处理之后还包括去除所述金属氧化物层的步骤。
11.根据权利要求10所述的提高底部金属与焊垫辨识度的方法，其特征在于，采用去除液去除所述金属氧化物层，所述去除液包括H2SO4、H3PO4以及CH3COOH中的至少一种。
12.一种提高底部金属与焊垫辨识度的方法，其特征在于，所述方法包括：
提供基底；
于所述基底上形成第一掩膜层，所述第一掩膜层包括定义底部金属位置的第一窗口；
于所述第一窗口中形成所述底部金属；
于形成有所述底部金属及所述第一掩膜层的结构上形成第二掩膜层，所述第二掩膜层包括定义焊垫的第二窗口，且所述第二窗口显露所述底部金属；
于所述第二窗口中形成焊垫；
去除所述第二掩膜层及所述第一掩膜层；
对形成有所述底部金属及所述焊垫的结构进行氧化处理，以于所述焊垫周围的所述底部金属表面形成金属氧化物；以及
于所述焊垫上制备金属线。
13.根据权利要求12所述的提高底部金属与焊垫辨识度的方法，其特征在于，所述焊垫的面积介于所述底部金属面积的1％-10％之间。
CN201911414833.1A 2019-12-31 2019-12-31 提高底部金属与焊垫辨识度的方法 Active CN113130335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911414833.1A CN113130335B (zh) 2019-12-31 2019-12-31 提高底部金属与焊垫辨识度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911414833.1A CN113130335B (zh) 2019-12-31 2019-12-31 提高底部金属与焊垫辨识度的方法

Publications (2)

Publication Number Publication Date
CN113130335A true CN113130335A (zh) 2021-07-16
CN113130335B CN113130335B (zh) 2024-09-06

Family

ID=76770525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911414833.1A Active CN113130335B (zh) 2019-12-31 2019-12-31 提高底部金属与焊垫辨识度的方法

Country Status (1)

Country Link
CN (1) CN113130335B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496432A (en) * 1983-06-27 1985-01-29 At&T Technologies, Inc. Electrolytic methods for enhancing contrast between metallic surfaces
US5785236A (en) * 1995-11-29 1998-07-28 Advanced Micro Devices, Inc. Advanced copper interconnect system that is compatible with existing IC wire bonding technology
CN101419923A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 引线焊垫的制造方法
CN101964315A (zh) * 2009-07-24 2011-02-02 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN102044457A (zh) * 2010-01-28 2011-05-04 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103839908A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 焊垫结构及其制作方法
CN204257635U (zh) * 2014-12-18 2015-04-08 中芯国际集成电路制造(北京)有限公司 一种用于识别焊垫的器件结构
CN104733434A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 键合结构及其形成方法
CN104752233A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种焊垫制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496432A (en) * 1983-06-27 1985-01-29 At&T Technologies, Inc. Electrolytic methods for enhancing contrast between metallic surfaces
US5785236A (en) * 1995-11-29 1998-07-28 Advanced Micro Devices, Inc. Advanced copper interconnect system that is compatible with existing IC wire bonding technology
CN101419923A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 引线焊垫的制造方法
CN101964315A (zh) * 2009-07-24 2011-02-02 中芯国际集成电路制造(上海)有限公司 形成焊接凸块的方法
CN102044457A (zh) * 2010-01-28 2011-05-04 中颖电子股份有限公司 金属焊垫的制造方法以及相应的金属焊垫结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103839908A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 焊垫结构及其制作方法
CN104733434A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 键合结构及其形成方法
CN104752233A (zh) * 2013-12-26 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种焊垫制备方法
CN204257635U (zh) * 2014-12-18 2015-04-08 中芯国际集成电路制造(北京)有限公司 一种用于识别焊垫的器件结构

Also Published As

Publication number Publication date
CN113130335B (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
US11749711B2 (en) Semiconductor device structure with magnetic element
US8389406B2 (en) Method of manufacturing semiconductor device
CN105575760B (zh) 一种半导体结构的制作方法
US11908885B2 (en) Semiconductor device structure with magnetic element
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
US20210098328A1 (en) Semiconductor package and manufacturing method thereof
JP3904496B2 (ja) 半導体装置の製造方法
TW200525707A (en) Semiconductor device and method of manufacturing the same
CN211088241U (zh) 提高底部金属与焊垫辨识度的半导体结构
US10115686B2 (en) Semiconductor structure and fabricating method thereof
CN113130335A (zh) 提高底部金属与焊垫辨识度的方法
CN113130334A (zh) 提高底部金属与焊垫辨识度的方法
CN113130333A (zh) 提高底部金属与焊垫辨识度的方法
CN113130381A (zh) 提高底部金属与焊垫辨识度的方法及半导体结构
US9728509B1 (en) Laser scribe structures for a wafer
TWI850449B (zh) 封裝結構及其製造方法
CN113130332A (zh) 提高底部金属与焊垫辨识度的方法
JP3116469B2 (ja) バンプ型電極の形成方法及び半導体装置の製造方法
CN211088206U (zh) 重新布线层
JPH05121413A (ja) 集積回路装置用バンプ電極の電解めつき方法
TW516136B (en) Manufacturing method for aluminum bump
CN105047531B (zh) 一种聚酰亚胺涂层的返工方法
JPS63269549A (ja) 半導体集積回路の製造方法
TWI271812B (en) Method for fabricating a probing pad of an integrated circuit chip
CN117153775A (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant