CN113097263A - 显示基板和显示装置 - Google Patents

Abstract

一种显示基板包括：衬底基板，所述衬底基板包括显示区域和至少位于显示区域的第一侧的周边区域；多个像素单元，设置在衬底基板的显示区域中；位于周边区域的第一电源走线；设置在衬底基板上且位于周边区域的扫描驱动电路，扫描驱动电路包括用于产生第一扫描信号的第一扫描驱动电路和用于产生第二扫描信号的第二扫描驱动电路。第一电源走线所在的层位于扫描驱动电路所在的层远离衬底基板的一侧。第一电源走线在衬底基板上的正投影与第一扫描驱动电路在衬底基板上的正投影至少部分重叠，第一电源走线在衬底基板上的正投影与第二扫描驱动电路在衬底基板上的正投影至少部分重叠。

Description

显示基板和显示装置

技术领域

本公开涉及显示技术领域，并且具体地涉及一种显示基板和显示装置。

背景技术

随着电子技术的发展，诸如智能手机等显示装置在用户生活中使用地越来越频繁，同时对用户的重要性也越来越重要。由于大屏幕手机的显示区域会更大，更符合用户浏览网页、看书、观影、玩游戏等需求，因此，现在的显示装置的边框越来越窄，以提高屏占比，提升用户体验。

在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。

发明内容

在一个方面，提供一种显示基板，所述显示基板包括：衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；多个像素单元，所述多个像素单元设置在所述衬底基板的显示区域中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括第一电极；位于所述周边区域的第一电源走线，所述第一电源走线电连接至所述第一电极；设置在所述衬底基板上且位于所述周边区域的扫描驱动电路，所述扫描驱动电路包括用于产生第一扫描信号的第一扫描驱动电路和用于产生第二扫描信号的第二扫描驱动电路，其中，所述第一电源走线所在的层位于所述扫描驱动电路所在的层远离所述衬底基板的一侧；以及所述第一电源走线在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影至少部分重叠，所述第一电源走线在所述衬底基板上的正投影与所述第二扫描驱动电路在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述第二扫描驱动电路位于所述第一驱动电路远离所述显示区域的一侧，所述第一电源走线在所述衬底基板上的正投影覆盖所述第二扫描驱动电路在所述衬底基板上的正投影。

根据一些示例性的实施例，所述第一电源走线在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影的重叠部分沿第一方向的宽度占所述第一扫描驱动电路沿所述第一方向的宽度的40％以上，其中，所述第一方向为从所述显示区域指向所述周边区域的方向。

根据一些示例性的实施例，所述第一扫描驱动电路与所述第二扫描驱动电路间隔设置，所述第一电源走线在所述衬底基板上的正投影覆盖所述第一扫描驱动电路与所述第二扫描驱动电路之间的间隙在所述衬底基板上的正投影。

根据一些示例性的实施例，所述第一扫描驱动电路与所述第二扫描驱动电路间隔设置；所述第一电源走线包括第一子走线和第二子走线，所述第一子走线与所述第二子走线间隔设置；以及所述第一子走线与所述第二子走线之间的间隙暴露所述第一扫描驱动电路与所述第二扫描驱动电路之间的间隙。

根据一些示例性的实施例，所述显示基板还包括导电连接部，所述导电连接部至少部分位于所述第一电源走线所在的层和所述第一电极所在的层之间，用于电连接所述第一电源走线与所述第一电极。

根据一些示例性的实施例，所述导电连接部在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影至少部分重叠，所述导电连接部在所述衬底基板上的正投影覆盖所述第二扫描驱动电路在所述衬底基板上的正投影。

根据一些示例性的实施例，所述导电连接部与所述第一电源走线接触，所述第二电源走线与所述导电连接部接触的部分沿第一方向的宽度占所述第二电源走线沿所述第一方向的宽度的50％以上，其中，所述第一方向为从所述显示区域指向所述周边区域的方向。

根据一些示例性的实施例，所述显示基板还包括设置在所述第一电源走线远离所述衬底基板一侧的第一阻挡部件，所述第一阻挡部件在所述衬底基板上的正投影与所述第二扫描驱动电路在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述第二扫描驱动电路包括远离所述显示区域的边缘部，所述第一阻挡部件在所述衬底基板上的正投影位于所述边缘部在所述衬底基板上的正投影靠近所述显示区域的一侧。

根据一些示例性的实施例，所述显示基板还包括设置在所述第一电源走线远离所述衬底基板一侧的第二阻挡部件，所述第二阻挡部件位于所述第一阻挡部件远离所述显示区域的一侧；以及所述第二阻挡部件在所述衬底基板上的正投影与所述第二扫描驱动电路的边缘部在所述衬底基板上的正投影至少部分重叠。

根据一些示例性的实施例，所述显示基板还包括位于所述周边区域的导电走线，所述导电走线位于所述第二扫描驱动电路远离所述显示区域的一侧，所述导电走线位于所述第一电源走线靠近所述衬底基板的一侧，所述导电走线与所述第一电源走线电连接。

根据一些示例性的实施例，所述发光器件还包括第二电极和设置在所述第一电极与所述第二电极之间的发光层，所述扫描驱动电路包括设置在所述衬底基板上的至少一个薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极和漏极；并且其中，所述显示基板包括：设置于所述有源层远离所述衬底基板一侧的第一导电层，所述栅极位于所述第一导电层；设置于所述第一导电层远离所述衬底基板一侧的第二导电层，所述源极和所述漏极位于所述第二导电层；和设置于所述第二导电层远离所述衬底基板一侧的第三导电层，所述第二电源走线的至少一部分位于所述第二导电层和/或所述第三导电层。

根据一些示例性的实施例，所述第一电极为有机发光器件的阴极，所述第二电极为有机发光器件的阳极。

在另一方面，提供一种显示装置，包括如上所述的显示基板。

附图说明

通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。

图1是根据本公开的一些示例性实施例的显示基板的平面图；

图2是根据本公开的一些示例性实施例的显示基板在图1的部分I处的局部平面图；

图3是根据本公开的一些示例性实施例的显示基板沿图2中的线AA’截取的截面图；

图4是根据本公开的另一些示例性实施例的显示基板沿图2中的线AA’截取的截面图；

图5是根据本公开的一些示例性实施例的显示基板沿图1中的线BB’截取的截面图；

图6是根据本公开的一些示例性实施例的第一扫描驱动电路包括的一个栅极扫描移位寄存器单元的电路图；

图7是根据本公开的一些示例性实施例的第一扫描驱动电路包括的一个栅极扫描移位寄存器单元在显示基板上的布局示意图；

图8是根据本公开的一些示例性实施例的第二扫描驱动电路包括的一个发光控制扫描移位寄存器单元的电路图；

图9是根据本公开的一些示例性实施例的第二扫描驱动电路包括的一个发光控制扫描移位寄存器单元在显示基板上的布局示意图；以及

图10是根据本公开的一些示例性实施例的显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。

需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。

当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”或“在……上”对“直接在……上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XY、YZ和XZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。

本领域技术人员应该理解，在本文中，除非另有说明，表述“高度”或“厚度”指的是沿垂直于显示基板设置的各个膜层的表面的尺寸，即沿显示基板的出光方向的尺寸，或称为沿显示装置的法线方向的尺寸。

在本文中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。

需要说明的是，表述“同一层”，“同层设置”或类似表述，指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本文中，除非另有说明，表述“电连接”可以表示两个部件或元件直接电连接，例如，部件或元件A与部件或元件B直接接触，并且二者之间可以传递电信号；也可以表示两个部件或元件通过例如导电线的导电媒介电连接，例如，部件或元件A通过导电线与部件或元件B电连接，以在两个部件或元件之间传递电信号；还可以表示两个部件或元件通过至少一个电子元器件电连接，例如，部件或元件A通过至少一个薄膜晶体管与部件或元件B电连接，以在两个部件或元件之间传递电信号。

本公开的实施例至少提供一种显示基板和显示装置。所述显示基板包括：衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；多个像素单元，所述多个像素单元设置在所述衬底基板的显示区域中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括第一电极；位于所述周边区域的第一电源走线，所述第一电源走线电连接至所述第一电极；设置在所述衬底基板上且位于所述周边区域的扫描驱动电路，所述扫描驱动电路包括用于产生第一扫描信号的第一扫描驱动电路和用于产生第二扫描信号的第二扫描驱动电路，其中，所述第一电源走线所在的层位于所述扫描驱动电路所在的层远离所述衬底基板的一侧；以及所述第一电源走线在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影至少部分重叠，所述第一电源走线在所述衬底基板上的正投影与所述第二扫描驱动电路在所述衬底基板上的正投影至少部分重叠。在本公开的实施例中，在周边区域中，使得第一电源走线与扫描驱动电路堆叠设置，有利于实现窄边框的显示装置。

图1是根据本公开的一些示例性实施例的显示基板的平面图，图2是根据本公开的一些示例性实施例的显示基板在图1的部分I处的局部平面图，图3是根据本公开的一些示例性实施例的显示基板沿图2中的线AA’截取的截面图，图4是根据本公开的另一些示例性实施例的显示基板沿图2中的线AA’截取的截面图，图5是根据本公开的一些示例性实施例的显示基板沿图1中的线BB’截取的截面图。结合参照图1至图5，显示基板1可以包括：衬底基板10，例如，所述衬底基板10可以由玻璃、塑料、聚酰亚胺等材料形成。该衬底基板10包括显示区域AA和位于显示区域AA的至少一侧的周边区域(或称为非显示区域)NA。

参照图1，显示基板1可以包括设置在显示区域AA中的多个像素单元P(在图1中以虚线框示意性示出)，多个像素单元P可以沿第一方向X和第二方向Y成阵列地排布在衬底基板10上。每一个像素单元P可以进一步包括多个子像素，例如红色子像素、绿色子像素、蓝色子像素。在图1中，示意性地示出了一个子像素SP。

例如，所述显示基板包括信号输入侧IN1(图1中示出的下侧)。在该信号输入侧IN1，可以设置数据驱动芯片IC，该数据驱动芯片IC可以通过多根信号走线电连接至位于显示区域的像素单元P，并且像素驱动电路可以电连接至该数据驱动芯片IC。以此方式，例如数据信号等信号可以从该信号输入侧IN1传输至多个像素单元P。

例如，如图1所示，周边区域NA可以位于显示区域AA的四侧，即它围绕显示区域AA。

需要说明的是，在附图中，以矩形形状示意性示出像素单元和子像素，但是，这并不构成对本公开的实施例提供的显示基板包括的像素单元和子像素的形状的限制。

示例性地，所述显示基板1可以包括设置在所述衬底基板10上且位于所述周边区域NA的扫描驱动电路。例如，所述扫描驱动电路可以包括多个级联的扫描驱动移位寄存器单元。

参照图1，所述扫描驱动电路可以包括用于产生第一扫描信号的第一扫描驱动电路20和用于产生第二扫描信号的第二扫描驱动电路30。例如，所述第一扫描信号可以是栅极扫描信号，所述第一扫描驱动电路可以是栅极扫描驱动电路(Gate GOA)；所述第二扫描信号可以是发光控制扫描信号，所述第二扫描驱动电路可以是发光控制扫描驱动电路(EMGOA)。示例性地，所述第一扫描驱动电路20可以包括多个级联的栅极扫描移位寄存器单元201，用于向多个像素单元P提供例如逐行移位的栅极扫描信号。所述第二扫描驱动电路30可以包括多个级联的发光控制扫描移位寄存器单元301，用于向多个像素单元P提供例如逐行移位的发光控制信号。

在GOA技术中，将栅极驱动电路和发光控制扫描驱动电路直接设置于阵列基板上，以代替外接驱动芯片。例如，每个GOA单元作为一级移位寄存器单元，每级移位寄存器单元可以与一条栅线或一条发光控制线电连接，通过各级移位寄存器单元依序轮流输出开启电压，实现像素单元的逐行扫描。在一些实施例中，每级移位寄存器单元也可以与多条栅线或多条发光控制线连接。这样，可以适应显示面板高分辨率、窄边框的发展趋势。

在本公开的实施例中，每一个所述像素单元P可以包括像素驱动电路40和与所述像素驱动电路电连接的发光器件50。例如，该发光器件50可以为有机发光二极管(OLED)或量子点发光二极管(QLED)等。参照图5，所述发光器件50可以包括第一电极501、第二电极502以及设置在所述第一电极与所述第二电极之间的发光层503。

第一电极501和第二电极502中的一个为阳极，另一个为阴极。例如，第一电极501可以是阴极。第二电极502可以是阳极。发光层503可以为多层结构，例如它可以包括空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层形成的多层结构。

需要说明的是，例如有机发光二极管的发光器件50可以采用有源驱动或无源驱动。无源驱动OLED阵列基板由阴极和阳极构成，阳极和阴极的交叉部分可以发光，驱动电路可由带载封装或玻璃载芯片等连接方式进行外装。有源驱动OLED阵列基板对每个像素可配备像素驱动电路，该像素驱动电路可以包括具有开关功能的薄膜晶体管(即开关晶体管)、具有驱动功能的薄膜晶体管(即驱动晶体管)和一个电荷存储电容，另外，所述像素驱动电路还可以包括具有补偿功能的其他类型的薄膜晶体管。应该理解，在本公开的实施例中，所述显示基板可以配备已知的各种类型的像素驱动电路，在此不再赘述。例如，各个像素单元P可以包括本领域内的具有7T1C、7T2C、8T2C或4T1C等电路结构的像素驱动电路，像素驱动电路在通过数据线传输的数据信号和通过信号线传输的栅极扫描信号和发光控制信号的控制下工作，以驱动发光器件发光，从而实现显示等操作。

例如，如图5所示，显示基板1可以包括驱动电路层，上述像素驱动电路可以设置在该驱动电路层中。在驱动电路层与发光器件50之间，可以设置绝缘层，该绝缘层可以是单个绝缘膜层或者多个绝缘膜层组成的叠层。

例如，显示基板1还可以包括设置在衬底基板10上的各种信号线，所述各种信号线包括数据线、栅极扫描信号线、发光控制信号线、第一电源走线、第二电源走线等，以便为每个子像素中的像素驱动电路提供数据信号、栅极扫描信号、发光控制信号、第一电源电压、第二电源电压等各种信号。在图1示出的实施例中，示意性示出了扫描线GL和数据线DL。扫描线GL和数据线DL可以电连接到各个像素单元P。

结合参照图3至图5，所述显示基板1可以包括：设置在衬底基板10上的半导体层2，设置在半导体层2远离衬底基板1一侧的第一绝缘层31，设置在第一绝缘层31远离衬底基板10一侧的第一导电层4，设置在第一导电层4远离衬底基板10一侧的第二绝缘层32，设置在第二绝缘层32远离衬底基板10一侧的第二导电层5，设置在第二导电层5远离衬底基板10一侧的第三绝缘层33，设置在第三绝缘层33远离衬底基板10一侧的第三导电层6，设置在第三导电层6远离衬底基板一侧的第四绝缘层34，设置在第四绝缘层34远离衬底基板10一侧的第四导电层7，设置在第四导电层7远离衬底基板10一侧的像素界定层PDL，设置在像素界定层PDL远离衬底基板10一侧的发光层503，设置在发光层503远离衬底基板10一侧的第五导电层8。

可选地，在衬底基板10与半导体层2之间，还可以设置例如缓冲层、阻挡层等膜层22。

例如，在显示区域AA中，所述像素驱动电路40包括多个薄膜晶体管，每一个薄膜晶体管包括有源层、栅极、源极和漏极。例如，图5示意性示出了一个薄膜晶体管及其有源层、栅极、源极S401和漏极D401。所述像素驱动电路40的薄膜晶体管的有源层位于半导体层2中，栅极位于第一导电层4中，源极S401和漏极D401位于第二导电层5中。例如，漏极D401可以通过位于第三导电层6中的一个导电连接部与第二电极502电连接。

例如，第一绝缘层31可以包括栅绝缘层，第二绝缘层32可以包括层间介电层，第三绝缘层33可以包括钝化层和/或第一平坦化层，第四绝缘层34可以包括第二平坦化层。再例如，第一绝缘层31、第二绝缘层32、第三绝缘层33和第四绝缘层34中的每一个可以包括单层膜层结构或叠层膜层结构。第一绝缘层31和第二绝缘层32可以包括无机绝缘材料。第三绝缘层33和第四绝缘层34可以包括无机绝缘材料、有机绝缘材料或它们的任何组合。例如，无机绝缘材料可包括氧化硅、氮化硅、氮氧化硅等，有机绝缘材料可包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚树脂、苯并环丁烯等。

例如，第二电极502可以位于第四导电层7中，第一电极501可以位于第五导电层8中。

在显示区域AA中，像素界定层PDL可以包括位于每一个子像素中的开口。所述开口暴露第二电极502的一部分。发光层503的一部分填充于该开口中，以与暴露的第二电极502的部分接触。第一电极501位于发光层503远离衬底基板10的一侧。

示例性地，所述第一导电层可以是由栅极材料构成的导电层，所述第二导电层和所述第三导电层可以是由源漏极材料构成的导电层，所述第四导电层可以是由阳极材料构成的导电层，所述第五导电层可以是由阴极材料构成的导电层。

例如，所述栅极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金。所述源漏极材料可以包括金属材料，例如Mo、Al、Cu等金属及其合金，或者Ti/Al/Ti等材料。所述阳极材料可以包括金属导电材料，例如镁、铝、锂等金属及其合金，或者氧化铟锡(ITO)、氧化铟锌(IZO)。所述阴极材料可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等。

例如，第一电源走线可以是提供VSS电压信号的走线，第二电源走线可以是提供VDD电压信号的走线。例如，所述第一电源走线电连接至第一电极501，所述第二电源走线电连接至第二电极502。需要说明的是，此处的“第二电源走线电连接至第二电极”可以表示：第二电源走线通过所述像素驱动电路中的薄膜晶体管等电子元器件与第二电极电连接。

参照图2、图3和图4，在本公开的实施例中，所述扫描驱动电路和所述第一电源走线均设置在周边区域NA中，并且所述扫描驱动电路和所述电源走线在周边区域中采用叠层设计，即，所述第一电源走线在所述衬底基板上的正投影与所述扫描驱动电路在所述衬底基板上的正投影至少部分重叠。具体地，第一扫描驱动电路20、第二扫描驱动电路30和第一电源走线60均设置在周边区域NA中。所述第一电源走线60在所述衬底基板10上的正投影与所述第一扫描驱动电路20在所述衬底基板10上的正投影至少部分重叠，所述第一电源走线60在所述衬底基板10上的正投影与所述第二扫描驱动电路30在所述衬底基板10上的正投影至少部分重叠。通过这样的叠层设计，可以充分利用周边区域在显示基板的厚度方向上的空间布置第一电源走线，以减小第一电源走线在周边区域中的占用宽度，从而可以减小显示基板边框的宽度，有利于实现窄边框的显示装置。

需要说明的是，第一电源走线60用于传输VSS电压信号，第一电源走线60的宽度会设置得较宽，以降低第一电源走线60的电阻，从而可以减小VSS电压信号在第一电源走线60上传输过程中产生的电压降。在本公开的实施例中，将宽度较宽的第一电源走线60与所述扫描驱动电路叠层设置。这样，避免了宽度较宽的第一电源走线60与所述扫描驱动电路并排设置。所以，所述叠层设计可以大幅减小第一电源走线在周边区域中的占用宽度，从而可以减小显示基板边框的宽度。

如上所述，所述第一扫描驱动电路20可以包括多个级联的栅极扫描移位寄存器单元201，用于向多个像素单元P提供例如逐行移位的栅极扫描信号。

图6是根据本公开的一些示例性实施例的第一扫描驱动电路20包括的一个栅极扫描移位寄存器单元201的电路图，图7是根据本公开的一些示例性实施例的第一扫描驱动电路20包括的一个栅极扫描移位寄存器单元201在显示基板上的布局示意图。

参照图6和图7，该栅极扫描移位寄存器单元201可以包括8个晶体管(输入晶体管T21、第一控制晶体管T22、第二控制晶体管T23、输出控制晶体管T24、栅极输出晶体管T25、第一降噪晶体管T26、第二降噪晶体管T27以及稳压晶体管T28)以及2个电容(第一扫描电容C21和第二扫描电容C22)。例如，当多个栅极扫描移位寄存器单元201级联时，第一级栅极扫描移位寄存器单元201中的输入晶体管T1的第一极和输入端IN连接，输入端IN被配置为与触发信号线GSTV连接，以接收触发信号作为输入信号，而其它各级栅极扫描移位寄存器单元201中的输入晶体管T1的第一极和上一级栅极扫描移位寄存器单元201的输出端电连接，以接收上一级栅极扫描移位寄存器单元201的输出端GOUT输出的输出信号作为输入信号，由此实现移位输出，以用于对位于显示区域中的像素单元的阵列进行逐行扫描。

例如，输入晶体管T21的栅极和第一子时钟信号线GCK连接，输入晶体管T21的第二极和输入端IN连接，输入晶体管T21的第一极和第一扫描节点N21连接。第一控制晶体管T22的栅极和第一扫描节点N21连接，第一控制晶体管T22的第二极和第一子时钟信号线GCK连接，第一控制晶体管T22的第一极和第二扫描节点N22连接。第二控制晶体管T23的栅极和第一子时钟信号线GCK连接，第二控制晶体管的第二极和第二电源线VGL连接，第二控制晶体管T23的第一极和第二扫描节点N22连接。输出控制晶体管T24的栅极和第二扫描节点N22连接，输出控制晶体管T24的第一极和第三电源线VGH连接，输出控制晶体管T24的第二极和输出端GOUT连接。第一扫描电容C21的第一极和第二扫描节点N22连接，第一扫描电容C21的第二极和第三电源线VGH连接。栅极输出晶体管T25的栅极和第三扫描节点N23连接，输出晶体管T5的第一极和第二时钟子信号线GCB连接，栅极输出晶体管T25的第二极和输出端GOUT连接。第二扫描电容C22的第一极和第三扫描节点N23连接，第二扫描电容C2的第二极和输出端GOUT连接。第一降噪晶体管T26的栅极和第二扫描节点N22连接，第一降噪晶体管T26的第一极和第三电源线VGH连接，第一降噪晶体管T26的第二极和第二降噪晶体管T27的第二极连接。第二降噪晶体管T27的栅极和第二时钟信号第二子时钟信号线GCB连接，第二降噪晶体管T27的第一极和第一扫描节点N21连接。稳压晶体管T28的栅极和第二电源线VGL连接，稳压晶体管T28的第二极和第一扫描节点N21连接，稳压晶体管T28的第一极和第三扫描节点N3连接。

图6中所示的栅极扫描移位寄存器单元201中的晶体管均是以P型晶体管为例进行说明的，即各个晶体管在栅极接入低电平时导通(导通电平)，而在接入高电平时截止(截止电平)。此时，晶体管的第一极可以是源极，晶体管的第二极可以是漏极。

需要说明的是，在本公开的实施例中，所述栅极扫描移位寄存器单元包括但不限于图6和图7所示的配置方式，例如，栅极扫描移位寄存器单元201中的电容C22可连接到第二扫描节点N2和第二时钟子信号线GCB之间，N22节点也可以设置如稳压晶体管T28等类似功能的晶体管，各个晶体管也可以采用N型晶体管或混合采用P型晶体管和N型晶体管，只需同时将选定类型的晶体管的端口极性按照本公开的实施例中的相应晶体管的端口极性进行连接即可。

需要注意的是，所述栅极扫描移位寄存器单元的工作原理可参考本领域的介绍，在此不在赘述。

例如，栅极扫描驱动电路输出的栅极扫描信号只在一帧的较短时间内保持为有效电平(例如，低电平)，以输出至像素电路中，即，该栅极扫描驱动电路在一帧中该像素应写入数据信号的时间段内输出有效信号，而EM GOA输出的发光控制信号在一帧的较长时间内保持为有效电平(例如，低电平)，以输出至像素电路中，以在一帧中较长的时间段内控制像素进行发光。

如上所述，所述第二扫描驱动电路30可以包括多个级联的发光控制扫描移位寄存器单元301，用于向多个像素单元P提供例如逐行移位的发光控制扫描信号。

图8是根据本公开的一些示例性实施例的第二扫描驱动电路30包括的一个发光控制扫描移位寄存器单元301的电路图，图9是根据本公开的一些示例性实施例的第二扫描驱动电路30包括的一个发光控制扫描移位寄存器单元301在显示基板上的布局示意图。

如图8所示，在一些实施例中，所述多个移位寄存器单元中的至少一个移位寄存器单元可以包括10个晶体管和3个电容，例如，第一电容C1、输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8。

所述输出晶体管T10的栅极G10与所述输出电容C2的第一极板C2a耦接，所述输出晶体管T10的第一电极S10与第二电压信号线VGL耦接，所述输出晶体管T10的第二电极D10与所述信号输出线E0耦接。

所述输出复位晶体管T9的栅极G9与所述输出复位电容C3的第一极板C3a耦接，所述输出复位晶体管T9的第一电极S9与所述输出复位电容C3的第二极板C3b耦接，所述输出复位晶体管T9的第二电极D9与所述信号输出线E0耦接。

所述输出复位电容C3的第二极板C3b与第一电压信号线VGH耦接，所述输出电容C2的第二极板C2b与第二时钟信号线CB耦接。

所述第一晶体管T1的第一电极S1与所述第二时钟信号线CB耦接，所述第一晶体管T1的第二电极D1和所述第二晶体管T2的第一电极S2分别与所述第一电容C1的第二极板C1b耦接，所述第一晶体管T1的栅极G1与所述第一电容C1的第一极板C1a耦接。

所述第二晶体管T2的栅极G2和第七晶体管T7的栅极G7分别与第一时钟信号线CB耦接，所述第二晶体管T2的第二电极D2与所述第三晶体管T3的第二电极D3耦接；所述第二晶体管T2的第一电极S2所述第一电容的第二极板C1b耦接。

所述第三晶体管T3的栅极G3与所述输出晶体管T10的栅极G10耦接，所述第三晶体管T3的第一电极S3与所述第一电压信号线VGH耦接。

所述第四晶体管T4的栅极G4与所述第五晶体管T5的栅极G5都与第一时钟信号线CK耦接，所述第四晶体管T4的第一电极S4与所述输出晶体管T10的第一电极S10都与第二电压信号线VGL耦接，所述第四晶体管T4的第二电极D4与所述第六晶体管T6的第二电极D6耦接。

所述第五晶体管T5的栅极G5与所述第一时钟信号线CK耦接，第五晶体管T5的第二电极D5与所述第六晶体管T6的栅极G6耦接；所述第五晶体管T5的第一电极S5与输入信号端E1耦接。

所述第六晶体管T6的第一电极S1与第四晶体管T4的栅极G4都与第一时钟信号线CK耦接，所述第六晶体管T6的第二电极D6与所述第四晶体管T4的第二电极D4耦接；所述第六晶体管T6的栅极G6与第五晶体管的第二电极D1耦接。

所述第七晶体管T7的栅极G7与输出电容C2的第二极板C2b都与第二时钟信号线CB耦接，所述第七晶体管T7的第一电极S7与所述第八晶体管T8的第二电极D8耦接，所述第七晶体管T7的第二电极D7与所述第六晶体管T6的栅极G6耦接。

所述第八晶体管T8的栅极G8与所述第一晶体管T1的栅极G1耦接，所述第八晶体管T8的第一电极S8与第一电压信号线VGH耦接。

图8中所示的发光控制扫描移位寄存器单元301中的晶体管均是以P型晶体管为例进行说明的，即各个晶体管在栅极接入低电平时导通(导通电平)，而在接入高电平时截止(截止电平)。此时，晶体管的第一电极可以是源极，晶体管的第二电极可以是漏极。

需要说明的是，在本公开的实施例中，所述发光控制扫描移位寄存器单元包括但不限于图8和图9所示的配置方式，

在图8中，标号为N1的为第一节点，标号为N2的为第二节点，标号为N3的为第三节点，标号为N4的为第四节点。

在图8和图9所示的实施例中，第一电压信号线VGH可以提供高电压Vgh，第二电压信号线VGL可以提供低电压Vgl，但不以此为限。

如图9所示，移位寄存器单元可以包括第一电容C1、输出电容C2、输出复位电容C3、输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8。

输出晶体管T10和输出复位晶体管T9可以沿第二方向Y排列。输出电容C2设置于输出晶体管T10远离第二电压信号线VGL的一侧，晶体管T5、T6和T4设置于输出电容C2和第一电压信号线VGH之间。

晶体管T1和T3设置于输出复位晶体管T9远离第二电压信号线VGL的一侧，第一电容C1设置于第三晶体管T3远离输出复位晶体管T9的一侧，第八晶体管T8和第二晶体管T2设置于第一电容C1远离第八晶体管T8的一侧。

晶体管T5、T7、T8、T2和输出复位电容C3沿第二方向Y依次排列，第六晶体管T6、电容C1和C3沿第二方向Y依次排列，输出电容C2、第一晶体管T1、第三晶体管T3和输出复位电容C3沿第二方向Y依次排列。

在图9中，标号为E01的为信号输出线的第一输出线部分，标号为E021的为信号输出线的第一个第二输出线部分，标号为E022的为信号输出线的第二个第二输出线部分，E01沿第二方向Y延伸，E021沿第一方向X延伸，输出线部分E01、E021和E022相互耦接，第一方向X和第二方向Y相交，E01设置于第二电压信号线VGL与输出电路(所述输出电路包括所述输出晶体管T10和所述输出复位晶体管T9)之间，输出线部分E021和E022沿第一方向X往显示区域AA延伸，以便为位于显示区域中的像素驱动电路提供发光控制信号。

在图8和图9中，标号为G1的为T1的栅极，标号为S1的为T1的第一电极，标号为D1的为T1的第二电极；标号为G2的为T2的栅极，标号为S2的为T2的第一电极，标号为D2的为T2的第二电极；标号为G3的为T3的栅极，标号为S3的为T3的第一电极，标号为D3的为T3的第二电极；标号为G4的为T4的栅极，标号为S4的为T4的第一电极，标号为D4的为T4的第二电极；标号为G5的为T5的栅极，标号为S5的为T5的第一电极，标号为D5的为T5的第二电极；标号为G6的为T6的栅极，标号为S6的为T6的第一电极，标号为D6的为T6的第二电极；标号为G7的为T7的栅极，标号为S7的为T7的第一电极，标号为D7的为T7的第二电极；标号为G8的为T8的栅极，标号为S8的为T8的第一电极；标号为G9的为T9的栅极，标号为S9的为T9的第一电极，标号为D9的为T9的第二电极；标号为G10的为T10的栅极，标号为S10的为T10的第一电极，标号为D10的为T10的第二电极。

在图9所示的实施例中，第一方向X可以为从右至左的水平方向，第二方向Y可以为从上至下的垂直方向，但本公开的实施例不局限于此。在实际操作时，第一方向也可以为从下至上的垂直方向，第二方向也可以为从左至右的水平方向；或者，所述第一方向也可以为其他方向，所述第二方向也可以为其他方向。

需要说明的是，图7和图9所示的移位寄存器单元可以为扫描驱动电路包括的第n级移位寄存器单元，n为正整数。

在本公开的实施例中，电路在衬底基板上的正投影可以用该电路的占用区域表示。表述“电路的占用区域”表示该电路包括的各个元器件(例如多个晶体管和多个电容)在衬底基板上的正投影所覆盖的最大区域，例如，该电路包括的各个元器件在衬底基板上的正投影具有在第一方向X上相距最远的两个侧边以及在第二方向Y上相距最远的两个侧边，这四条侧边的延长线会交叉，以包围形成一个区域，该区域即为该电路的占用区域。

具体地，参照图7，示意性示出了第一扫描驱动电路20包括的一个移位寄存器单元201在显示基板上的布局示意图。如上所述，该移位寄存器单元201可以包括8个晶体管(输入晶体管T21、第一控制晶体管T22、第二控制晶体管T23、输出控制晶体管T24、栅极输出晶体管T25、第一降噪晶体管T26、第二降噪晶体管T27以及稳压晶体管T28)以及2个电容(第一扫描电容C21和第二扫描电容C22)，相应地，一个移位寄存器单元201的占用区域可以用所述8个晶体管和2个电容的组合在衬底基板上的正投影所覆盖的最大区域表示。如图7所示，使用虚线框示意性示出了第一扫描驱动电路20包括的一个移位寄存器单元201的占用区域，该占用区域具有沿第一方向X的尺寸(即宽度W1)和沿第二方向Y的尺寸(即长度L1)，该占用区域具有长方形的形状。第一扫描驱动电路20包括n个移位寄存器单元201，相应地，第一扫描驱动电路20在衬底基板10上的正投影可以用图7所示的n个虚线框的组合形成的占用区域表示。

参照图9，示意性示出了第二扫描驱动电路30包括的一个移位寄存器单元301在显示基板上的布局示意图。如上所述，该移位寄存器单元301可以包括10个晶体管(输出晶体管T10、输出复位晶体管T9、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8。)以及3个电容(第一电容C1、输出电容C2、输出复位电容C3)，相应地，一个移位寄存器单元301的占用区域可以用所述10个晶体管和3个电容的组合在衬底基板上的正投影所覆盖的最大区域表示。如图9所示，使用虚线框示意性示出了第二扫描驱动电路30包括的一个移位寄存器单元301的占用区域，该占用区域具有沿第一方向X的尺寸(即宽度W2)和沿第二方向Y的尺寸(即长度L2)，该占用区域具有长方形的形状。第一扫描驱动电路30包括n个移位寄存器单元301，相应地，第二扫描驱动电路30在衬底基板10上的正投影可以用图9所示的n个虚线框的组合形成的占用区域表示。

示例性地，结合参照图1至图9，在周边区域NA中，扫描驱动电路的各个晶体管的有源层可以位于半导体层2中，扫描驱动电路的各个晶体管的栅极可以位于第一导电层4中，扫描驱动电路的各个晶体管的第一电极和第二电极可以位于第二导电层5中。即，位于周边区域NA中的扫描驱动电路的各个晶体管的有源层、栅极、源漏极分别与位于显示区域AA中的像素驱动电路的各个晶体管的有源层、栅极、源漏极位于同一层。

在本公开的实施例中，第一电源走线60位于第三导电层6中，即，第一电源走线60所在的层位于所述扫描驱动电路所在的层远离衬底基板10的一侧。即，第一电源走线60与所述扫描驱动电路位于不同的层，这样，有利于实现第一电源走线60和所述扫描驱动电路的叠层设计。

例如，在周边区域NA中，在第一电源走线60与所述扫描驱动电路之间，设置有第三绝缘层33的一部分。

在本公开的一些实施例中，参照图1和图3，所述第二扫描驱动电路30位于所述第一驱动电路20远离所述显示区域AA的一侧，即，所述第二扫描驱动电路30在衬底基板10上的正投影位于所述第一驱动电路20在衬底基板10上的正投影远离所述显示区域AA的一侧。

示例性地，所述第一电源走线60在所述衬底基板10上的正投影覆盖所述第二扫描驱动电路30在所述衬底基板10上的正投影。例如，所述第一电源走线60在所述衬底基板10上的正投影完全覆盖所述第二扫描驱动电路30在所述衬底基板10上的正投影。

示例性地，所述第一电源走线60在所述衬底基板10上的正投影与所述第一扫描驱动电路20在所述衬底基板10上的正投影部分重叠。例如，所述第一电源走线60与所述第一扫描驱动电路20的正投影重叠的部分沿第一方向X的宽度W3占所述第一电源走线60沿所述第一方向X的宽度W60的40％以上，其中，所述第一方向X为从所述显示区域AA指向所述周边区域NA的方向。例如，所述第一电源走线60与所述第一扫描驱动电路20的正投影重叠的部分沿第一方向X的宽度W3占所述第一电源走线60沿所述第一方向X的宽度W60的50％以上。

示例性地，参照图3，所述第一扫描驱动电路20与所述第二扫描驱动电路30间隔设置，所述第一电源走线60在所述衬底基板10上的正投影覆盖所述第一扫描驱动电路20与所述第二扫描驱动电路30之间的间隙202在所述衬底基板10上的正投影。

示例性地，参照图4，所述第一扫描驱动电路20与所述第二扫描驱动电路30间隔设置；所述第一电源走线60包括第一子走线60A和第二子走线60B，所述第一子走线60A与所述第二子走线60B间隔设置。所述第一子走线60A与所述第二子走线60B之间的间隙60C暴露所述第一扫描驱动电路20与所述第二扫描驱动电路30之间的间隙202。即，所述第一子走线60A与所述第二子走线60B之间的间隙60C在衬底基板10上的正投影覆盖所述第一扫描驱动电路20与所述第二扫描驱动电路30之间的间隙202在衬底基板10上的正投影。

参照图3和图4，所述显示基板1还包括导电连接部70，所述导电连接部70位于所述第一电源走线60所在的层和所述第一电极501所在的层之间，用于电连接所述第一电源走线60与所述第一电极501。例如，导电连接部70可以位于第四导电层7中，即，导电连接部70和第二电极502位于同一层，并且由相同的材料制成。

示例性地，所述导电连接部70在所述衬底基板10上的正投影与所述第一扫描驱动电路20在所述衬底基板10上的正投影至少部分重叠，所述导电连接部70在所述衬底基板10上的正投影覆盖所述第二扫描驱动电路30在所述衬底基板10上的正投影。

示例性地，所述导电连接部70与所述第一电源走线60接触，所述第一电源走线60与所述导电连接部70接触的部分沿第一方向X的宽度占所述第一电源走线60沿所述第一方向X的宽度W60的50％以上。例如，参照图3，所述导电连接部70在所述衬底基板10上的正投影基本覆盖所述第一电源走线60在所述衬底基板10上的正投影。在该实施例中，所述第一电源走线60与所述导电连接部70接触的部分沿第一方向X的宽度占所述第一电源走线60沿所述第一方向X的宽度的80％以上。在本公开的实施例中，用于电连接第一电源走线60与第一电极501的导电连接部与第一电源走线60的接触部分的宽度较大，有利于减小接触电阻，从而有利于第一电源走线60与第一电极501之间的电连接。

例如，导电连接部70在衬底基板10上的正投影与第一电源走线60在衬底基板10上的正投影至少部分重叠。例如，导电连接部70在衬底基板10上的正投影沿第一方向X的宽度可以基本等于或大于第一电源走线60在衬底基板10上的正投影沿第一方向X的宽度W60。导电连接部70具有远离显示区域AA的第一侧边缘70S，第一电源走线60具有远离显示区域AA的第一侧边缘60S。导电连接部70的第一侧边缘70S与第一电源走线60的第一侧边缘60S在显示基板的厚度方向上基本对齐，即，导电连接部70的第一侧边缘70S在衬底基板10上的正投影与第一电源走线60的第一侧边缘60S在衬底基板10上的正投影基本重合。通过这样的设置，可以保证导电连接部70与第一电源走线60之间具有较大的接触面积，有利于减小接触电阻，从而有利于第一电源走线60与第一电极501之间的电连接。

在本公开的一些示例性实施例中，所述显示基板1还包括位于所述周边区域NA的辅助走线90，所述辅助走线90位于所述第二扫描驱动电路30远离所述显示区域AA的一侧，所述辅助走线90位于所述第一电源走线60靠近所述衬底基板10的一侧，所述辅助走线90与所述第一电源走线60电连接。例如，辅助走线90可以位于第一导电层4和第二导电层5中的至少一层中。第一电源走线60通过过孔或凹槽与辅助走线90电连接。这样，可以通过位于不同导电层中的并联的走线传输例如VSS电压的信号，可以进一步降低电压降对传输的信号的影响。

在本公开的一些示例性实施例中，所述显示基板1还包括设置在所述第一电源走线60远离所述衬底基板10一侧的第一阻挡部件81，所述第一阻挡部件81在所述衬底基板10上的正投影与所述第二扫描驱动电路30在所述衬底基板10上的正投影至少部分重叠。

例如，所述第二扫描驱动电路30包括远离所述显示区域AA的边缘部302，所述第一阻挡部件81在所述衬底基板10上的正投影位于所述边缘部302在所述衬底基板10上的正投影靠近所述显示区域AA的一侧。

在本公开的一些示例性实施例中，所述显示基板1还包括设置在所述第一电源走线60远离所述衬底基板10一侧的第二阻挡部件82，所述第二阻挡部件82位于所述第一阻挡部件81远离所述显示区域AA的一侧。

例如，参照图4，所述第二阻挡部件82在所述衬底基板10上的正投影与所述第二扫描驱动电路30的边缘部302在所述衬底基板10上的正投影至少部分重叠。

参照图3和图4，第一阻挡部件81与第二阻挡部件82间隔设置。第一阻挡部件81的至少一部分可以与像素界定层PDL位于同一层，第二阻挡部件82的至少一部分可以与像素界定层PDL位于同一层。

示例性地，所述显示基板1还可以包括设置在第一阻挡部件81与第二阻挡部件82远离衬底基板10一侧的封装层TFE。例如，封装层TFE可以包括沿远离衬底基板10的方向依次设置的第一封装子层TFE1、第二封装子层TFE2以及第三封装子层TFE3。例如，第一封装子层TFE1和第三封装子层TFE3可以由无机材料构成，第二封装子层TFE2可以由有机材料构成。

例如，第一阻挡部件81与第二阻挡部件82可以阻挡在形成第二封装子层TFE2的过程中有机材料流到阻挡部件外侧。这样，在本公开的实施例中，第二封装子层TFE2远离显示区域AA的边界位于第一阻挡部件81之内，或者，第二封装子层TFE2远离显示区域AA的边界位于第二阻挡部件82之内。在本文中，表述“外侧”、“之外”表示沿第一方向X远离显示区域AA的一侧，表述“内侧”、“之内”表示沿第一方向X靠近显示区域AA的一侧。另外，第一阻挡部件81与第二阻挡部件82还可以阻隔水汽和氧气侵入显示基板内部，并且可以降低切割开孔时可能形成的裂纹朝向显示基板内延伸的可能性，从而提升封装信赖性。

图10是根据本公开的一些示例性实施例的显示装置的示意图。所述显示装置100包括上述的显示基板。例如，它包括显示区域AA和周边区域NA，显示区域AA和周边区域NA中的膜层结构可以参照上述各个实施例的描述，在此不再赘述。

所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。

应该理解，根据本公开实施例的显示装置具有上述显示基板的所有特点和优点，具体可以参见上文的描述。

虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括：

衬底基板，所述衬底基板包括显示区域和至少位于所述显示区域的第一侧的周边区域；

多个像素单元，所述多个像素单元设置在所述衬底基板的显示区域中，所述像素单元包括像素驱动电路和与所述像素驱动电路电连接的发光器件，所述发光器件包括第一电极；

位于所述周边区域的第一电源走线，所述第一电源走线电连接至所述第一电极；

设置在所述衬底基板上且位于所述周边区域的扫描驱动电路，所述扫描驱动电路包括用于产生第一扫描信号的第一扫描驱动电路和用于产生第二扫描信号的第二扫描驱动电路，

其中，所述第一电源走线所在的层位于所述扫描驱动电路所在的层远离所述衬底基板的一侧；以及

所述第一电源走线在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影至少部分重叠，所述第一电源走线在所述衬底基板上的正投影与所述第二扫描驱动电路在所述衬底基板上的正投影至少部分重叠。

2.根据权利要求1所述的显示基板，其特征在于，所述第二扫描驱动电路位于所述第一驱动电路远离所述显示区域的一侧，所述第一电源走线在所述衬底基板上的正投影覆盖所述第二扫描驱动电路在所述衬底基板上的正投影。

3.根据权利要求2所述的显示基板，其特征在于，所述第一电源走线在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影的重叠部分沿第一方向的宽度占所述第一扫描驱动电路沿所述第一方向的宽度的40％以上，其中，所述第一方向为从所述显示区域指向所述周边区域的方向。

4.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一扫描驱动电路与所述第二扫描驱动电路间隔设置，所述第一电源走线在所述衬底基板上的正投影覆盖所述第一扫描驱动电路与所述第二扫描驱动电路之间的间隙在所述衬底基板上的正投影。

5.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一扫描驱动电路与所述第二扫描驱动电路间隔设置；

所述第一电源走线包括第一子走线和第二子走线，所述第一子走线与所述第二子走线间隔设置；以及

所述第一子走线与所述第二子走线之间的间隙暴露所述第一扫描驱动电路与所述第二扫描驱动电路之间的间隙。

6.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述显示基板还包括导电连接部，所述导电连接部至少部分位于所述第一电源走线所在的层和所述第一电极所在的层之间，用于电连接所述第一电源走线与所述第一电极。

7.根据权利要求6所述的显示基板，其特征在于，所述导电连接部在所述衬底基板上的正投影与所述第一扫描驱动电路在所述衬底基板上的正投影至少部分重叠，所述导电连接部在所述衬底基板上的正投影覆盖所述第二扫描驱动电路在所述衬底基板上的正投影。

8.根据权利要求7所述的显示基板，其特征在于，所述导电连接部与所述第一电源走线接触，所述第二电源走线与所述导电连接部接触的部分沿第一方向的宽度占所述第二电源走线沿所述第一方向的宽度的50％以上，其中，所述第一方向为从所述显示区域指向所述周边区域的方向。

9.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述显示基板还包括设置在所述第一电源走线远离所述衬底基板一侧的第一阻挡部件，所述第一阻挡部件在所述衬底基板上的正投影与所述第二扫描驱动电路在所述衬底基板上的正投影至少部分重叠。

10.根据权利要求9所述的显示基板，其特征在于，所述第二扫描驱动电路包括远离所述显示区域的边缘部，所述第一阻挡部件在所述衬底基板上的正投影位于所述边缘部在所述衬底基板上的正投影靠近所述显示区域的一侧。

11.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括设置在所述第一电源走线远离所述衬底基板一侧的第二阻挡部件，所述第二阻挡部件位于所述第一阻挡部件远离所述显示区域的一侧；以及

所述第二阻挡部件在所述衬底基板上的正投影与所述第二扫描驱动电路的边缘部在所述衬底基板上的正投影至少部分重叠。

12.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述显示基板还包括位于所述周边区域的导电走线，所述导电走线位于所述第二扫描驱动电路远离所述显示区域的一侧，所述导电走线位于所述第一电源走线靠近所述衬底基板的一侧，所述导电走线与所述第一电源走线电连接。

13.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述发光器件还包括第二电极和设置在所述第一电极与所述第二电极之间的发光层，所述扫描驱动电路包括设置在所述衬底基板上的至少一个薄膜晶体管，所述薄膜晶体管包括有源层、栅极、源极和漏极；

并且其中，所述显示基板包括：

设置于所述有源层远离所述衬底基板一侧的第一导电层，所述栅极位于所述第一导电层；

设置于所述第一导电层远离所述衬底基板一侧的第二导电层，所述源极和所述漏极位于所述第二导电层；和

设置于所述第二导电层远离所述衬底基板一侧的第三导电层，所述第二电源走线的至少一部分位于所述第二导电层和/或所述第三导电层。

14.根据权利要求1至3中任一项所述的显示基板，其特征在于，所述第一电极为有机发光器件的阴极，所述第二电极为有机发光器件的阳极。

15.一种显示装置，包括根据权利要求1至14中任一项所述的显示基板。

Images