Nothing Special   »   [go: up one dir, main page]

CN113035569A - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN113035569A
CN113035569A CN202011501323.0A CN202011501323A CN113035569A CN 113035569 A CN113035569 A CN 113035569A CN 202011501323 A CN202011501323 A CN 202011501323A CN 113035569 A CN113035569 A CN 113035569A
Authority
CN
China
Prior art keywords
side edge
ceramic
edge portion
green sheet
cover portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011501323.0A
Other languages
English (en)
Inventor
金昶奭
曹东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202310362930.0A priority Critical patent/CN116153666A/zh
Publication of CN113035569A publication Critical patent/CN113035569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层陶瓷电容器及其制造方法,所述多层陶瓷电容器,包括:陶瓷主体,包括介电层;多个内电极,设置在所述陶瓷主体内部并且各自暴露到陶瓷主体的第一表面和第二表面并且各自暴露到第三表面和第四表面中的一个表面;以及第一侧边缘部和第二侧边缘部,设置在所述多个内电极的暴露到所述第一表面和所述第二表面的侧部上。所述陶瓷主体包括有效部、设置在所述有效部上方的上盖部和设置在所述有效部下方的下盖部,所述有效部包括设置成彼此叠置并且所述介电层插入其间以形成电容的所述多个内电极。所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的一个的介电组合物不同的介电组合物。

Description

多层陶瓷电容器及其制造方法
本申请要求于2019年12月24日在韩国知识产权局提交的第10-2019-0173854号韩国专利申请的优先权的权益,所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种可改善可靠性的多层陶瓷电容器及其制造方法。
背景技术
通常,使用陶瓷材料的电子组件(诸如电容器、电感器、压电元件、压敏电阻或热敏电阻)包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体内部的内电极、以及设置在陶瓷主体的表面上以连接到内电极的外电极。
近来,随着电子产品已经小型化和多功能化,芯片组件也已经小型化和高度功能化。作为这些趋势的一部分,多层陶瓷电容器需要以小尺寸具有高容量。
多层陶瓷电容器的小型化和高电容需要显著增加有效电极面积(增加提供电容的有效体积分数)。
为了实现上述小且高容量的多层陶瓷电容器,在制造多层陶瓷电容器时,内电极可在主体的宽度方向上暴露,从而通过无边缘设计在宽度方向上显著增加内电极的面积。例如,在预烧阶段,在制造这种片之后,使用将侧边缘部单独地附接到片的横向电极暴露的表面的方法,以完成多层陶瓷电容器。
然而,在此方法中,在形成侧边缘部的工艺中,在陶瓷主体和侧边缘部之间的界面处产生相对大量的空隙,从而降低了可靠性。
此外,由于在陶瓷主体和侧边缘部之间的界面处产生的空隙而发生电场集中,从而引起降低击穿电压(BDV)的问题。
此外,由于外部烧结密度的降低,空隙可能导致耐湿可靠性的降低。
另外,当在侧边缘部和主体之间的边界处产生界面接合时,可能导致结合强度的降低,并因此导致耐湿可靠性的降低。
因此,需要研究以防止小且高容量产品中的击穿电压(BDV)劣化和耐湿可靠性劣化。
发明内容
提供本发明内容是为了以简化的形式介绍所选择的构思,并在下面的具体实施方式中进一步描述这些构思。本发明内容无意确定所要求保护的主题的关键特征或必要特征,也无意用于帮助确定所要求保护的主题的范围。
本公开的一方面在于提供一种可改善可靠性的多层陶瓷电容器及其制造方法。
根据本公开的一方面,一种多层陶瓷电容器包括:陶瓷主体,包括介电层,所述陶瓷主体具有彼此相对的第一表面和第二表面、彼此相对并连接所述第一表面和所述第二表面的第三表面和第四表面、以及连接所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面。多个内电极设置在所述陶瓷主体内部以彼此叠置并且所述介电层介于所述多个内电极之间,并且所述多个内电极各自暴露到所述第三表面和所述第四表面中的一个表面以及所述第一表面和所述第二表面。第一侧边缘部和第二侧边缘部设置在所述多个内电极的暴露到所述第一表面和所述第二表面的侧部上。所述陶瓷主体包括有效部、设置在所述有效部上方的上盖部和设置在所述有效部下方的下盖部,所述有效部包括设置成彼此叠置并且所述介电层介于所述多个内电极之间以形成电容的所述多个内电极。所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的一个的介电组合物不同的介电组合物。
根据本公开的一方面,一种制造多层陶瓷电容器的方法包括:制备第一陶瓷生片和第二陶瓷生片,多个第一内电极图案在所述第一陶瓷生片上彼此间隔开预定间隔,多个第二内电极图案在所述第二陶瓷生片上彼此间隔开预定间隔;以所述多个第一内电极图案和所述多个第二内电极图案彼此叠置的方式层叠所述第一陶瓷生片和所述第二陶瓷生片,并且通过在层叠主体的下部层叠多个陶瓷生片形成下盖部,从而形成陶瓷生片层叠体。切割所述陶瓷生片层叠体以具有使所述多个第一内电极图案和所述多个第二内电极图案的在宽度方向上的边缘暴露的侧表面;在切割的陶瓷生片层叠体的上部上和所述侧表面上彼此一体地形成第一侧边缘部、第二侧边缘部和上盖部。烧制所述切割的陶瓷生片层叠体以提供包括有效部和下盖部的陶瓷主体,所述有效部具有介电层以及第一内电极和第二内电极。通过添加陶瓷材料以使所述第一侧边缘部、所述第二侧边缘部和所述上盖部彼此一体地形成来执行所述第一侧边缘部、所述第二侧边缘部和所述上盖部的形成。
根据本公开的一方面,一种多层陶瓷电容器包括:陶瓷主体,具有交替堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间,其中,所述第一内电极和所述第二内电极都暴露到所述陶瓷主体的相对的第一表面和第二表面。上盖部和下盖部在所述第一内电极和所述第二内电极的堆叠方向上设置在所述陶瓷主体的上方和下方,第一侧边缘部和第二侧边缘部分别设置在所述陶瓷主体的所述相对的第一表面和第二表面上。所述上盖部具有与所述下盖部不同的介电组合物。
根据本公开的一方面,一种多层陶瓷电容器包括:陶瓷主体,具有交替堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间,其中,所述第一内电极和所述第二内电极都暴露到所述陶瓷主体的相对的第一表面和第二表面。上盖部和下盖部在所述第一内电极和所述第二内电极的堆叠方向上设置在所述陶瓷主体的上方和下方,第一侧边缘部和第二侧边缘部分别设置在所述陶瓷主体的所述相对的第一表面和第二表面上。所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的一个不同的镁(Mg)含量。
附图说明
通过以下结合附图的详细描述,本公开的以上和其它方面、特征和优点将被更清楚地理解,在附图中:
图1是示出根据实施例的多层陶瓷电容器的示意性透视图;
图2是示出图1的陶瓷主体的外部的透视图;
图3是示出在烧制图2的陶瓷主体之前的陶瓷生片层叠体的透视图;
图4是沿图2的方向B截取的侧视图;
图5A至图5D是示意性地示出根据本公开的另一实施例的制造多层陶瓷电容器的方法的截面图和透视图;
图6A至6B是示意性地示出根据第一实施例的制造多层陶瓷电容器的方法的透视图;以及
图7A至7B是示意性地示出根据第二实施例的制造多层陶瓷电容器的方法的透视图。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而,对于本领域普通技术人员在此描述的方法、设备和/或系统的各种改变、变型和等同物将是显而易见的。例如,在此描述的操作的顺序仅仅是示例,并且不限于在此阐述的顺序,而是除了必须以特定顺序发生的操作之外,可做出对于本领域普通技术人员将显而易见的改变。此外,为了提高清楚性和简洁性,可省略对于本领域普通技术人员将公知的特征和结构的描述。
在此描述的特征可以以不同的形式实施,并且将不被解释为局限于在此描述的示例。更确切地说,已经提供在此描述的示例使得本公开将是彻底的和完整的,并且将向本领域普通技术人员充分地传达本公开的范围。
在此,应注意的是,关于示例或实施例的术语“可”的使用(例如,关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例,而所有示例和实施例不限于此。
在整个说明书中,当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时,该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件,或者可存在介于它们之间的一个或更多个其它元件。相比之下,当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时,可不存在介于它们之间的其它元件。
如在此使用的,术语“和/或”包括相关所列项中的任意一个以及任意两个或更多个的任意组合。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分,但是这些构件、组件、区域、层或部分不应受这些术语的限制。更确切地说,这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此,在不脱离示例的教导的情况下,在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称作第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述,在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中所示的一个元件与另一元件的位置关系。这样的空间相对术语意在除了包括附图中描绘的方位之外还包括装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则被描述为相对于另一元件在“上方”或“上面”的元件将相对于所述另一元件在“下方”或“下面”。因此,术语“上方”根据装置的空间方位而包括“上方”和“下方”两种方位。装置还可以以其它方式被定位(例如,旋转90度或者处于其它方位),并且将相应地解释在此使用的空间相对术语。
在此使用的术语仅用于描述各个示例,并且不用于限制本公开。除非上下文另外清楚指出,否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合,但不排除存在或增加一个或更多个其它特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差,可能发生附图中所示的形状的变化。因此,在此描述的示例不限于附图中所示的特定形状,而是包括在制造期间发生的形状的变化。
在此描述的示例的特征可按照在理解本申请的公开内容之后将显而易见的各种方式进行组合。此外,虽然在此描述的示例具有多种构造,但在理解本申请的公开内容后将显而易见的其它构造也是可行的。
附图可不按照比例绘制,为了清楚、说明及便利起见,可夸大附图中的元件的相对尺寸、比例和描绘。
随后,参照附图更详细地描述示例。
图1是示出根据实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体的外部的透视图。
图3是示出在烧制图2的陶瓷主体之前的陶瓷生片层叠体的透视图。
图4是沿图2的方向B截取的侧视图。
参照图1至图4,根据实施例的多层陶瓷电容器100包括陶瓷主体110、形成在陶瓷主体110中的多个内电极121和122以及形成在陶瓷主体110的外表面上的外电极131和132。
陶瓷主体110可具有彼此相对的第一表面1和第二表面2、连接第一表面和第二表面的第三表面3和第四表面4、以及分别作为上表面和下表面第五表面5和第六表面6。
第一表面1和第二表面2在陶瓷主体110的宽度方向上彼此相对,并且第三表面3和第四表面4在长度方向上彼此相对。第五表面5和第六表面6可被定义为在内电极的厚度方向或堆叠方向上彼此相对的表面。
陶瓷主体110的形状没有特别限制,但可以是如图所示的长方体形状。
形成在陶瓷主体110中的多个内电极121中的每个的一端暴露到第三表面3,并且形成在陶瓷主体110中的多个内电极122中的每个的一端暴露到陶瓷主体的第四表面4。
内电极121和122可设置为具有不同极性的一对第一内电极121和第二内电极122。
每个第一内电极121的一端可暴露到第三表面3,并且每个第二内电极122的一端可暴露到第四表面4。
每个第一内电极121的另一端设置在距第四表面4预定间隔处,并且每个第二内电极122的另一端设置在距第三表面3预定间隔处。
第一外电极131和第二外电极132可形成在陶瓷主体的第三表面3和第四表面4上,以分别电连接到第一内电极121和第二内电极122。
根据实施例的多层陶瓷电容器100包括设置在陶瓷主体110内部的多个内电极121和122以及第一侧边缘部112和第二侧边缘部113,多个内电极121和122暴露到第一表面1和第二表面2,并且各自暴露到第三表面和第四表面中的一个,所述第一侧边缘部112和第二侧边缘部113设置在内电极121和122的暴露在第一表面1和第二表面2上的侧部上。
多个内电极121和122形成在陶瓷主体110中,并且多个内电极121和122的相应边缘部暴露到作为陶瓷主体110在宽度方向上的外侧表面的第一表面1和第二表面2。第一侧边缘部112和第二侧边缘部113设置在暴露的侧部上。
第一侧边缘部112和第二侧边缘部113的平均厚度可大于等于2μm且小于等于10μm。
根据实施例,陶瓷主体110可包括其中多个介电层111堆叠的层叠体、各自设置在层叠体的相对的侧表面中的相应一个上的第一侧边缘部112和第二侧边缘部113、上盖部114和下盖部115。
多个介电层111可处于烧结状态并且可被一体化,使得相邻介电层之间的边界不被识别。
陶瓷主体110的长度对应于从陶瓷主体的第三表面3到第四表面4的距离。
介电层111的长度形成陶瓷主体的第三表面3和第四表面4之间的距离。
根据一个实施例,陶瓷主体的长度可以是400μm至1400μm,具体地,陶瓷主体的长度可以是400μm至800μm,或600μm至1400μm,但不限于此。
内电极121和122可形成在相应的介电层111上,并且每对相邻的内电极121和122可通过烧结形成在陶瓷主体中且一个介电层111插入在内电极121和122之间。
参照图3,第一内电极121形成在介电层111上。第一内电极121不完全在介电层的长度方向上形成。例如,第一内电极121的一端可形成为与陶瓷主体的第四表面4保持间隔开预定间隔,并且第一内电极121的另一端可形成为直到第三表面3并暴露到第三表面3。
第一内电极121的暴露到陶瓷主体的第三表面3的端部连接到第一外电极131。
与第一内电极相反,第二内电极122的一端形成为与第三表面3保持间隔开预定间隔,并且第二内电极122的另一端暴露到第四表面4并连接到第二外电极132。
内电极可以以400层或更多层的量堆叠以实现高电容多层陶瓷电容器,但其实施例不限于此。
介电层111可具有与第一内电极121的宽度相同的宽度。例如,第一内电极121可形成为跨介电层111的整个宽度延伸。
根据实施例,介电层的宽度和内电极的宽度可以是100μm至900μm,但其实施例不限于此。详细地,介电层的宽度和内电极的宽度可以是100μm至500μm,或100μm至900μm。
随着陶瓷主体的尺寸进一步减小,侧边缘部的厚度可能影响多层陶瓷电容器的电特性。根据本公开的实施例,侧边缘部可具有10μm或更小的厚度,从而改善小型化多层陶瓷电容器的特性。
例如,由于侧边缘部形成为具有10μm或更小的厚度,因此可确保形成电容的内电极的重叠区域的最大面积,以在小的多层陶瓷电容器内获得高电容。
陶瓷主体110可包括用作有助于电容器的电容形成的部分的有效部A、以及分别形成在有效部A的上部和下部上作为上边缘部和下边缘部的上盖部114和下盖部115。
可通过重复堆叠多个第一内电极121和第二内电极122来形成有效部A,其中介电层111介于多个第一内电极121和第二内电极122之间。
除了下盖部115不包括内电极之外,下盖部115可具有与介电层111的材料和构造相同的材料和构造。
例如,下盖部115可包括陶瓷材料,例如,钛酸钡(BaTiO3)基陶瓷材料。
下盖部115可具有20μm或更小的厚度,但不限于此。
下盖部115可通过在厚度方向上在有效部A的下表面上堆叠单个介电层或两个或更多个介电层来形成,并且可基本上用于防止由于物理或化学应力对有效部A的内电极的损坏。
上盖部114设置在有效部A的上表面上,并且类似于下盖部115的情况,可用于防止物理或化学应力对有效部A的内电极的损坏。
根据实施例,如将稍后描述的,通过一体地形成第一侧边缘部112、第二侧边缘部113和上盖部114,可减少侧边缘部和陶瓷主体之间的界面接合,从而改善可靠性。
详细地,在有效部A的上表面上形成上盖部114时,与通过在厚度方向上在有效部A的下表面上堆叠单个介电层或两个或更多个介电层来形成下盖部115的情况不同,第一侧边缘部112和第二侧边缘部113与上盖部114一体地形成。
因此,可减少第一侧边缘部112、第二侧边缘部113和陶瓷主体110之间的界面接合,从而改善可靠性。
在现有技术中,在有效部A的上表面上设置上盖部114时,类似于下盖部,在厚度方向上在有效部A的上表面上层叠单个介电层或两个或更多个介电层,并且侧边缘部与上盖部分开形成。因此,在这种情况下,在侧边缘部和上盖部之间形成界面接合。
如上所述,在现有技术的多层陶瓷电容器中,由于在侧边缘部和上盖部之间形成界面接合,因此由于结合力的减弱,耐湿性可靠性差。
然而,根据本公开的实施例,通过将第一侧边缘部112、第二侧边缘部113和上盖部114彼此一体地形成,可减少侧边缘部与陶瓷主体之间的界面接合,从而改善可靠性。
在本公开的实施例中,由于内电极和介电层通过同时切割形成,因此内电极的宽度和介电层的宽度可相同,这将在后面更详细地描述。
在此实施例中,介电层的宽度形成为与内电极的宽度相同,并且因此内电极121和122的边缘可在陶瓷主体110的宽度方向上暴露到第一表面和第二表面。
第一侧边缘部112和第二侧边缘部113可形成在陶瓷主体110的使内电极121和122的边缘暴露的相对侧表面上。同时,上盖部114可在厚度方向上形成在陶瓷主体110的第五表面上。
第一侧边缘部112和第二侧边缘部113的厚度可以是10μm或更小。随着第一侧边缘部112和第二侧边缘部113的厚度减小,形成在陶瓷主体中的内电极的重叠面积可增加。
第一侧边缘部112和第二侧边缘部113的厚度没有特别限制,只要其具有可防止暴露到陶瓷主体110的侧部的内电极短路的厚度即可。例如,第一侧边缘部112和第二侧边缘部113的厚度可以是2μm或更大。
如果第一侧边缘部和第二侧边缘部的厚度小于2μm,则抵抗外部冲击的机械强度可能降低。如果第一侧边缘部和第二侧边缘部的厚度大于10μm,则内电极的重叠面积可能相对减小,并且因此,可能难以确保多层陶瓷电容器的高容量。
为了显著增加多层陶瓷电容器的容量,可考虑使介电层减薄的方法、使减薄的介电层高度层叠的方法、改善内电极的覆盖范围的方法等。
另外,可考虑改善形成电容的内电极的重叠面积的方法。
为了增加内电极的重叠面积,应显著减小不形成内电极的边缘区域。
详细地,随着多层陶瓷电容器的尺寸进一步减小,边缘区域应当显著减小,以增加内电极的重叠面积。
根据此实施例,内电极形成在介电层的整个宽度方向区域中,并且侧边缘部的厚度被设定为10μm或更小,使得内电极的重叠面积相对增加。
通常,随着介电层和内电极的数量增加,介电层和内电极的厚度变得相对更薄。因此,内电极短路的现象可能频繁发生。另外,当内电极仅形成在介电层的一部分上时,由于内电极可能发生台阶,从而降低了绝缘电阻的加速寿命或可靠性。
然而,根据本公开的此实施例,即使当内电极和介电层利用相对薄的膜形成时,由于内电极形成在介电层的整个宽度方向上,因此可增加内电极的重叠面积以增加多层陶瓷电容器的电容。
此外,可通过减小由内电极引起的台阶差来提供具有优异电容特性和优异可靠性的多层陶瓷电容器,以改善绝缘电阻的加速寿命。
根据实施例,第一侧边缘部112和第二侧边缘部113具有与上盖部114和下盖部115中的一个的介电组合物不同的介电组合物。
详细地,根据实施例,第一侧边缘部112和第二侧边缘部113的特征在于它们具有与下盖部115的介电组合物不同的介电组合物。
如上所述,在有效部A的上表面上形成上盖部114时,与通过在厚度方向上在有效部A的下表面上堆叠单个介电层或两个或更多个介电层而形成的下盖部115不同,第一侧边缘部112和第二侧边缘部113可与上盖部114一体地形成。例如,第一侧边缘部112、第二侧边缘部113和上盖部114可通过同一工艺步骤并且使用相同的材料或组合物形成,使得它们之间不存在边界。
因此,下盖部115可具有与有效部A的介电层111的介电组合物相同的组合物,同时具有与第一侧边缘部112和第二侧边缘部113的介电组合物不同的介电组合物。
另一方面,由于上盖部114与第一侧边缘部112和第二侧边缘部113一体地形成,因此上盖部114的介电组合物可与第一侧边缘部112和第二侧边缘部113的介电组合物相同。
根据实施例,可通过一体地形成第一侧边缘部112、第二侧边缘部113和上盖部114来减少侧边缘部112和113与陶瓷主体110之间的界面接合,从而改善可靠性。
另外,通过控制第一侧边缘部112、第二侧边缘部113和上盖部114的介电组合物与有效部A的介电层111和下盖部115的介电组合物不同,可改善可靠性。
根据实施例,上盖部114和下盖部115可具有彼此不同的介电组合物。
下盖部115的介电组合物可与有效部A的介电层111的介电组合物相同,但可与上盖部114的介电组合物不同。
例如,由于上盖部114与第一侧边缘部112及第二侧边缘部113一体地形成,因此上盖部114的介电组合物可不同于下盖部115的介电组合物。
另一方面,有效部A的介电层111以及上盖部114和下盖部115中的一个可具有不同的介电组合物。
详细地,根据实施例,有效部A的介电层111可具有与上盖部114的介电组合物不同的介电组合物。
如上所述,由于上盖部114与第一侧边缘部112和第二侧边缘部113一体地形成,因此上盖部114的介电组合物可与有效部A的介电层111的介电组合物不同。
根据实施例,在陶瓷主体110的上侧陶瓷部和下侧陶瓷部的情况下,从多个内电极121和122中的最外侧(例如,最上部或最下部)内电极121或122到第五表面5和第六表面6中的一个的侧陶瓷部是上盖部114或下盖部115。作为上盖部114或下盖部115的侧陶瓷部区域可具有与作为剩余区域的第一侧边缘部112和第二侧边缘部113的介电组合物不同的介电组合物。
详细地,在陶瓷主体110的侧陶瓷部中,对应于从多个内电极121和122中的最外(例如,最下)内电极121或122到陶瓷主体110的第六表面6的区域的侧陶瓷部区域是下盖部115,并且作为下盖部115的侧陶瓷部区域具有与作为剩余区域的第一侧边缘部112和第二侧边缘部113不同的介电组合物。
根据实施例,包括在第一侧边缘部112和第二侧边缘部113中的镁(Mg)的含量可大于包括在上盖部114和下盖部115中的一个中的镁(Mg)的含量。
详细地,第一侧边缘部112和第二侧边缘部113中包含的镁(Mg)的含量可大于下盖部115中包含的镁(Mg)的含量。
通过将第一侧边缘部112和第二侧边缘部113中包含的镁(Mg)的含量控制为大于下盖部115中包含的镁(Mg)的含量,可增加绝缘击穿电压,从而改善可靠性。
通过控制在与暴露到陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻的第一侧边缘部112和第二侧边缘部113中包含的镁(Mg)的含量,可控制内电极121和122的暴露到陶瓷主体110的在宽度方向上的侧部的边缘氧化物层的长度,因此,可增加击穿电压(BDV),并且可改善耐湿可靠性。
通常,在形成侧边缘部的工艺中,在陶瓷主体和侧边缘部之间的界面处产生大量空隙,从而降低可靠性。
此外,由于在陶瓷主体和侧边缘部之间的界面处产生的空隙而发生电场集中,从而引起降低击穿电压(BDV)的问题。
此外,由于外部烧结密度的降低,空隙可能导致耐湿可靠性的降低。
根据实施例,通过将第一侧边缘部112和第二侧边缘部113中(以及上盖部114中)包含的镁(Mg)的含量调节为大于下盖部115中包含的镁(Mg)的含量,在陶瓷主体110与侧边缘部112和113彼此接触的界面处产生的空隙上可形成氧化物层。
如上所述,当在陶瓷主体110与侧边缘部112和113之间的界面处形成的空隙上形成氧化物层时,可通过确保绝缘来减轻电场的集中,因此,可增加击穿电压(BDV)并且可减少诸如短路的故障。
可通过在制造多层陶瓷电容器的工艺期间控制用于形成陶瓷主体的介电组合物和用于形成第一侧边缘部和第二侧边缘部的介电组合物彼此不同来执行将第一侧边缘部112和第二侧边缘部113中包含的镁(Mg)的含量控制为大于下盖部115中包含的镁(Mg)的含量的方法。
例如,与用于形成陶瓷主体(例如,包括介电层111)的介电组合物不同,通过增加用于形成第一侧边缘部112和第二侧边缘部113(以及用于形成上盖部114)的介电组合物中镁(Mg)的含量,第一侧边缘部112和第二侧边缘部113中包含的镁(Mg)的量可调节为大于下盖部115中包含的镁(Mg)的量,下盖部115利用与用于形成陶瓷主体的介电组合物相同的组合物形成。
另一方面,上盖部114中包含的镁(Mg)的含量可大于下盖部115中包含的镁(Mg)的含量。
如上所述,由于上盖部114与第一侧边缘部112和第二侧边缘部113一体地形成,因此上盖部114包含的镁(Mg)的含量大于下盖部115中包含的镁(Mg)的含量。
根据实施例,上盖部114和下盖部115中的一个中包含的镁(Mg)的含量可大于有效部A的介电层111中包含的镁(Mg)的含量。
详细地,上盖部114中包含的镁(Mg)的含量可大于有效部A的介电层111中包含的镁(Mg)的含量。
由于上盖部114与第一侧边缘部112和第二侧边缘部113一体地形成,因此上盖部114中包含的镁(Mg)的含量可大于有效部A的介电层111中包含的镁(Mg)的含量。
根据实施例,相对于第一侧边缘部和第二侧边缘部以及上盖部中包含的100摩尔(mol)的钛(Ti),第一侧边缘部112和第二侧边缘部113以及上盖部114的镁(Mg)的含量可大于等于10摩尔且小于等于30摩尔。
通过相对于第一侧边缘部和第二侧边缘部以及上盖部中包含的100摩尔的钛(Ti)将第一侧边缘部112和第二侧边缘部113以及上盖部114的镁(Mg)的量控制为大于等于10摩尔且小于等于30摩尔,可提高击穿电压(BDV)和耐湿可靠性。
相对于第一侧边缘部和第二侧边缘部以及上盖部中包含的100摩尔的钛(Ti),如果第一侧边缘部112和第二侧边缘部113以及上盖部114的镁(Mg)的量小于10摩尔,则在陶瓷主体与侧边缘部之间的界面处形成的空隙上的氧化物层的形成可能不足,因此,击穿电压(BDV)可能降低并且诸如短路的缺陷可能增加。
另一方面,相对于第一侧边缘部和第二侧边缘部以及上盖部中包含的100摩尔的钛(Ti),如果第一侧边缘部112和第二侧边缘部113以及上盖部114的镁(Mg)的量大于30摩尔,则可能由于烧结性的劣化而发生诸如击穿电压(BDV)的不均匀分布和可靠性的问题。
然而,如上所述的量不必须限制,并且含量可根据产品设计而变化。
根据实施例,提供了一种微型多层陶瓷电容器,其中介电层111的厚度为0.4μm或更小,并且内电极121或122的厚度为0.4μm或更小。
如在实施例中,当涂覆其中介电层111的厚度为0.4μm或更小并且内电极121或122的厚度为0.4μm或更小的薄膜介电层和内电极时,在边缘部的接合界面处发生的接合强度劣化和耐湿可靠性问题是显著重要的问题。
在实施例中,即使在介电层111以及第一内电极121和第二内电极122为0.4μm或更小的薄膜的情况下,通过将第一侧边缘部112、第二侧边缘部113和上盖部114彼此一体地形成,也可减少侧边缘部和陶瓷主体之间的界面接合,从而改善可靠性。
然而,薄膜不一定意味着介电层111以及第一内电极121和第二内电极122的厚度为0.4μm或更小,并且更一般地,可被理解为包括的介电层和内电极具有比现有技术产品的厚度更薄的厚度。
图5A至5D是示意性地示出根据另一实施例的制造多层陶瓷电容器的方法的截面图和透视图。
根据另一实施例,制造多层陶瓷电容器的方法包括:制备第一陶瓷生片和第二陶瓷生片,在第一陶瓷生片上以预定间隔形成多个第一内电极图案,在第二陶瓷生片上以预定间隔形成多个第二内电极图案;以多个第一内电极图案和多个第二内电极图案彼此叠置的方式层叠第一陶瓷生片和第二陶瓷生片,并且通过在层叠主体的下部层叠多个陶瓷生片形成下盖部,从而形成陶瓷生片层叠体;切割陶瓷生片层叠体以具有多个第一内电极图案和多个第二内电极图案的在宽度方向上的边缘暴露的侧表面;在层叠体的上部上和侧表面上形成第一侧边缘部、第二侧边缘部和上盖部;以及烧制切割的层叠体以提供包括具有介电层以及第一内电极和第二内电极的有效部和下盖部的陶瓷主体。第一侧边缘部、第二侧边缘部和上盖部的形成通过添加陶瓷材料以一体地形成第一侧边缘部、第二侧边缘部和上盖部来进行。
在下文中,将描述根据另一实施例的制造多层陶瓷电容器的方法。
如图5A中所示,多个带形第一内电极图案221形成在陶瓷生片211上以预定间隔彼此间隔开。多个带形第一内电极图案221可彼此平行地形成。
陶瓷生片211可利用包含陶瓷粉末、有机溶剂和有机粘合剂的陶瓷膏形成。
陶瓷粉末是具有高介电常数的材料,并且可以是钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等,但不限于此。具体地,可使用钛酸钡(BaTiO3)基粉末。当烧制陶瓷生片211时,陶瓷生片211成为构成陶瓷主体110的介电层111。
带形第一内电极图案221可利用包含导电金属的内电极膏形成。导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金,但不限于此。
在陶瓷生片211上形成带形第一内电极图案221的方法没有特别限制,但是可通过例如印刷方法(诸如丝网印刷方法或凹版印刷方法)形成。
尽管未示出,但是多个带形第二内电极图案222可类似地以预定间隔形成在另一陶瓷生片211上。
在下文中,其上形成有第一内电极图案221的陶瓷生片可被称为第一陶瓷生片,并且其上形成有第二内电极图案222的陶瓷生片可被称为第二陶瓷生片。
接着,如图5B中所示,以这样的方式可交替堆叠第一陶瓷生片和第二陶瓷生片:带形第一内电极图案221和带形第二内电极图案222交替堆叠为与彼此偏移的相邻图案之间的间隔彼此叠置。
此后,带形第一内电极图案221可以是第一内电极121,并且带形第二内电极图案222可以是第二内电极122。
根据另一实施例,第一陶瓷生片和第二陶瓷生片中的每个的厚度td为0.6μm或更小,并且第一内电极图案和第二内电极图案中的每个的厚度te为0.5μm或更小。
由于本公开的实施例的特征在于非常小的高容量多层陶瓷电容器,其具有这样的薄膜:介电层具有0.4μm或更小的厚度,并且内电极具有0.4μm或更小的厚度,因此第一陶瓷生片和第二陶瓷生片在烧制之前的厚度td为0.6μm或更小,并且第一内电极图案和第二内电极图案在烧制之前的厚度te为0.5μm或更小。
图5C是示出根据实施例的其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体220的截面图,并且图5D是其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体220的透视图。
参照图5C和5D,其上印刷有多个平行的带形第一内电极图案221的第一陶瓷生片和其上印刷有多个平行的带形第二内电极图案222的第二陶瓷生片交替堆叠。
详细地,第一陶瓷生片和第二陶瓷生片可以以这样的方式堆叠:印刷在第一陶瓷生片上的带形第一内电极图案221的中央部与印刷在第二陶瓷生片上的带形第二内电极图案222之间的间隙重叠。
堆叠第一陶瓷生片和第二陶瓷生片以使第一内电极图案221和第二内电极图案222彼此叠置,并且多个陶瓷生片设置在层叠主体的下部,以形成其上已经形成有下盖部的陶瓷生片层叠体220。
接着,如图5D中所示,陶瓷生片层叠体220可横跨多个带形第一内电极图案221和带形第二内电极图案222被切割。例如,陶瓷生片层叠体220可成为通过沿着彼此正交的切割线C1-C1和C2-C2切割而提供的层叠体210。
详细地,带形第一内电极图案221和带形第二内电极图案222可在长度方向上被切割并分成具有预定宽度的条形的多个多层主体。此时,层叠的陶瓷生片也与内电极图案一起切割。因此,介电层可形成为具有与内电极的宽度相同的宽度。
可沿着切割线C2-C2执行切割以符合单个陶瓷主体尺寸。例如,在形成第一侧边缘部和第二侧边缘部之前,可通过沿着切割线C1-C1执行切割形成条形的层叠体,所述切割线C1-C1垂直于多个第一内电极图案和多个第二内电极图案之间的预定间隔延伸,并且在形成所述第一侧边缘部、所述第二侧边缘部和所述上盖部之后,通过沿着切割线C2-C2将条形的层叠体切割成单个陶瓷主体尺寸来形成多个层叠体210,所述切割线C2-C2平行于多个第一内电极图案和多个第二内电极图案之间的预定间隔延伸。
例如,可通过这样的方式切割条形层叠体:以相同的切割线切割叠置的第一内电极的中央部和形成在第二内电极之间的预定间隙。因此,第一内电极和第二内电极的端部可分别暴露在相对的切割表面上。
此后,可在层叠体210的第一侧表面和第二侧表面上形成第一侧边缘部和第二侧边缘部,同时,可在层叠体210的上表面上形成上盖部。
图6A至6B是示意性地示出根据第一实施例的制造多层陶瓷电容器的方法的透视图。
参照图6A和6B,根据第一实施例的多层陶瓷电容器的制造方法包括:制备条形层叠体210,条形层叠体210形成为具有以侧边缘之间的距离延伸的宽度;以及在层叠体210的上部上和侧表面上一体地形成第一侧边缘部、第二侧边缘部和上盖部,第一内电极图案221和第二内电极图案222的边缘暴露到侧表面上。
接着,切割并烧制层叠体210以形成陶瓷主体110,陶瓷主体110包括有效部A、下盖部115、第一侧边缘部112、第二侧边缘部113和上盖部114,有效部A包括介电层111以及第一内电极121和第二内电极122。
根据第一实施例,形成第一侧边缘部212、第二侧边缘部213和上盖部214可通过添加陶瓷材料以彼此一体地形成第一侧边缘部212、第二侧边缘部213和上盖部214来执行。
另外,根据第一实施例,与稍后将描述的第二实施例不同,第一侧边缘部212、第二侧边缘部213和上盖部214通过向条形层叠体210添加陶瓷材料而一体地形成。
第一侧边缘部212、第二侧边缘部213和上盖部214的形成可通过将陶瓷浆料注射到条形层叠体210上或将介电片压制到条形层叠体210上来执行。
在将介电片压靠在条形层叠体210上时,可使用具有相对高流动性的介电片。
在切割陶瓷生片层叠体210时,下盖部215可被切割到其与第一侧边缘部212和第二侧边缘部213的宽度相对应的区域。
为此,下盖部215可形成为具有相对于层叠体210的宽度以第一侧边缘部212和第二侧边缘部213的宽度延伸的宽度。
图7A至7B是示意性地示出根据第二实施例的制造多层陶瓷电容器的方法的透视图。
参照图7A和图7B,根据第二实施例,形成第一侧边缘部212、第二侧边缘部213和上盖部214可在通过切割陶瓷生片层叠体210形成的多个堆叠片的状态下进行。
由于除了第一侧边缘部212、第二侧边缘部213和上盖部214以多个堆叠片的状态一体地形成之外,根据第二实施例的制造多层陶瓷电容器的方法大致类似于根据上述第一实施例的制造多层陶瓷电容器的方法,因此将省略其详细描述。
此后,外电极可分别形成在陶瓷主体的第三表面上和陶瓷主体的第四表面上,第一内电极暴露到第三表面并且第二内电极暴露到第四表面。
另外,在此将省略对与上述实施例中的特征相同的部分的描述以避免重复。
如上所述,根据实施例,通过一体地形成第一侧边缘部、第二侧边缘部和上盖部,可减少侧边缘部和主体之间的界面接合,并且可改善可靠性。
另外,通过控制第一侧边缘部、第二侧边缘部和上盖部的介电组合物与有效部的介电层和下盖部的介电组合物不同,可改善可靠性。
虽然本公开包括具体示例,但是对于本领域普通技术人员将明显的是,在不脱离权利要求及它们的等同物的精神和范围的情况下,可在这些示例中做出形式上和细节上的各种改变。在此描述的示例将仅被认为是描述性含义,而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似的特征或方面。如果按照不同的顺序执行描述的技术,和/或如果按照不同的方式组合描述的系统、架构、装置或者电路中的组件和/或通过其他组件或者它们的等同物替换或者补充描述的系统、架构、装置或者电路中的组件,则可获得适当的结果。因此,本公开的范围不由具体实施方式限定,而是由权利要求及它们的等同物限定,在权利要求及它们的等同物的范围内的所有变型将被解释为包含于本公开中。

Claims (27)

1.一种多层陶瓷电容器,包括:
陶瓷主体,包括介电层,所述陶瓷主体具有彼此相对的第一表面和第二表面、彼此相对并连接所述第一表面和所述第二表面的第三表面和第四表面、以及彼此相对并且连接所述第一表面至所述第四表面的第五表面和第六表面;
多个内电极,设置在所述陶瓷主体内部以彼此叠置并且所述介电层介于所述多个内电极之间,并且所述多个内电极各自暴露到所述第三表面和所述第四表面中的一个表面以及所述第一表面和所述第二表面;以及
第一侧边缘部和第二侧边缘部,设置在所述多个内电极的暴露到所述第一表面和所述第二表面的侧部上,
其中,所述陶瓷主体包括有效部、设置在所述有效部上方的上盖部和设置在所述有效部下方的下盖部,所述有效部包括设置成彼此叠置并且所述介电层介于所述多个内电极之间以形成电容的所述多个内电极,并且
所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的一个的介电组合物不同的介电组合物。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述上盖部和所述下盖部具有不同的介电组合物。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述有效部的所述介电层与所述上盖部和所述下盖部中的一个具有不同的介电组合物。
4.根据权利要求1所述的多层陶瓷电容器,其中,在所述多层陶瓷电容器的平行于所述第一表面的侧表面中,与所述陶瓷主体的所述第五表面和所述第六表面中的一个相邻的第一部具有与形成所述第一侧边缘部或所述第二侧边缘部的第二部不同的介电组合物。
5.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部中包含的镁(Mg)的含量大于所述上盖部和所述下盖部中的一个中包含的镁(Mg)的含量。
6.根据权利要求1所述的多层陶瓷电容器,其中,所述上盖部中包含的镁(Mg)的含量大于所述下盖部中包含的镁(Mg)的含量。
7.根据权利要求1所述的多层陶瓷电容器,其中,所述上盖部和所述下盖部中的一个中包含的镁(Mg)的含量大于所述有效部的所述介电层中包含的镁(Mg)的含量。
8.一种制造多层陶瓷电容器的方法,包括:
制备第一陶瓷生片和第二陶瓷生片,多个第一内电极图案在所述第一陶瓷生片上彼此间隔开预定间隔,多个第二内电极图案在所述第二陶瓷生片上彼此间隔开预定间隔;
以所述多个第一内电极图案和所述多个第二内电极图案彼此叠置的方式层叠所述第一陶瓷生片和所述第二陶瓷生片,并且通过在层叠主体的下部层叠多个陶瓷生片形成下盖部,从而形成陶瓷生片层叠体;
切割所述陶瓷生片层叠体以具有使所述多个第一内电极图案和所述多个第二内电极图案的在宽度方向上的边缘暴露的侧表面;
在切割的陶瓷生片层叠体的上部上和所述侧表面上彼此一体地形成第一侧边缘部、第二侧边缘部和上盖部;以及
烧制所述切割的陶瓷生片层叠体以提供包括有效部和下盖部的陶瓷主体,所述有效部具有介电层以及第一内电极和第二内电极,
其中,通过添加陶瓷材料以使所述第一侧边缘部、所述第二侧边缘部和所述上盖部彼此一体地形成来执行所述第一侧边缘部、所述第二侧边缘部和所述上盖部的形成。
9.根据权利要求8所述的方法,其中,形成所述第一侧边缘部、所述第二侧边缘部和所述上盖部包括将陶瓷浆料注射到所述切割的陶瓷生片层叠体上或将介电片压制到所述切割的陶瓷生片层叠体上。
10.根据权利要求8所述的方法,所述方法还包括:在形成所述第一侧边缘部、所述第二侧边缘部和所述上盖部之后,沿着切割线切割所述切割的陶瓷生片层叠体,所述切割线平行于所述多个第一内电极图案和所述多个第二内电极图案之间的所述预定间隔延伸。
11.根据权利要求8所述的方法,其中,所述切割步骤还包括:在形成所述第一侧边缘部、所述第二侧边缘部和所述上盖部之前,沿着切割线切割所述陶瓷生片层叠体,所述切割线垂直于所述多个第一内电极图案和所述多个第二内电极图案之间的预定间隔延伸。
12.根据权利要求8所述的方法,其中,在切割所述陶瓷生片层叠体之后,所述下盖部的宽度比所述切割的陶瓷生片层叠体的宽度大所述第一侧边缘部和所述第二侧边缘部的厚度。
13.根据权利要求8所述的方法,其中,所述第一侧边缘部、所述第二侧边缘部和所述上盖部具有与所述下盖部的介电组合物不同的介电组合物。
14.根据权利要求8所述的方法,其中,所述第一侧边缘部、所述第二侧边缘部和所述上盖部具有与所述陶瓷生片层叠体的所述第一陶瓷生片和所述第二陶瓷生片的介电组合物不同的介电组合物。
15.根据权利要求8所述的方法,其中,所述第一侧边缘部、所述第二侧边缘部和所述上盖部中包含的镁(Mg)的含量大于所述下盖部中包含的镁(Mg)的含量。
16.根据权利要求8所述的方法,其中,所述第一侧边缘部、所述第二侧边缘部和所述上盖部中包含的镁(Mg)的含量大于所述陶瓷生片层叠体的所述第一陶瓷生片和所述第二陶瓷生片中包含的镁(Mg)的含量。
17.一种多层陶瓷电容器,包括:
陶瓷主体,具有交替堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间,其中,所述第一内电极和所述第二内电极都暴露到所述陶瓷主体的相对的第一表面和第二表面;
上盖部和下盖部,在所述第一内电极和所述第二内电极的堆叠方向上设置在所述陶瓷主体的上方和下方;以及
第一侧边缘部和第二侧边缘部,分别设置在所述陶瓷主体的所述相对的第一表面和第二表面上,
其中,所述上盖部具有与所述下盖部不同的介电组合物。
18.根据权利要求17所述的多层陶瓷电容器,其中,所述上盖部和所述下盖部中的一个具有与所述陶瓷主体的所述介电层相同的介电组合物。
19.根据权利要求17所述的多层陶瓷电容器,其中,所述上盖部具有与所述下盖部不同的镁(Mg)含量。
20.根据权利要求17所述的多层陶瓷电容器,其中,所述上盖部和所述下盖部中的一个具有与所述第一侧边缘部和所述第二侧边缘部相同的介电组合物,并且
所述上盖部和所述下盖部中的所述一个具有比所述上盖部和所述下盖部中的另一个高的镁(Mg)含量。
21.根据权利要求20所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部以及所述上盖部和所述下盖部中的所述一个相对于包括在其中的100mol的钛(Ti)具有大于等于10mol且小于等于30mol的镁(Mg)含量。
22.根据权利要求20所述的多层陶瓷电容器,其中,所述陶瓷主体的所述第一表面和所述第二表面设置为在宽度方向上彼此相对,并且
所述上盖部和所述下盖部中的所述另一个在宽度方向上测量的宽度大于所述陶瓷主体在所述宽度方向上测量的宽度。
23.一种多层陶瓷电容器,包括:
陶瓷主体,具有交替堆叠的第一内电极和第二内电极并且介电层介于所述第一内电极和所述第二内电极之间,其中,所述第一内电极和所述第二内电极都暴露到所述陶瓷主体的相对的第一表面和第二表面;
上盖部和下盖部,在所述第一内电极和所述第二内电极的堆叠方向上设置在所述陶瓷主体的上方和下方;以及
第一侧边缘部和第二侧边缘部,分别设置在所述陶瓷主体的所述相对的第一表面和第二表面上,
其中,所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的一个不同的镁(Mg)含量。
24.根据权利要求23所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部具有比所述上盖部和所述下盖部中的所述一个高的镁(Mg)含量。
25.根据权利要求23所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部具有与所述上盖部和所述下盖部中的另一个相同的介电组合物和镁含量。
26.根据权利要求23所述的多层陶瓷电容器,其中,所述上盖部和所述下盖部中的所述一个具有与所述陶瓷主体的所述介电层相同的介电组合物。
27.根据权利要求23所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部以及所述上盖部和所述下盖部中的另一个具有相对于包含在其中的100mol的钛(Ti)具有大于等于10mol且小于等于30mol的镁(Mg)含量。
CN202011501323.0A 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法 Pending CN113035569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310362930.0A CN116153666A (zh) 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0173854 2019-12-24
KR1020190173854A KR20210081668A (ko) 2019-12-24 2019-12-24 적층 세라믹 커패시터 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310362930.0A Division CN116153666A (zh) 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN113035569A true CN113035569A (zh) 2021-06-25

Family

ID=76438710

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011501323.0A Pending CN113035569A (zh) 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法
CN202310362930.0A Pending CN116153666A (zh) 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310362930.0A Pending CN116153666A (zh) 2019-12-24 2020-12-18 多层陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (2) US11682524B2 (zh)
JP (2) JP7533823B2 (zh)
KR (2) KR20210081668A (zh)
CN (2) CN113035569A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품
JP2022170166A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品
KR20230078335A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층형 전자 부품
KR20230093745A (ko) 2021-12-20 2023-06-27 삼성전기주식회사 적층 세라믹 전자부품
WO2024014434A1 (ja) * 2022-07-15 2024-01-18 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092424A1 (en) * 2015-09-30 2017-03-30 Murata Manufacturing Co., Ltd. Laminated capacitor
CN109671565A (zh) * 2017-10-13 2019-04-23 三星电机株式会社 多层陶瓷电容器
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121139A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
JP4591537B2 (ja) 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP5205544B1 (ja) * 2012-03-30 2013-06-05 太陽誘電株式会社 積層セラミックコンデンサ
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101701049B1 (ko) * 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6900800B2 (ja) 2017-06-23 2021-07-07 株式会社村田製作所 積層セラミック電子部品の製造方法、及び、積層セラミック電子部品
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN115101339A (zh) * 2018-10-30 2022-09-23 Tdk株式会社 层叠陶瓷电子元件
US11476049B2 (en) * 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
JP2020167199A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092424A1 (en) * 2015-09-30 2017-03-30 Murata Manufacturing Co., Ltd. Laminated capacitor
CN109671565A (zh) * 2017-10-13 2019-04-23 三星电机株式会社 多层陶瓷电容器
KR20190121139A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20230040972A (ko) 2023-03-23
US20230223193A1 (en) 2023-07-13
JP2021103767A (ja) 2021-07-15
CN116153666A (zh) 2023-05-23
JP2023076581A (ja) 2023-06-01
KR20210081668A (ko) 2021-07-02
US20210193389A1 (en) 2021-06-24
US11682524B2 (en) 2023-06-20
JP7533823B2 (ja) 2024-08-14

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
CN115083779B (zh) 多层陶瓷电容器
US11551866B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US11682524B2 (en) Multilayer ceramic capacitor including side margin portion having dielectric composition different than cover portion
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
US11348730B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20200051744A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination