CN112542939B - 一种原边反馈同步响应电路 - Google Patents

Abstract

本发明公开了一种原边反馈同步响应电路，包括带隙基准电路、反馈端采样信号电路、反馈端采样保持电路、电流转换电路、同步补偿电路、同步响应误差比较器、导通时间产生电路、关断时间产生电路和PWM逻辑电路。本发明能跟踪负载动态变化，并在当前PWM完整周期内同步调整当前周期原边峰值电流和占空比，同步控制驱动管开关信号以快速响应系统带载状态。

Description

一种原边反馈同步响应电路

技术领域

本发明涉及开关电源设计技术领域，具体涉及一种原边反馈同步响应电路。

背景技术

传统的反激式开关电源常用副边反馈的类型，也就是采用光耦合器件来实现输出电压反馈和电气隔离，但是随着便携式充电电源体积小型化的趋势，和单位功率密度提高的潮流，原边反馈技术越来越受到市场热衷。相对于副边反馈类型的开关电源，原边反馈不采用光耦合器进行隔离反馈，直接从原边绕组或者原边辅助绕组上精确采样得到输出电压信号，解决了传统的光耦隔离带来的问题。同时，由于省去了光耦合器件和TL431两个芯片及其配合器件，原边反馈的变换器减小了系统的体积，降低了系统的成本，在锂电池充电器和小功率LED驱动等领域有巨大的优势。

但是，由于反馈方式的拓扑原理不同，如图1所示，在原边反馈的变换器中，控制电路不能直接检测到输出状态，只能通过辅助绕组检测到输出状态，然后通过FB反馈端分压电阻RFB1和RFB2，得到和输出状态相关的电压参数。由于该拓扑结构固有的采样信号的缺陷，在PWM每个完整周期中，本周期内的导通时间是由上一个PWM周期计算到的VEA电压决定的。本PWM完整周期内的关断时间是由本周期采样保持得到的采样保持信号通过VEA电压决定的。也就是说在一个PWM完整周期之内，导通时间和关断时间没有同步响应。

发明内容

针对现有技术中的上述不足，本发明提供的一种原边反馈同步响应电路解决了原边反馈中在一个PWM完整周期之内，导通时间和关断时间没有同步响应的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种原边反馈同步响应电路，包括带隙基准电路、反馈端采样信号电路、反馈端采样保持电路、电流转换电路、同步补偿电路、同步响应误差比较器、导通时间产生电路、关断时间产生电路和PWM逻辑电路，所述带隙基准电路分别输出偏置电压VA到反馈端采样信号电路和基准电压VREF到同步响应误差比较器，所述反馈端采样信号电路输出采样时间信号SA到反馈端采样保持电路和同步补偿电路，所述反馈端采样保持电路输出FBDETA信号到同步补偿电路和同步响应误差比较器，所述电流转换电路输出IEA信号到同步补偿电路，所述同步补偿电路输出FBDETB信号到同步响应误差比较器，所述同步响应误差比较器输出VEA信号连接电流转换电路、导通时间产生电路和关断时间产生电路，所述导通时间产生电路输出逻辑信号TON到PWM逻辑电路，所述关断时间产生电路输出逻辑信号TOFF并连接PWM逻辑电路，所述PWM逻辑电路输出PWM信号，所述PWM信号输入同步补偿电路。

进一步地：所述反馈端采样信号电路和反馈端采样保持电路均输入FB电压信号。

进一步地：所述反馈端采样信号电路的FB电压信号与偏置电压VA比较，得到FB电压退磁结束的时间信号，对时间信号进行模拟和逻辑运算，得到采样时间信号SA。

进一步地：所述反馈端采样保持电路通过采样时间信号SA在FB电压信号退磁结束之前对FB电压信号的正端进行采样并存储保持，得到FBDETA信号。

进一步地：所述同步补偿电路包括电容CA、电容CB和电容CC，所述电容CA的正极与开关CTRA的一端连接并连接FBDETA信号，所述电容CA的负极连接到地，所述电容CB的正极连接开关K1的另一端、开关K2的一端和开关K3的一端，所述电容CB的负极连接到地，所述开关K2的另一端连接IEA信号，所述电容CC的另一端连接开关K3并输出FBDETB信号，所述开关K1连接CTRA信号，所述开关K2连接PWM信号，所述开关K3连接CTRB信号。

进一步地：所述同步响应误差比较器包括运算放大器OPA、运算放大器OPB和运算放大器OPC，所述运算放大器OPA的正极连接FBDETB信号，所述运算放大器OPA的负极分别与运算放大器OPA的输出端和电阻RA的一端连接，所述电阻RA的另一端与运算放大器OPB的负极和电阻RB的一端连接，所述运算放大器OPB的正极连接FBDETA信号，所述运算放大器OPB的输出端分别与电阻RB的另一端和电阻RC的一端连接，所述电阻RC的另一端分别与电阻RD的一端和运算放大器OPC的负极连接，所述运算放大器OPC的正极连接基准电压VREF，所述运算放大器OPC的输出端连接电阻RD的另一端并输出VEA信号。

本发明的有益效果为：本发明能跟踪负载动态变化，并在当前PWM完整周期内同步调整当前周期原边峰值电流和占空比，同步控制驱动管开关信号快速响应系统带载状态。

附图说明

图1为典型的反激原边反馈AC/DC电路拓扑结构图；

图2为本发明电路框图；

图3为本发明中同步补偿电路和同步响应误差比较器的电路图；

图4为传统误差比较器；

图5为本发明实施例中PWM逻辑信号时序图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图2所示，一种原边反馈同步响应电路，包括带隙基准电路、反馈端采样信号电路、反馈端采样保持电路、电流转换电路、同步补偿电路、同步响应误差比较器、导通时间产生电路、关断时间产生电路和PWM逻辑电路，所述带隙基准电路分别输出偏置电压VA到反馈端采样信号电路和基准电压VREF到同步响应误差比较器，所述反馈端采样信号电路输出采样时间信号SA到反馈端采样保持电路和同步补偿电路，所述反馈端采样保持电路输出FBDETA信号到同步补偿电路和同步响应误差比较器，所述电流转换电路输出IEA信号到同步补偿电路，所述同步补偿电路输出FBDETB信号到同步响应误差比较器，所述同步响应误差比较器输出VEA信号连接电流转换电路、导通时间产生电路和关断时间产生电路，所述导通时间产生电路输出逻辑信号TON到PWM逻辑电路，所述关断时间产生电路输出逻辑信号TOFF并连接PWM逻辑电路，所述PWM逻辑电路输出PWM信号，所述PWM信号输入同步补偿电路。所述反馈端采样信号电路和反馈端采样保持电路均输入FB电压信号。

如图1所示，在原边反馈拓扑结构中，辅助绕组上通过RFB1和REFB2电阻比例分压得出的FB电压，将得到的FB电压和设定的固定电压VA比较，得到FB退磁结束的时间信号，然后对退磁信号进行运算处理，得到采样时间信号SA，通过采样时间信号SA可以在固定的时间采样FB端电压值，并存储保持。

PWM信号高电平时，驱动MOSFET器件打开，此时辅助绕组端电压为负压，FB端为负电压，FB端负电压为内部二极管的反向击穿电压，此时FB的电压和输出负载状态没有关联，不能采样此时FB端的电压。

PWM信号低电平时，驱动MOSFET器件关闭。在次级绕组退磁结束之前，次级绕组通过输出二极管给输出电容提供能量。输出电压加输出二极管导通压降之和，再乘辅助绕组和次级绕组的匝比，得到辅助绕组的电压。辅助绕组上通过RFB1和REFB2电阻比例分压得出的FB电压，此时FB电压能正确反映输出的状态。

原边反馈系统中，只会在FB保持为高电平的退磁之内，才会对FB电压采样保持。当退磁完成之后，FB电压进入阻尼振荡状态，这阻尼振荡段时间之内也不能对FB电压采样保持。在FB端退磁结束之前为高电平信号，通过对FB为高电平信号的时间信号进行模拟和逻辑运算，得到采样信号SA。因此存在固有特点，即上一个PWM周期内FB端退磁时间决定本PWM周期的采样信号。

反馈端采样保持电路，通过采样时间信号SA在FB端退磁结束之对FB端正电压进行采样，并存储保持。因为采样信号SA的滞后性，上一PWM完整周期内在退磁时间内采样得到的FBDETA电压会穿越本周期关断时间和下一周期的导通时间。

电流转换电路，将同步响应误差比较器输出电压VEA接电流转换电路的输入端，电流转换电路输出电流信号IEA。误差比较器输出电压VEA越大，电流转换电路输出电流信号IEA越大，电压VEA越小，电流转换电路输出电流信号IEA越小。

如图3所示，所述同步补偿电路包括电容CA、电容CB和电容CC，所述电容CA的正极与开关CTRA的一端连接并连接FBDETA信号，所述电容CA的负极连接到地，所述电容CB的正极连接开关K1的另一端、开关K2的一端和开关K3的一端，所述电容CB的负极连接到地，所述开关K2的另一端连接IEA信号，所述电容CC的另一端连接开关K3并输出FBDETB信号，所述开关K1连接CTRA信号，所述开关K2连接PWM信号，所述开关K3连接CTRB信号。

同步补偿电路，将反馈端采样保持电路的输出端FBDETA接同步补偿电路输入端，将电流转换电路输出端IEA接同步补偿电路输入端，将PWM逻辑控制输出端PWM信号接同步补偿电路输入端，同步补偿电路输出信号为FBDETB。电容上初始电压保持为FBDETA的状态，PWM高电平时，对电容充电，PWM低电平时，将电容上的电压保持FBDEAB。PWM高电平时间越大，FBDETB电压越大。电流转换电路输出端IEA越大，FBDETB电压越大。本PWM完整周期内的导通状态会给FBDETA叠加一路电压分量，该分量的大小和本PWM周期内的导通时间直接关联。

如图3所示，所述同步响应误差比较器包括运算放大器OPA、运算放大器OPB和运算放大器OPC，所述运算放大器OPA的正极连接FBDETB信号，所述运算放大器OPA的负极分别与运算放大器OPA的输出端和电阻RA的一端连接，所述电阻RA的另一端与运算放大器OPB的负极和电阻RB的一端连接，所述运算放大器OPB的正极连接FBDETA信号，所述运算放大器OPB的输出端分别与电阻RB的另一端和电阻RC的一端连接，所述电阻RC的另一端分别与电阻RD的一端和运算放大器OPC的负极连接，所述运算放大器OPC的正极连接基准电压VREF，所述运算放大器OPC的输出端连接电阻RD的另一端并输出VEA信号。

同步响应误差比较器，将带隙基准输出信号VREF接入同步响应误差比较器输入端，将采样保持电路输出信号FBDETA接入同步响应误差比较器输入端，将同步响应补偿电路输出信号FBDETB接入同步响应误差比较器输入端,同步响应误差比较器的输出信号为VEA。传统原边反馈中误差比较器的输出信号VEA信号大小，直接体现出输出状态和系统设定稳定状态的差异。VEA信号的大小，直接决定下一个PWM开关状态的导通时间。本周期内的导通时间是由上一个周期检测到的VEA电压决定的。本周期的关断时间是由本周期采样保持得到的采样保持信号经过误差比较器运输得出VEA电压决定的。那么导通时间和关断时间是割裂的；也就是说在一个PWM完整周期内，决定导通时间的输出状态和决定关断时间的输出状态是没有同步响应。

关断时间产生电路，将同步响应误差比较器输出信号VEA接入关断时间产生电路，关断时间产生电路输出逻辑信号TOFF。

导通时间产生电路，将同步响应误差比较器输出信号VEA接入导通时间产生电路，导通时间产生电路输出逻辑信号TON。

PWM逻辑电路，将导通时间产生电路的输出信号TON接PWM逻辑电路输入端，关断时间产生电路的输出逻辑信号TOFF接PWM逻辑电路输入端，经过逻辑运算，PWM逻辑电路输出PWM信号，PWM信号控制功率MOSFET导通和关断。

如图4所示，传统的误差比较器主要由两个运算放大器OPC和OPD组成，将反馈端采样保持电路的输出信号FBDET接入运算放大器OPB的正端。将带隙基准输出信号VREF接入运算放大器OPC的正端。电阻RC第一端口连接运算放大器OPB的负端和OPB的输出端，第二端口连接运算放大器OPC的负端和RD电阻的第二端口。电阻RD的第一端口连接运算放大器OPC的输出，第二端口连接运算放大器OPC的负端，同时连接RC的第二端口。两个运放组成差分放大器。电阻RC两端的电压差即为VREF和FBDETA的电压差，通过电阻RD和RC的电阻比例，将VREF和FBDETA的电压差放大到VEA上。

为达到同步响应的目的，首先增加同步补偿电路。将FBDETA电压存储保持在电容CA上。通过CTRA信号将FBDETA电压状态存储保持在电容CB上。当PWM信号开启时，电压电流转换电路的输出电流IEA给电容CB充电，那么电容CB上面就会产生一路三角波信号，其峰值电压和PWM的开启时间呈正比例，和充电电流IEA的大小型呈正比例。当PWM开启时间结束，将电容CB上面的峰值电压通过CTRB控制信号传输并保持在电容CC上面，形成输出信号FBDETB。这样FBDETB信号为FBDETA电压的基础上叠加了一个三角电压分量，该电压分量的大小和本周期内的PWM导通时间有关，也和上一周期的误差比较器输出电压有关。

本发明所述的同步响应误差比较器，在传统误差比较器的基础上增加了一个运算放大器OPA，和两个电阻RA和RB。将同步补偿电路的输出信号FBDETB引入运算放大器OPA的正端，将运算放大器OPA的负端和运算放大器的输出端相连，形成负反馈电路。那么OPA的输出电压V1等于FBDETB的电压。同样的OPB也是形成负反馈电路。那么运算放大器OPB的负端V2的电压等于OPB的正端FBDETA的电压。那么电阻RA两头的电压分别是FBDETB和FBDETA电压，必然的FBDETB大于FBDETA电压，电流从V1点流向V2点，再从V2点经过电阻RB流向V3点，再从V3点返回OPB内部。那么电阻RB两端的压差为FBDETB和FBDETA的压差再乘RA和RB的电阻比例。和传统的误差比较器相比，V3点的电压不再是传统误差比较器的FBDETA电压了，而是叠加了PWM导通时间对FBDETA的电压分量。因此输出电压VEA同步受到本周期导通时间的影响。如图5所示，又因为VEA电压是决定本PWM完整周期内的关断时间TOFF的，一旦VEA电压同步受到本周期导通时间的影响，本周期TOFF时间相应的同步受本周期TON时间影响。这样一个完整的PWM周期能够同步调整输出状态。

Claims (4)

1.一种原边反馈同步响应电路，其特征在于，包括带隙基准电路、反馈端采样信号电路、反馈端采样保持电路、电流转换电路、同步补偿电路、同步响应误差比较器、导通时间产生电路、关断时间产生电路和PWM逻辑电路，所述带隙基准电路分别输出偏置电压VA到反馈端采样信号电路和基准电压VREF到同步响应误差比较器，所述反馈端采样信号电路输出采样时间信号SA到反馈端采样保持电路和同步补偿电路，所述反馈端采样保持电路输出FBDETA信号到同步补偿电路和同步响应误差比较器，所述电流转换电路输出IEA信号到同步补偿电路，所述同步补偿电路输出FBDETB信号到同步响应误差比较器，所述同步响应误差比较器输出VEA信号连接电流转换电路、导通时间产生电路和关断时间产生电路，所述导通时间产生电路输出逻辑信号TON到PWM逻辑电路，所述关断时间产生电路输出逻辑信号TOFF并连接PWM逻辑电路，所述PWM逻辑电路输出PWM信号，所述PWM信号输入同步补偿电路；

所述同步补偿电路包括电容CA、电容CB和电容CC，所述电容CA的正极与开关K1的一端连接并连接FBDETA信号，所述电容CA的负极连接到地，所述电容CB的正极连接开关K1的另一端、开关K2的一端和开关K3的一端，所述电容CB的负极连接到地，所述开关K2的另一端连接IEA信号，所述电容CC的正极连接开关K3的另一端并输出FBDETB信号，所述电容CC的负极连接到地，所述开关K1连接CTRA信号，所述开关K2连接PWM信号，所述开关K3连接CTRB信号；

所述同步响应误差比较器包括运算放大器OPA、运算放大器OPB和运算放大器OPC，所述运算放大器OPA的正极连接FBDETB信号，所述运算放大器OPA的负极分别与运算放大器OPA的输出端和电阻RA的一端连接，所述电阻RA的另一端与运算放大器OPB的负极和电阻RB的一端连接，所述运算放大器OPB的正极连接FBDETA信号，所述运算放大器OPB的输出端分别与电阻RB的另一端和电阻RC的一端连接，所述电阻RC的另一端分别与电阻RD的一端和运算放大器OPC的负极连接，所述运算放大器OPC的正极连接基准电压VREF，所述运算放大器OPC的输出端连接电阻RD的另一端并输出VEA信号。

2.根据权利要求1所述的原边反馈同步响应电路，其特征在于，所述反馈端采样信号电路和反馈端采样保持电路均输入FB电压信号。

3.根据权利要求2所述的原边反馈同步响应电路，其特征在于，所述反馈端采样信号电路的FB电压信号与偏置电压VA比较，得到FB电压信号退磁结束的时间信号，对时间信号进行模拟和逻辑运算，得到采样时间信号SA。

4.根据权利要求3所述的原边反馈同步响应电路，其特征在于，所述反馈端采样保持电路通过采样时间信号SA在FB电压信号退磁结束之前对FB电压信号的正端进行采样并存储保持，得到FBDETA信号。

Images