Nothing Special   »   [go: up one dir, main page]

CN112435922A - 一种在csoi上刻蚀悬臂梁的方法 - Google Patents

一种在csoi上刻蚀悬臂梁的方法 Download PDF

Info

Publication number
CN112435922A
CN112435922A CN202011264661.7A CN202011264661A CN112435922A CN 112435922 A CN112435922 A CN 112435922A CN 202011264661 A CN202011264661 A CN 202011264661A CN 112435922 A CN112435922 A CN 112435922A
Authority
CN
China
Prior art keywords
etching
layer
insulating layer
csoi
cantilever beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011264661.7A
Other languages
English (en)
Inventor
孙成亮
林炳辉
胡博豪
吴志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Memsonics Technologies Co Ltd
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202011264661.7A priority Critical patent/CN112435922A/zh
Publication of CN112435922A publication Critical patent/CN112435922A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009Structural features, others than packages, for protecting a device against environmental influences
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明涉及一种半导体制造工艺,具体涉及一种在CSOI上刻蚀悬臂梁的方法,包括如下步骤:提供一组硅片作为第一绝缘层,在第一绝缘层的表面制作空腔结构;在第一绝缘层表面键合由过渡层和第二绝缘层组成的复合层;在复合层表面依次沉积材料形成结构层;在目标刻蚀区范围内任意地方自上而下刻蚀结构层、第二绝缘层和过渡层形成多个通气孔,使得外界与空腔相连;对原定目标刻蚀区进行图案化刻蚀,最后形成目标结构。本发明的方法通过在CSOI的结构层的目标刻蚀范围内先刻蚀出多个通气小孔消除内部真空腔和外界大气压之间形成的压差,再进行预定刻蚀,从而使得悬臂梁在刻蚀的过程中不会因为内外压差过大而导致局部破坏,提高器件的成品率。

Description

一种在CSOI上刻蚀悬臂梁的方法
技术领域
本发明涉及一种半导体制造工艺,具体涉及一种在CSOI上刻蚀悬臂梁的方法。
背景技术
CSOI,全称为Cavity Silicon-On-insulator,即带有空腔的绝缘衬底上的硅,在CSOI上沉积相应材料可以形成目标结构,例如超声换能器制作在具有空腔的衬底上能够实现特定的功能。但是在器件制作的过程中,由于空腔内部压强低的原因,外界环境与空腔之间形成了一个较大的压强差,CSOI的上表面会受到大气压强所带来的压力,导致上表面层向内部压陷,紧接着在CSOI上沉积的材料层会出现不平整的状况。其次,在带有空腔结构中刻蚀悬臂梁,会出现因为内外压差而在刻蚀处出现局部破坏的问题,进而导致器件的成品率降低。
发明内容
本发明的目的在于提供一种在CSOI上刻蚀悬臂梁的方法,结构层平整,制备工艺简便,易于调节。
本发明实现目的所采用的方案是:一种在CSOI上刻蚀悬臂梁的方法,包括如下步骤:
步骤1:提供一组硅片作为第一绝缘层,在第一绝缘层的表面制作空腔结构;
步骤2:在第一绝缘层表面键合由过渡层和第二绝缘层组成的复合层;
步骤3:在复合层表面依次沉积材料形成结构层;
步骤4:在目标刻蚀区范围内任意地方自上而下刻蚀结构层、第二绝缘层和过渡层形成多个通气孔,使得外界与空腔相连;
步骤5:对原定目标刻蚀区进行图案化刻蚀,最后形成目标结构。
优选地,所述步骤1中,还包括以下操作:在空腔中填满二氧化硅至与所述第一绝缘层表面保持平整。
通过预埋二氧化硅使得第一绝缘层硅衬底表面平整,键合复合层后,形成平整的第一绝缘层/过渡层/第二绝缘层衬底,紧接在平整的表面上均匀沉积材料,得到结构层保持平整性,实际加工出来的器件能最大限度还原理想情况。预埋的二氧化硅在刻蚀时会释放。
优选地,所述步骤1中,空腔的横截面形状为任意多边形、圆形或椭圆形。
优选地,所述步骤3中,结构层为沉积任意材料的混合层。
优选地,所述结构层为电极/压电材料/电极形成的三明治结构层或由电极/压电材料/电极/压电材料/电极形成的压电双晶片结构层。
优选地,所述步骤4中,通气孔为任意形状。
本发明具有以下优点和有益效果:
本发明的方法通过在CSOI的结构层的目标刻蚀范围内先刻蚀出多个通气小孔消除内部真空腔和外界大气压之间形成的压差,再按照掩模板进行预定刻蚀,从而使得悬臂梁在刻蚀的过程中不会因为内外压差过大而导致局部破坏,提高器件的成品率。
附图说明
图1为实施例1中涉及的具有空腔结构的器件的结构示意图;
图2为实施例1中涉及的刻蚀出通气孔的结构示意图;
图3为图2的俯视图;
图4为实施例1中涉及的刻蚀目标区域的结构示意图;
图5为图4的俯视图。
图6为实施例2中涉及的具有空腔结构的一组硅片的结构示意图;
图7为实施例2中涉及的预埋二氧化硅并使表面平整的一组硅片的结构示意图;
图8为实施例2中涉及的在硅片上键合复合层形成晶圆衬底的结构示意图;
图9为实施例2中涉及的在晶圆衬底上沉积材料形成结构层的结构示意图;
图10为实施例2中涉及的释放二氧化硅的过程的结构示意图;
图11为实施例2中涉及的释放二氧化硅完毕后的结构示意图;
以上各图中标记的含义为:
1晶圆衬底,2空腔,3目标刻蚀区,4结构层,5第一绝缘层,6过渡层,7第二绝缘层,8二氧化硅,9通气孔
具体实施方式
为更好的理解本发明,下面的实施例是对本发明的进一步说明,但本发明的内容不仅仅局限于下面的实施例。
实施例1
如图1-5所示,一种在CSOI上刻蚀悬臂梁的方法,包括如下步骤:
步骤1:提供一组硅片作为第一绝缘层5,在第一绝缘层5的表面制作空腔2结构;
步骤2:在第一绝缘层5表面键合由过渡层6和第二绝缘层7组成的复合层,共同形成晶圆衬底1;
步骤3:在复合层表面依次沉积材料形成结构层4;
步骤4:在目标刻蚀区3范围内任意地方自上而下刻蚀结构层4、第二绝缘层7和过渡层6形成多个通气孔9,使得外界与空腔2相连;
步骤5:对原定目标刻蚀区3进行图案化刻蚀,最后形成目标结构。
在其他实施例中,也可直接准备带有空腔2结构的第一绝缘层5。
本实施例中,空腔2的横截面形状为圆形,在其他实施例中空腔2的横截面形状可以为任意多边形或椭圆形,根据需要设置即可。
本实施例中,所述结构层4为电极/压电材料/电极形成的三明治结构层4,在其他实施例中结构层4为沉积任意材料的混合层,也可以为由电极/压电材料/电极/压电材料/电极形成的压电双晶片结构层4,根据实际需要设置即可。
本实施例中,所述步骤4中,通气孔为任意形状,是空腔与大气连通即可。
实施例2
如图1-6所示,本实施例与实施例1的区别在于:
所述步骤1中,还包括以下操作:在空腔2中填满二氧化硅8至与第一绝缘层5表面保持平整。
通过预埋二氧化硅8使得第一绝缘层5硅衬底表面平整,键合复合层后,形成平整的第一绝缘层5/过渡层6/第二绝缘层7衬底,紧接在平整的表面上均匀沉积材料,得到结构层4保持平整性,实际加工出来的器件能最大限度还原理想情况。预埋的二氧化硅8在刻蚀时会释放。
以上所述是本发明的优选实施方式而已,当然不能以此来限定本发明之权利范围,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和变动,这些改进和变动也视为本发明的保护范围。

Claims (6)

1.一种在CSOI上刻蚀悬臂梁的方法,其特征在于,包括如下步骤:
步骤1:提供一组硅片作为第一绝缘层,在第一绝缘层的表面制作空腔结构;
步骤2:在第一绝缘层表面键合由过渡层和第二绝缘层组成的复合层;
步骤3:在复合层表面依次沉积材料形成结构层;
步骤4:在目标刻蚀区范围内任意地方自上而下刻蚀结构层、第二绝缘层和过渡层形成多个通气孔,使得外界与空腔相连;
步骤5:对原定目标刻蚀区进行图案化刻蚀,最后形成目标结构。
2.根据权利要求1所述的在CSOI上刻蚀悬臂梁的方法,其特征在于:所述步骤1中,还包括以下操作:在空腔中填满二氧化硅至与所述第一绝缘层表面保持平整。
3.根据权利要求1所述的在CSOI上刻蚀悬臂梁的方法,其特征在于:所述步骤1中,空腔的横截面形状为任意多边形、圆形或椭圆形。
4.根据权利要求1所述的在CSOI上刻蚀悬臂梁的方法,其特征在于:所述步骤3中,结构层为沉积任意材料的混合层。
5.根据权利要求4所述的在CSOI上刻蚀悬臂梁的方法,其特征在于:所述结构层为电极/压电材料/电极形成的三明治结构层或由电极/压电材料/电极/压电材料/电极形成的压电双晶片结构层。
6.根据权利要求1所述的在CSOI上刻蚀悬臂梁的方法,其特征在于:所述步骤4中,通气孔为任意形状。
CN202011264661.7A 2020-11-11 2020-11-11 一种在csoi上刻蚀悬臂梁的方法 Pending CN112435922A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011264661.7A CN112435922A (zh) 2020-11-11 2020-11-11 一种在csoi上刻蚀悬臂梁的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011264661.7A CN112435922A (zh) 2020-11-11 2020-11-11 一种在csoi上刻蚀悬臂梁的方法

Publications (1)

Publication Number Publication Date
CN112435922A true CN112435922A (zh) 2021-03-02

Family

ID=74699914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011264661.7A Pending CN112435922A (zh) 2020-11-11 2020-11-11 一种在csoi上刻蚀悬臂梁的方法

Country Status (1)

Country Link
CN (1) CN112435922A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032293A1 (en) * 2001-08-07 2003-02-13 Korean Institute Of Science And Technology High sensitive micro-cantilever sensor and fabricating method thereof
US20040145344A1 (en) * 2001-10-19 2004-07-29 Bushong William C. Method and apparatus for regulating charging of electrochemical cells
US20050009299A1 (en) * 2003-03-31 2005-01-13 Takashi Wada Method of manufacturing a semiconductor device
EP1542323A2 (de) * 2003-11-28 2005-06-15 Dehn + Söhne Gmbh + Co Kg Überspannungsschutzeinrichtung auf Funkenstreckenbasis, umfassend mindestens zwei in einem druckdichten Gehäuse befindliche Hauptelektroden
JP2006101005A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 薄膜圧電共振器、高周波回路実装体及び薄膜圧電共振器の製造方法
US20070037311A1 (en) * 2005-08-10 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
US20170155038A1 (en) * 2015-11-30 2017-06-01 Sabic Global Technologies, B.V. Methods and Systems for Making Piezoelectric Cantilever Actuators
CN110602616A (zh) * 2019-08-28 2019-12-20 武汉大学 一种高灵敏度mems压电式麦克风
CN111174951A (zh) * 2020-01-06 2020-05-19 武汉大学 一种压电式传感器及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032293A1 (en) * 2001-08-07 2003-02-13 Korean Institute Of Science And Technology High sensitive micro-cantilever sensor and fabricating method thereof
US20040145344A1 (en) * 2001-10-19 2004-07-29 Bushong William C. Method and apparatus for regulating charging of electrochemical cells
US20050009299A1 (en) * 2003-03-31 2005-01-13 Takashi Wada Method of manufacturing a semiconductor device
EP1542323A2 (de) * 2003-11-28 2005-06-15 Dehn + Söhne Gmbh + Co Kg Überspannungsschutzeinrichtung auf Funkenstreckenbasis, umfassend mindestens zwei in einem druckdichten Gehäuse befindliche Hauptelektroden
JP2006101005A (ja) * 2004-09-28 2006-04-13 Toshiba Corp 薄膜圧電共振器、高周波回路実装体及び薄膜圧電共振器の製造方法
US20070037311A1 (en) * 2005-08-10 2007-02-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
US20170155038A1 (en) * 2015-11-30 2017-06-01 Sabic Global Technologies, B.V. Methods and Systems for Making Piezoelectric Cantilever Actuators
CN110602616A (zh) * 2019-08-28 2019-12-20 武汉大学 一种高灵敏度mems压电式麦克风
CN111174951A (zh) * 2020-01-06 2020-05-19 武汉大学 一种压电式传感器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何凯旋;黄斌;段宝明;宋东方;郭群英;: "MEMS悬浮结构深反应离子刻蚀保护方法对比研究", 传感技术学报, no. 02, 15 February 2016 (2016-02-15), pages 52 - 57 *

Similar Documents

Publication Publication Date Title
US8222063B2 (en) Method for fabricating robust light-emitting diodes
JP4559993B2 (ja) 半導体装置の製造方法
US8871611B2 (en) Method for molecular adhesion bonding at low pressure
CN102804337B (zh) 通过分子键合来键合的方法
CN102017125A (zh) 起动分子键合的方法
JP6108792B2 (ja) 異なる厚さの領域を有する少なくとも1つの活性部を備える構造を製造する方法
CN210444236U (zh) Fbar滤波器
CN110620563A (zh) 提高fbar滤波器制备良率的方法以及fbar滤波器
US20050160972A1 (en) Method and resulting structure for manufacturing semiconductor substrates
TWI690480B (zh) 用於mems裝置之晶圓級封裝
KR20190015155A (ko) 나노로드 구조를 이용한 초음파 지문센서의 제조방법
CN112435922A (zh) 一种在csoi上刻蚀悬臂梁的方法
US20240347518A1 (en) Method for transferring an optoelectronic device
TWI841781B (zh) 利用微轉移印刷之晶粒對晶圓黏合
CN115050862A (zh) 发光芯片制作方法及发光芯片
US9302906B2 (en) Capacitive pressure sensor and method
JP5581619B2 (ja) 圧電デバイスの製造方法および圧電デバイス
JP6755558B2 (ja) 隆起特徴部を有する熱圧着
TWI804977B (zh) 半導體基板、半導體基板的製造方法以及半導體元件的製造方法
KR100758641B1 (ko) Cmos 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 mems 소자
US20230154914A1 (en) Method of producing hybrid semiconductor wafer
WO2022226912A1 (zh) 谐振器及其形成方法、电子设备
TW202429553A (zh) 用於製作在一底材上包含至少兩個鋪片之結構之方法
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
TW202205522A (zh) 用於製作堆疊結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220408

Address after: 315832 e2025, zone a, Room 401, building 1, No. 88, Meishan Qixing Road, Beilun District, Ningbo, Zhejiang Province

Applicant after: Ningbo Huazhang enterprise management partnership (L.P.)

Address before: 430072 Hubei Province, Wuhan city Wuchang District of Wuhan University Luojiashan

Applicant before: WUHAN University

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220824

Address after: No.01, 4th floor, building D7, phase 3, Wuhan Software New Town, No.9 Huacheng Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000

Applicant after: Wuhan Minsheng New Technology Co.,Ltd.

Address before: 315832 e2025, zone a, Room 401, building 1, No. 88, Meishan Qixing Road, Beilun District, Ningbo, Zhejiang Province

Applicant before: Ningbo Huazhang enterprise management partnership (L.P.)

TA01 Transfer of patent application right