Nothing Special   »   [go: up one dir, main page]

CN112420624A - 微电子封装中的翘曲控制以及相关组件和方法 - Google Patents

微电子封装中的翘曲控制以及相关组件和方法 Download PDF

Info

Publication number
CN112420624A
CN112420624A CN202010849461.1A CN202010849461A CN112420624A CN 112420624 A CN112420624 A CN 112420624A CN 202010849461 A CN202010849461 A CN 202010849461A CN 112420624 A CN112420624 A CN 112420624A
Authority
CN
China
Prior art keywords
warpage
device package
microelectronic device
semiconductor device
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010849461.1A
Other languages
English (en)
Inventor
C·格兰西
S·U·阿里芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112420624A publication Critical patent/CN112420624A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本申请涉及微电子封装中的翘曲控制以及相关组件和方法。微电子装置和/或微电子装置封装具有翘曲控制结构。所述翘曲控制结构可以位于密封材料上方，其中所述密封材料位于所述翘曲控制结构与位于衬底上方的管芯之间。所述翘曲控制结构可以在所述密封材料的第一部分上方具有第一厚度，并且在所述密封材料的第二部分上方具有第二厚度。本文还揭示了形成微电子装置的方法。

Description

微电子封装中的翘曲控制以及相关组件和方法
优先权要求
本申请要求享有在2019年8月23日提交的名为“微电子封装中的翘曲控制以及相关组件和方法(Warpage Control in Microelectronic Packages,and RelatedAssemblies and Methods)”的美国专利申请序列第16/549,473号的提交日的权益。
技术领域
本公开的实施例涉及微电子装置。具体地，一些实施例涉及包括微电子装置和组件的封装中的翘曲控制，并且涉及相关方法。
背景技术
在制造和测试期间，封装的微电子装置(例如封装的半导体装置和组件)承受各种应力，所述应力至少是由于在将半导体装置组装在衬底上和组件密封期间加热和冷却所述装置和组件而引起的，包含施加密封剂(例如，环氧树脂模塑料(EMC))、固化EMC和/或外部导电元件(例如，焊球或凸块)的回流。这些应力可能导致半导体装置翘曲。
由于包含对增加便携性、计算能力、存储器容量和能量效率的需求在内的多种因素的结果，因此诸如半导体装置之类的微电子装置以及包括此类装置的封装在尺寸上不断地减小。形成所述装置的组成特征(例如，电路元件和互连线)的尺寸(即，临界尺寸)以及结构之间的间距(即，间隔)也不断减小以促进这种尺寸减小。
半导体装置可以被堆叠在诸如堆叠式封装(POP)组件中以增加所得的半导体装置的容量、计算能力等中的一或多者，同时仍然消耗更少的空间(即，表面积)并促进信号速度和完整性。然而，包括堆叠的半导体装置的封装可能导致增强对封装的翘曲的敏感性。
发明内容
本公开的一些实施例可以包含一种微电子装置封装。所述微电子装置封装可以包含衬底。所述微电子装置封装可以进一步包含一或多个微电子装置，所述一或多个微电子装置位于所述衬底上方。所述微电子装置封装还可以包含密封剂材料，所述密封剂材料包围所述一或多个微电子装置并在其上方延伸。所述微电子装置封装可以进一步包含至少一个厚度不均匀的翘曲控制层，所述翘曲控制层位于所述密封剂材料的表面上方并固定到所述表面。
本公开的另一个实施例可以包含一种受控翘曲微电子装置封装。所述微电子装置封装可以包含至少一个微电子装置，所述至少一个微电子装置基本上密封在模制材料中。所述微电子装置封装可以进一步包含翘曲控制结构，所述翘曲控制结构被固定到所述模制材料。所述翘曲控制结构可以包含具有不均匀厚度的第一材料。所述第一材料的第一部分可以具有第一厚度，并且所述第一材料的至少第二部分可以具有第二厚度。所述第一部分可以位于所述模制材料的第一区域上方，并且所述第二部分可以位于所述模制材料的第二区域上方。
本公开的另一个实施例可以包含一种形成装置封装的方法。所述方法可以包含将至少一个管芯定位在衬底上。所述方法可以进一步包含将所述管芯密封在延伸到所述衬底的表面的模塑料中。所述方法还可以包含固化所述模塑料。所述方法可以进一步包含在所述模塑料上方施加至少两个翘曲控制结构。
本公开的另一个实施例可以包含一种制造微电子装置的方法。所述方法可以包含将第一密封的微电子装置定位在第二密封的微电子装置上方。所述方法可以进一步包含将翘曲控制结构施加于在所述第一密封的微电子装置和所述第二密封的微电子装置中的至少一者上方延伸的密封剂的表面上。所述方法还可以包含连接在所述第一密封的微电子装置与所述第二密封的微电子装置之间延伸的导电元件。
本公开的另一个实施例可以包含一种微电子装置封装。所述微电子装置封装可以包含一或多个微电子装置，所述一或多个微电子装置连接到衬底。所述微电子装置封装可以进一步包含密封剂材料，所述密封剂材料围绕所述一或多个微电子装置并在其上方延伸并且邻接所述衬底的表面。所述微电子装置封装还可以包含至少两个翘曲控制结构，所述至少两个翘曲控制结构被固定到所述密封剂材料的表面并且在所述一或多个微电子装置上方延伸。
附图说明
图1是根据本公开的实施例的半导体装置封装的横截面侧视图；
图2A、2B和2C是根据本公开的实施例的半导体装置封装的侧视图；
图3A和3B是根据本公开的实施例的半导体装置封装的横截面侧视图；
图4是根据本公开的实施例的半导体装置封装的横截面侧视图；
图5是根据本公开的实施例的回流工艺的图形表示；
图6A是根据本公开的实施例的半导体装置封装的侧视图；
图6B是根据本公开的实施例的图6A的半导体装置封装的实施例的俯视图；
图7A是根据本公开的实施例的半导体装置封装的侧视图；
图7B是根据本公开的实施例的图7A的半导体装置封装的实施例的俯视图；
图8A是根据本公开的实施例的半导体装置封装的侧视图；
图8B是根据本公开的实施例的图8A的半导体装置封装的实施例的俯视图；
图9A是根据本公开的实施例的半导体装置封装的侧视图；
图9B是根据本公开的实施例的图9A的半导体装置封装的实现方式的俯视图；
图9C是根据本公开的实施例的图9A的半导体装置封装的实现方式的俯视图；
图10A是根据本公开的实施例的半导体装置封装的侧视图；
图10B是根据本公开的实施例的图10A的半导体装置封装的实现方式的俯视图；
图11是根据本公开的实施例的半导体装置封装的侧视图；
图12是根据本公开的实施例的半导体装置封装的侧视图；
图13是根据本公开的实施例的形成半导体装置的示例性方法的流程图；以及
图14是根据本公开的实施例的形成堆叠式封装(POP)堆叠的示例性方法的流程图。
具体实施方式
本文呈现的图示并不意味着是任何特定半导体装置或其部件的实际视图，而仅仅是用于描述示例性实施例的理想化表示。附图不一定按比例绘制。
如本文中所使用的，诸如“第一”、“第二”、“顶部”、“底部”等关系术语通常是为了清楚起见和方便理解本公开和附图而使用，并且不意味着或依赖于任何特定的偏好、取向或顺序，除非上下文另有明确说明。
如本文中所使用的，术语“和/或”意味着并且包含一或多个相关列举项的任意和所有组合。
如本文中所使用的，关于给定参数的术语“基本上”或“约”意味着并且在一定程度上包含本领域技术人员将理解满足具有细微程度的差异(诸如在可接受的制造公差范围内)的给定参数、属性或条件。例如，基本上满足的参数可以是至少约90％满足，至少约95％满足，至少约99％满足，或者甚至100％满足。
如本文中所使用的，术语“装置”或“存储器装置”可以包含具有存储器的装置，但不限于仅具有存储器的装置。例如，装置或存储器装置可以包含存储器、处理器和/或其它部件或功能。例如，装置或存储器装置可以包含片上系统(SOC)。在一些实施例中，本文描述的计算方法可以适用于诸如固态驱动器之类的存储装置。因此，在本文中使用的术语“存储器装置”可以包含存储装置。
图1示出了呈半导体装置封装100的形式的微电子装置封装的横截面侧视图。半导体装置封装100可以包含设置在诸如模制材料104(例如，EMC)之类的密封剂内的一或多个半导体管芯102。如图所示，半导体管芯102可以“倒装芯片”取向机械地倒置，并且通过一或多个导电元件106(例如，焊料凸块、焊料球、微凸块等)电连接到呈中介层110的形式的衬底。在其它常规的微电子装置封装中，半导体管芯可以通过它们的背面被固定到中介层，并且通过从中介层的有源表面延伸到中介层的导电垫的引线键合而电连接到中介层。中介层110可以通过呈焊料凸块112的形式的一或多个其它导电元件机械地和电气地耦合到封装衬底130，所述焊料凸块连接到封装衬底130的导电接触垫132。接触垫132可以通过一或多个焊料凸块112在中介层110与封装衬底130之间提供电连接。封装衬底130可以包括有机材料(例如，印刷电路板)或无机材料(例如，硅或陶瓷)。替代地，例如在晶片级或面板级封装中，包括由介电材料承载的一或多层导电迹线的重新分布层(RDL)可以用作衬底。
中介层110可以包含一或多个交替的导电层和绝缘层(即，介电层)。例如，中介层110可以包含第一图案化导电层114，所述第一图案化导电层包括延伸穿过设置在第二图案化导电层116上方的介电材料的导电材料，所述第二图案化导电层包括延伸穿过设置在第三图案化导电层118上方的介电材料的导电材料，所述第三图案化导电层包括延伸穿过介电材料的导电材料。每个图案化导电层114、116和118可以包含被绝缘部分122分离的导电部分120。图案化导电层114、116和118可以进一步包含介电层124，诸如形成在相应的图案化导电层114、116和118的导电部分120上和/或其中的层间介电层或金属间介电层。
由于各种原因并且在制造半导体装置封装100的过程期间的不同时间，翘曲可能发生在半导体装置封装100内。例如，翘曲可能在回流工艺(诸如用于将中介层110附接到封装衬底130的回流工艺)期间发生。在一些实施例中，密封过程可能导致中介层110的翘曲。例如，固化模制材料104可能导致模制材料104比中介层110和/或半导体管芯102的其它材料收缩更多，从而导致半导体装置封装100翘曲。在一些实施例中，其它工艺(诸如形成凸块下金属化(UBM)、烘烤等)可能导致半导体装置封装100翘曲。通常，半导体装置封装100的翘曲是由于用于形成半导体装置封装100的不同部分的材料之间的热膨胀系数(CTE)不同而导致的。随着半导体装置封装100在整个形成过程中经历显著的温度变化，不同的CTE可能导致半导体装置封装100翘曲或弯曲，这是因为半导体装置封装100的一些部分响应于温度变化而以比半导体装置封装100的其它部分更大的速率膨胀或收缩。
图2A、2B和2C示出了半导体装置封装100可能经历的不同类型的翘曲。如上所述，封装衬底可以包括有机材料(例如，印刷电路板)或无机材料(例如，硅或陶瓷)。在其它实施例中，例如在晶片级或面板级封装中，包括由介电材料承载的一或多层导电迹线的重新分布层(RDL)可以用作衬底。衬底材料的相对机械强度和热膨胀系数可能会影响半导体装置封装100的翘曲趋势的本质和程度。
图2A示出了呈中介层110的形式的具有凹翘曲或负翘曲或简单弯曲(例如，微笑型)的衬底。当封装衬底130是基本平面的时，负翘曲可能导致中介层110的外端202被定位成距封装衬底130的距离比中介层110的中心部分204距所述封装衬底的距离更大。中介层110的外端202处的较大距离可能导致焊料凸块112在外端202附近与接触垫132分离。此类分离可能由于电连接丢失或弱连接而导致半导体装置封装100失效。例如，在一些实施例中，由于操作期间的周期性温度变化，半导体装置封装100可能在测试期间失效，或者半导体装置封装100可能比预期更早失效(例如，在其预期使用寿命结束之前失效)。在一些实施例中，封装衬底130还可包含翘曲。例如，封装衬底130可能经历类似的负翘曲，从而增大中介层110的外端202之间的距离。在另一个示例中，封装衬底130可能经历正翘曲，使得可以减小中介层110的外端202与封装衬底130之间的距离。
图2B示出了呈中介层110的形式的具有正翘曲或凸翘曲或简单弯曲(例如，皱眉/哭泣型)的衬底。当封装衬底130是基本平面的时，正翘曲可能导致中介层110的中心部分204被定位成距封装衬底130的距离比中介层110的外端202距所述封装衬底的距离更大。在一些实施例中，封装衬底130可以不是基本上平面的。例如，封装衬底130可能经历类似的正翘曲，从而导致增大中介层110的中心部分204与封装衬底130之间的距离。在一些实施例中，封装衬底130可能经历与关于图2A所描述的负翘曲类似的负翘曲。对于具有正翘曲的封装衬底130，封装衬底130与中介层110的中心部分204之间的距离可以类似地减小。如上所述，随着中介层110与封装衬底130之间的距离在不同区域中增大，半导体装置封装100可能由于连接丢失或弱连接而失效。
在一些实施例中，被配置为中介层110的衬底可能在不同区域中经历不同类型的翘曲，如图2C所示。例如，第一外端202a可能经历负翘曲，而第二外端202b可能经历正翘曲。另外，复合翘曲可能沿着中介层110的主平面在不同方向上发生。不同种类的翘曲的组合可能导致中介层110经历更复杂的翘曲，诸如扭曲、鞍形等。
中介层110的翘曲可以被预测，并且翘曲程度可以根据半导体装置封装100的不同部件的材料属性以及形成过程中的已知环境条件来估计。例如，可以使用有限元分析(FEA)软件来对半导体装置封装100进行建模，并且通过对半导体装置封装100的预期应力和所得翘曲进行建模来模拟形成半导体装置封装100的过程。半导体装置封装100可以包含例如一或多个存储器装置、不同类型的半导体装置的组合、多个半导体装置的堆叠式封装组件等。
本公开的一些实施例可以包含一种微电子装置封装。所述微电子装置封装可以包含衬底。所述微电子装置封装可以进一步包含一或多个微电子装置，所述一或多个微电子装置位于所述衬底上方。所述微电子装置封装还可以包含密封剂材料，所述密封剂材料包围所述一或多个微电子装置并在其上方延伸。所述微电子装置封装可以进一步包含至少一个厚度不均匀的翘曲控制层，所述翘曲控制层位于所述密封剂材料的表面上方并固定到所述表面。
图3A示出了半导体装置封装300。半导体装置封装300可以包含被密封在例如EMC304中的一或多个半导体管芯302。EMC 304可以通过覆盖一或多个半导体管芯302的至少三个侧面来包含一或多个半导体管芯302，并且在一或多个半导体管芯302上方延伸。半导体管芯302和EMC 304可以位于中介层310上。半导体装置封装300可以包含呈翘曲控制层306的形式的翘曲控制结构，所述翘曲控制层位于EMC 304上方以控制半导体装置封装300的翘曲。例如，翘曲控制层306可以被配置为基本上防止半导体装置封装300在一或多个预期方向上的翘曲。在一些实施例中，翘曲控制层306可以被配置为将半导体装置封装300的翘曲减少到可接受程度。
在一些实施例中，EMC 304可以覆盖半导体管芯302的侧部，而半导体管芯302的顶部可以保持不受EMC 304的影响。诸如介电材料之类的绝缘层可以位于顶部半导体管芯302与翘曲控制层306之间，使得翘曲控制层306位于绝缘层正上方。
图3B示出了在施加翘曲控制层306之前和之后的半导体装置封装300的中性轴线308、309。第一中性轴线308可以表示在施加翘曲控制层306之前的半导体装置封装300的中性轴线。翘曲控制层306的施加可能导致中性轴线朝向翘曲控制层306向第二中性轴线309移动。第一中性轴线308的位置向上移动到第二中性轴线309的位置可以强化半导体装置封装300，并且增强半导体装置封装300抵抗在制造期间管芯中的弯曲或处理应力(例如强化整体封装)的能力。在一些实施例中，第一中性轴线308向中性轴线309的第二位置的移动可能导致弯曲应力移动离开半导体装置封装300的更敏感的(例如，脆弱的、弱的)部件(诸如半导体管芯302)并导致弯曲应力移动进入半导体装置封装300的不太敏感的(例如，更强的、稳健的)部件(诸如EMC 304)。
翘曲控制层306可以由热膨胀系数高于或低于半导体装置封装300的平均热膨胀系数的材料形成，以大幅减少半导体装置封装300的翘曲。例如，翘曲控制层306可以由在形成过程期间存在的温度下具有高强度和高热膨胀系数的材料形成。此类方法可以平衡由衬底310的相对较高的热膨胀系数相对于半导体管芯302的硅的低热膨胀系数引起的翘曲趋势。在一些实施例中，翘曲控制层306可以由金属(例如，钛、金、钨、硅、铜、铝等)、聚合物(例如，聚苯并恶唑、聚酰亚胺、聚酰胺、苯并环丁烯等)、复合材料(例如，预浸料、碳纤维、玻璃纤维等)和/或陶瓷(例如，氧化铝、氧化钇、氮化铝、氧化铝、碳化硅、热解氮化硼等)形成。
在一些实施例中，半导体封装可以被堆叠在另一个半导体封装上。如上所述，此类堆叠式封装(POP)堆叠可以减少由封装占据的空间，同时增强诸如信号速度和完整性之类的电属性。例如，存储器装置可以包含POP堆叠，所述POP堆叠被配置为增加存储器装置的容量，同时使得所述存储器装置能够被附接到尺寸被设置成适合于较小容量的存储器装置的位置中的处理器。
图4示出了POP堆叠400的实施例。POP堆叠400可以包含第一半导体装置封装410和第二半导体装置封装420。第一半导体装置封装410可以包含被密封在EMC 414中的一或多个半导体管芯412。一或多个半导体管芯412和EMC 414可以位于呈中介层416的形式的衬底上方。中介层416可以耦合到封装衬底418。第二半导体装置封装420可以位于第一半导体装置封装410上方。第二半导体装置封装420可以包含被密封在EMC 424中的一或多个半导体管芯422。一或多个半导体管芯422和EMC 424可以位于呈中介层426的形式的另一个衬底上方。中介层426可以耦合到封装衬底428。第二半导体装置封装420可以通过电连接430耦合到第一半导体装置封装410。电连接430可以包含焊料凸块、引脚、通孔、导线等。第一半导体装置封装410可以包含POP连接432，所述POP连接被配置为将POP堆叠连接到另一个电子装置，诸如另一个半导体装置封装、装置母板等。
在一些实施例中，一或多个另外的半导体装置封装可以被定位(例如，堆叠、耦合等)在第一半导体装置封装410和第二半导体装置封装420上方和/或下方。
在一些实施例中，与第二半导体装置封装420相比，第一半导体装置封装410可以包含一或多个不同的电路、不同的材料属性、不同的配置或前述全部。第一半导体装置封装410与第二半导体装置封装420之间的差异可能导致第一半导体装置封装410的翘曲的开始、程度、方向或全部与第二半导体装置封装420的翘曲不同。不同的翘曲配置和程度可能导致第一半导体装置封装410与第二半导体装置封装420之间的弱连接和/或断开。
在一些实施例中，翘曲控制层可以用于控制第一半导体装置封装410和第二半导体装置封装420中的一或多者的翘曲。例如，翘曲控制层可以被用在第一半导体装置封装410和第二半导体装置封装420中的一或两者上，并且被配置为基本上防止在半导体装置封装410、420中的每一者上发生翘曲。在一些实施例中，第二半导体装置封装420上的翘曲控制层可以被配置为修改、控制或者修改和控制第二半导体装置封装420的翘曲，使得第二半导体装置封装420的翘曲基本上与第一半导体装置封装410的翘曲相同(例如，互补)。
图5是在回流工艺500期间半导体装置封装的翘曲的图形表示。可以使用回流工艺以在半导体装置封装中和/或在多个半导体装置封装之间(诸如在POP堆叠中)形成呈焊点(例如，焊料凸块)的形式的导电元件。沿着表示回流工艺的温度循环的温度标度502示出了在不同温度下的翘曲的大小。
回流工艺期间的温度可以开始于室温504。半导体装置的温度可以在预热阶段期间缓慢升高以使半导体装置达到热浸温度。热浸温度可以在约130摄氏度至约180摄氏度之间。在区域510中表示热浸区。可以将半导体装置封装在热浸温度下保持约30秒至约240秒。热浸可以从焊膏中去除待从半导体装置封装形成到凸块中的挥发物，并且激活半导体装置上的助焊剂。在热浸区之后，半导体装置封装的温度可以升高到焊料的液相线温度以上。不同类型的焊料可能具有不同的液相线温度。在一些实施例中，焊料的液相线温度可以在约180摄氏度至约220摄氏度之间。回流区512(例如，回流上方时间、液相线上方时间(TAL))通常持续约20秒至约120秒。回流区512中的最大可接受目标温度可以根据半导体装置中对高温具有最低容忍度的部件(例如，最容易受到热损坏或降解的部件)来确定。最大可接受目标温度可以在约220摄氏度至约260摄氏度之间。在半导体装置封装的温度下降到液相线温度以下之后，可以在冷却阶段514期间缓慢冷却半导体装置封装，从而使半导体装置封装的温度回到室温504。
参考图5，第一半导体装置封装520可以通过回流工艺经历大量的翘曲。可以将呈翘曲控制层的形式的翘曲控制结构施加于第一半导体装置封装520以形成翘曲受控的半导体装置封装522，所述翘曲受控的半导体装置封装可以在整个回流工艺和后续封装操作中经历较少的翘曲。在一些实施例中，翘曲控制层可以被配置为将受控半导体装置封装522的翘曲与对照翘曲524(例如，导向翘曲、指引翘曲等)匹配。在一些实施例中，对照翘曲524可以表示诸如POP堆叠中的受控半导体装置522可以耦合(例如，邻接、附接、连接等)的半导体装置封装的翘曲。例如，对照翘曲524可以表示POP堆叠中的基础半导体装置封装。在一些实施例中，对照翘曲524可以表示受控半导体装置封装522将要耦合到的POP堆叠的翘曲。随着POP堆叠中半导体装置封装数量的增加，POP堆叠的翘曲可能会减少。
在一些实施例中，对照翘曲524可以根据半导体装置封装(例如，基础半导体装置、POP堆叠、基础半导体封装等)的模型来确定。半导体装置封装的模型可以是数学模型、计算机模拟等的结果。在一些实施例中，半导体装置封装的模型可以根据经验数据(诸如来自类似的半导体装置封装的历史数据)来开发。在一些实施例中，可以通过经验模型和数学模型的组合来开发所述模型。
本公开的一些实施例可以包含一种受控翘曲微电子装置封装。所述受控翘曲微电子装置封装可以包含至少一个微电子装置，所述至少一个微电子装置基本上密封在模制材料中。所述受控翘曲微电子装置封装可以进一步包含翘曲控制结构，所述翘曲控制结构被固定到所述模制材料。所述翘曲控制结构可以包含具有不均匀厚度的第一材料。所述第一材料的第一部分可以具有第一厚度。所述第一材料的至少第二部分可以具有第二厚度。所述第一部分可以位于所述模制材料的第一区域上方，并且所述第二部分可以位于所述模制材料的第二区域上方。
图6A和6B示出了受控半导体装置封装600的实施例。半导体装置封装602可以具有呈翘曲控制层604的形式的翘曲控制结构，所述翘曲控制层被设置在半导体装置封装602上方，以形成翘曲受控的半导体装置封装600。翘曲控制层604可以被配置为控制半导体装置封装602的翘曲。例如，翘曲控制层604可以被配置为基本上防止半导体装置封装602在半导体装置封装602的至少一些区域中的翘曲。在一些实施例中，翘曲控制层604可以被配置为在半导体装置封装602的至少一些区域中增加半导体装置封装602的翘曲量。在一些实施例中，翘曲控制层604可以被配置为在半导体装置的至少一些区域中使半导体装置封装602的翘曲反转(例如，将翘曲从正翘曲改变为负翘曲)。
翘曲控制层604可以用翘曲控制层604的选定厚度来控制半导体装置封装602的翘曲，其中翘曲控制层604的选定厚度是半导体装置封装602的顶表面601与翘曲控制层604的顶表面603之间的距离。例如，半导体装置封装602的位于翘曲控制层604的厚区域606下方和/或附近的区域可能更容易产生翘曲，因此需要更多控制。半导体装置封装602的在翘曲控制层604的薄区域608下方和/或附近的区域可能不易产生翘曲，因此可能需要很少控制或不需要控制。在一些实施例中，翘曲控制层604的厚区域606可以位于半导体装置封装602的更易于产生翘曲的区域上方，以在整个半导体装置封装602上提供均匀翘曲。在一些实施例中，翘曲控制层604的薄区域608可以位于半导体装置封装602的需要附加翘曲以与期望的翘曲量匹配的区域上方。
图6A和6B分别示出了受控半导体装置封装600的侧视图和俯视图，所述受控半导体装置封装具有呈至少一个框架结构的形式的翘曲控制层604的厚区域606，所述框架结构可以如图所示围绕翘曲控制层604的周边延伸邻近半导体装置封装602的外围边缘。然而，翘曲控制层、特别是厚区域可以包括例如多个框架结构，所述框架结构以行和列的网格图案、以蜂窝(即，六边形)形状的彼此相邻的框架的图案分离或连接。厚区域606可以在翘曲控制层604的薄区域608中于翘曲控制层604的中心区域中限定凹部610。翘曲控制层604的各个区域的厚度可以在0μm至约0.5毫米(mm)之间，诸如在约0μm至约20μm之间或者在约2μm至约10μm之间。例如，翘曲控制层604的厚区域606可以具有至多约20μm的厚度，并且翘曲控制层604的薄区域608可以具有低至0μm的厚度(即，完全省略了)。在其它类型的封装中(例如在采用陶瓷衬底的功率电子装置封装中)实施翘曲控制层时，翘曲控制层可能要厚得多，例如约5mm至约10mm，以抵消由衬底材料引起的翘曲趋势。在一些实施例中，厚区域606的厚度可以是不均匀的(例如，厚区域606的不同区域可以具有不同的厚度)。在一些实施例中，薄区域608的厚度可以是不均匀的。
图7A和7B示出了另一个翘曲受控的半导体装置封装600'的侧视图和俯视图。翘曲控制层604可以在过渡区域710中从厚区域606逐渐过渡到薄区域608。例如，过渡区域710可以在厚区域606与薄区域608之间限定线性过渡，如图7A所示。在一些实施例中，过渡区域710可以限定具有弯曲形状(例如，圆形、抛物线形、指数形等)的轮廓。在一些实施例中，过渡区域710可以是更陡峭的过渡部，诸如多个台阶、倒角、倒圆边缘等。
在一些实施例中，厚区域606可以围绕翘曲控制层604的周边延伸，而薄区域608可以位于翘曲控制层604的中心区域中。厚区域606与薄区域608之间的线性过渡可以限定倒金字塔形状的凹部。在一些实施例中，厚区域606可以沿着翘曲控制层604的平行侧延伸，而薄区域608可以位于翘曲控制层604的中心区域中，使得厚区域606与薄区域608之间的过渡可以限定穿过翘曲控制层604的通道，所述通道沿着翘曲控制层604的平行侧与厚区域606基本平行。
图8A和8B示出了另一翘曲受控的半导体装置封装600”的侧视图和俯视图。翘曲控制层604可以包含一或多个厚区域606和一或多个薄区域608。一或多个厚区域606可以在翘曲控制层604中形成脊部。在一些实施例中，外脊部812可以包围在外脊部812与内脊部816之间限定的凹口814。在一些实施例中，厚区域606可以具有不同的厚度。例如，外脊部812可以具有第一厚度，而内脊部816可以具有第二厚度。在一些实施例中，外脊部812的厚度可以大于内脊部816的厚度。在其它实施例中，外脊部812的厚度可以小于内脊部816的厚度。
一或多个薄区域608可以包含在外脊部812与翘曲控制层604的周边之间延伸的外部区域818。在一些实施例中，一或多个薄区域608的凹部814和外部区域818可以具有基本相同的厚度。在一些实施例中，一或多个薄区域608的凹部814和外部区域818可以具有不同的厚度。在一些实施例中，凹部814和外部区域818中的一或多者可以基本上没有翘曲控制层604的材料。在一些实施例中，凹部814和外部区域818中的至少一者的厚度可以是不均匀的。
在一些实施例中，一或多个厚区域606和一或多个薄区域608可以形成图案，诸如网格图案或蜂窝图案。在一些实施例中，一或多个薄区域608可以基本上没有翘曲控制材料，使得翘曲控制层604基本上是由一或多个厚区域606形成的脊部的图案。
图9A、9B和9C示出了又一个翘曲受控的半导体装置封装600”'的实施例。翘曲控制层604可以包含一或多个厚区域606和一或多个薄区域608。在一些实施例中，厚区域606可以在翘曲控制层604的中心部分中形成例如被配置为台面的脊部。薄区域608可以从厚区域606延伸到翘曲控制层604的至少一个周边侧。在一些实施例中，薄区域608可以基本上没有翘曲控制层604的材料。在一些实施例中，薄区域608的厚度可以是不均匀的。
在一些实施例中，薄区域606可以是不均匀的。例如，厚区域606可以从厚区域606与薄区域608之间的第一过渡点910附近的第一厚度逐渐过渡到厚区域606的中心附近的区域中的第二厚度。在一些实施例中，第二厚度可以大于第一厚度。在一些实施例中，第一厚度可以大于第二厚度。在一些实施例中，厚区域606可以在厚区域606与薄区域608之间的第二过渡点912处具有第三厚度。厚区域606的厚度可以在第一厚度与第三厚度之间逐渐过渡。
图9B示出了图9A中所示的翘曲受控的半导体装置封装600”'的一种实现方式的俯视图。厚区域606可以在翘曲控制层604的中心区域中形成脊部。薄区域608可以包围从厚区域606延伸到翘曲控制层604的周边的厚区域606。
图9C示出了图9A中所示的翘曲受控的半导体装置封装600”'的另一种实现方式的俯视图。厚区域606可以在翘曲控制层604的中心区域中形成脊部。所述脊部可以从翘曲控制层604的第一侧914延伸到翘曲控制层604的第二侧916。薄区域608可以类似地基本上平行于厚区域606的脊部从翘曲控制层604的第一侧914延伸到第二侧916。类似地，图6A至8A的实施例可以形成从相应的翘曲控制层604的第一侧914延伸到第二侧916的相应的脊部和通道。
本公开的一些实施例可以包含一种微电子装置封装。所述微电子装置封装可以包含连接到衬底的一或多个微电子装置。所述微电子装置封装可以进一步包含密封剂材料，所述密封剂材料围绕所述一或多个微电子装置并在其上方延伸并且邻接所述衬底的表面。所述微电子装置封装还可以包含至少两个翘曲控制结构，所述至少两个翘曲控制结构被固定到所述密封剂材料的表面并且在所述一或多个微电子装置上方延伸。
图10A和10B分别示出了又一翘曲受控的半导体装置封装600””的侧视图和俯视图。在一些实施例中，一或多个翘曲控制层1004a、1004b可以位于半导体装置封装602上方。一或多个翘曲控制层1004a、1004b可以包含一或多个厚区域606和一或多个薄区域608。例如，第一翘曲控制层1004a和第二翘曲控制层1004b可以在半导体装置封装602上方彼此相邻地定位。第一翘曲控制层1004a可以包含形成脊部的一或多个厚区域606和形成通道的一或多个薄区域608。类似地，第二翘曲控制层1004b可以包含形成脊部的一或多个厚区域606和形成通道的一或多个薄区域608。
在一些实施例中，第一翘曲控制层1004a和第二翘曲控制层1004b可以由不同的材料形成。例如，第一翘曲控制层1004a可以由第一材料形成，而第二翘曲控制层1004b可以由第二材料形成。在一些实施例中，第一材料和第二材料中的至少一者可以被配置为基本上防止翘曲。例如，所述材料在回流温度下可以具有低热膨胀系数。在一些实施例中，第一材料和第二材料中的至少一者可以被配置为鼓励翘曲。例如，所述材料在回流温度下可以具有高热膨胀系数。例如，翘曲控制层1004a、1004b可以由金属(例如，钛、金、钨、硅、铜、铝等)、聚合物(例如，聚苯并恶唑、聚酰亚胺、聚酰胺、苯并环丁烯等)、复合材料(例如，预浸料、碳纤维、玻璃纤维等)和/或陶瓷(例如，氧化铝、氧化钇、氮化铝、氧化铝、碳化硅、热解氮化硼等)形成。
由于材料不同，因此厚区域606和薄区域608可能对半导体装置封装602的翘曲具有不同的影响。例如，如果翘曲控制层1004a、1004b由被配置为基本上防止翘曲的材料形成，则厚区域606可以比薄区域608提供更大的抗翘曲性。然而，如果翘曲控制层1004a、1004b由被配置为鼓励翘曲的材料形成，则厚区域606可以比薄区域608产生更大的翘曲量。
图11示出了翘曲受控的半导体装置封装600v的侧视图。在一些实施例中，第二翘曲控制层1004b可以位于第一翘曲控制层1004a的至少一部分上方。例如，类似于图9A至9C中所示的受控半导体装置封装600””的实施例，第一翘曲控制层1004a可以在第一翘曲控制层1004a的中心区域中形成有厚区域606和包围厚区域606的薄区域608。第二翘曲控制层1004b可以形成在也包围第一翘曲控制层1004a的厚区域606的薄区域608上方。
图12示出了翘曲受控的半导体装置封装600vi的侧视图。在一些实施例中，第二翘曲控制层1004b可以位于第一翘曲控制层1004a的至少一部分上方。在另一个示例中，类似于图6A和6B中所示的受控半导体装置封装600的实施例，第一翘曲控制层1004a可以在第一翘曲控制层1004a的中心区域中形成有薄区域608和包围薄区域608的厚区域606，从而在第一翘曲控制层1004a中形成通道和/或凹部。第二翘曲控制层1004b可以形成在薄区域608上方的介于第一翘曲控制层1004a的厚区域606之间的凹部和/或通道内。
可以选择翘曲控制层604、1004a、1004b的形状和/或材料以控制半导体装置封装600的翘曲，诸如基本上防止半导体装置封装600的翘曲或控制半导体装置封装600的翘曲以与对照翘曲(诸如基础半导体装置封装、POP堆叠等的翘曲)匹配。可以通过受控半导体装置封装600的模型来设计翘曲控制层604、1004a和1004b的形状或材料或两者。翘曲受控的半导体装置封装600、600'、600”、600”'，600””、600v、600vi的模型可以是数学模型、计算机模拟(例如，有限元分析软件)等的结果。在一些实施例中，翘曲受控的半导体装置封装600的模型可以根据实验数据来开发。在一些实施例中，可以通过实验模型和数学模型的组合来开发所述模型。
本公开的一些实施例可以包含一种形成装置封装的方法。所述方法可以包含将至少一个管芯定位在衬底上。所述方法还可以包含将所述至少一个管芯密封在延伸到所述衬底的表面的模塑料中。所述方法可以进一步包含固化所述模塑料。所述方法还可以包含在所述模塑料上方施加至少两个翘曲控制结构。
图13是表示形成翘曲受控的半导体装置1300的方法的流程图。还参考图3A至12。半导体装置通常以晶片或条带级形成，其中多个半导体装置形成在单个晶片或条带上，然后在形成半导体装置之后通过切割或划片工艺分离。
在动作1302中，可以将例如呈中介层310的形式的衬底形成在晶片或条带上。如上所述，中介层310可以包含一或多个图案化导电层，并且可以包含导电部分和绝缘部分的不同图案。可以通过诸如光刻、蚀刻(例如，湿蚀刻、干蚀刻、光蚀刻、原子层蚀刻等)、沉积(例如，化学气相沉积、原子层沉积、物理气相沉积等)之类的工艺以及其它常规工艺形成中介层310。
在动作1304中，一或多个半导体管芯302可以位于中介层310上。在一些实施例中，翘曲受控的半导体装置封装可以仅包含单个半导体管芯302。在一些实施例中，翘曲受控的半导体装置可以包含一个以上的半导体管芯302。例如，半导体管芯302可以一个堆叠在另一个的顶部上。在一些实施例中，半导体管芯302可以被定位成彼此相邻，其中两个半导体管芯302都与中介层310接触。一或多个半导体管芯302可以包含焊料凸块，所述焊料凸块被配置为在一或多个半导体管芯302与中介层310之间形成电连接。
一旦在动作1304中将半导体管芯302定位在中介层310上，则在动作1306中可以用模塑料密封半导体管芯302。模塑料可以被配置为保护一或多个半导体管芯302并且将其固定在相对于中介层310的适当位置中。模塑料可以覆盖一或多个半导体管芯302的侧表面和顶表面，使得一或多个半导体管芯302的所有部分都被模塑料覆盖(例如，一或多个半导体管芯302的任何部分都未被暴露于模塑料外部的区域)。
然后可以在动作1308中固化模塑料。模塑料可以在固化工艺期间硬化，从而将一或多个半导体管芯302固定到中介层310并且在一或多个半导体管芯302和中介层310周围形成保护层。
在动作1308中固化模塑料之后，可以在动作1310中将翘曲控制层306施加到模塑料的顶表面。翘曲控制层306可以通过与中介层类似的工艺来施加，所述工艺诸如光刻、蚀刻(例如，湿蚀刻、干蚀刻、光蚀刻、原子层蚀刻等)、沉积(例如，化学气相沉积、原子层沉积、物理气相沉积等)、电镀等。此外，翘曲控制层可以包括预成型结构并且粘附到半导体封装。
在一些实施例中，翘曲控制层306可以包含第一翘曲控制层1004a和第二翘曲控制层1004b。可以在两个单独的动作中施加或形成第一翘曲控制层1004a和第二翘曲控制层1004b。例如，可以在第一过程动作中施加或形成第一翘曲控制层1004a，并且在第二过程动作中可以在第一翘曲控制层1004a之后施加或形成第二翘曲控制层1004b。在一些实施例中，第一过程动作和第二过程动作可以是不同的过程。例如，可以以第一过程动作(诸如化学气相沉积)施加第一翘曲控制层1004a。然后可以通过诸如电镀之类的第二工艺步骤来施加第二翘曲控制层1004b。
在一些实施例中，第一翘曲控制层1004a和第二翘曲控制层1004b可以由不同的材料形成。可以基于相应的翘曲控制层1004a、1004b的材料来选择第一工艺步骤和第二工艺步骤。在一些实施例中，可以基于相应的翘曲控制层1004a、1004b的图案的复杂性来选择第一工艺步骤和第二工艺步骤。
在将翘曲控制层306施加到固化的模塑料之后，可以将受控半导体装置封装与其它封装分离并将其组装到另一个装置(例如，半导体封装、POP堆叠、处理器等)中。受控半导体装置封装可以通过诸如回流工艺之类的工艺附接到另一装置，在所述回流工艺中，所述工艺的热量可能导致受控半导体装置和/或另一装置趋于翘曲。翘曲控制层306可以控制受控半导体装置的翘曲，从而使得受控半导体装置封装与另一装置之间的附接具有更少的故障。
本公开的一些实施例可以包含一种制造微电子装置的方法。所述方法可以包含将第一密封的微电子装置定位在第二密封的微电子装置上方。所述方法可以进一步包含将翘曲控制结构施加于在所述第一微电子装置和所述第二微电子装置中的至少一者的表面上方延伸的密封剂上。所述方法还可以包含连接在所述第一微电子装置与所述第二微电子装置之间延伸的导电元件。
在一些实施例中，POP堆叠可以由半导体装置形成。图14示出了组装POP堆叠1400的方法。在动作1402中，一或多个半导体装置(例如，半导体封装等)可以堆叠在基础半导体装置封装上。基础半导体装置封装可以形成在具有多个基础半导体装置的条带上。可以在条带中的每个基础半导体装置封装上形成POP堆叠。
在动作1402中将一或多个半导体装置封装堆叠在基础半导体装置封装上之后，在动作1404中，可以将翘曲层施加到最顶部的半导体装置封装(例如，POP堆叠的顶部)。翘曲控制层可以通过上述工艺中的任一者来施加，诸如光刻、蚀刻(例如，湿蚀刻、干蚀刻、光蚀刻、原子层蚀刻等)、沉积(例如，化学气相沉积、原子层沉积、物理气相沉积等)、电镀等。此外，翘曲控制层可以包括预成型结构并且粘附到半导体装置封装。
在形成堆叠并将翘曲层施加到堆叠的顶部之后，可以在动作1406中通过回流工艺将各个半导体装置彼此固定。诸如上述回流工艺之类的回流工艺可能涉及高温，所述高温可能导致半导体装置封装中的翘曲。各个半导体装置可以在回流工艺的热量下相互作用，使得POP堆叠中的所有各个半导体装置封装以类似方式翘曲，从而导致POP堆叠翘曲。施加于POP堆叠的顶部的翘曲控制层可以控制回流工艺期间整个POP堆叠的翘曲。
在一些实施例中，POP堆叠中的各个半导体装置还可以包含各个翘曲控制层。在其它实施例中，POP堆叠中的各个半导体装置可以不包含各个翘曲控制层，使得在POP堆叠的顶部的翘曲控制层可以是POP堆叠中存在的唯一翘曲控制层。
本公开的实施例可以在形成半导体装置的过程期间导致半导体装置具有受控翘曲。半导体装置的受控翘曲可能导致多个半导体装置之间有更好的连接。更好的连接可能导致减少由于不受控制的翘曲而导致的电子装置、芯片和/或半导体装置的故障。半导体装置的受控翘曲还可以使得半导体装置能够补偿要与半导体装置耦合的另一个部件或装置的不受控制的翘曲。
下面描述本公开的附加的非限制性示例性实施例。
实施例1：一种微电子装置封装，包括：衬底；一或多个微电子装置，所述一或多个微电子装置位于所述衬底上方；密封剂材料，所述密封剂材料包围所述一或多个微电子装置并且在所述一或多个微电子装置上方延伸；以及至少一个厚度不均匀的翘曲控制层，所述翘曲控制层位于所述密封剂材料的表面上方并固定到所述表面。
实施例2：根据实施例1所述的微电子装置封装，进一步包括导电元件，所述导电元件包括从所述衬底突出的焊料材料，并且其中所述至少一个翘曲控制层被配置为在所述导电元件的回流期间控制所述微电子装置封装的翘曲。
实施例3：根据实施例1或2所述的微电子装置封装，其中所述至少一个翘曲控制层被配置为减少所述微电子装置封装在其至少一个区域中的翘曲。
实施例4：根据实施例1至3中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层被配置为增加所述微电子装置封装在其至少一个区域中的翘曲。
实施例5：根据实施例1至4中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括至少两个外表面，所述至少两个外表面位于所述密封剂材料的所述表面上方并与所述表面平行。
实施例6：根据实施例1至5中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括一或多个脊部。
实施例7：根据实施例1至6中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括具有至多约20mm的厚度的材料。
实施例8：根据实施例1至7中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括第一材料和不同的第二材料。
实施例9：根据实施例8所述的微电子装置封装，其中所述第一材料具有第一热膨胀系数，并且所述不同的第二材料具有不同的第二热膨胀系数。
实施例10：根据实施例9所述的微电子装置封装，其中所述第一热膨胀系数大于没有所述至少一个翘曲控制层的微电子装置封装的平均热膨胀系数，并且所述不同的第二热膨胀系数小于没有所述至少一个翘曲控制层的所述微电子装置封装的所述平均热膨胀系数。
实施例11：一种受控翘曲微电子装置封装，包括：至少一个微电子装置，所述至少一个微电子装置基本上密封在模制材料中；翘曲控制结构，所述翘曲控制结构被固定到所述模制材料并且包括：第一材料，所述第一材料具有不均匀厚度，其中所述第一材料的第一部分具有第一厚度，并且所述第一材料的至少第二部分具有第二厚度；其中所述第一部分位于所述模制材料的第一区域上方，并且所述第二部分位于所述模制材料的第二区域上方。
实施例12：根据实施例11所述的受控翘曲微电子装置封装，其中所述翘曲控制结构进一步包括不同的第二材料。
实施例13：根据实施例12所述的受控翘曲微电子装置封装，其中所述第一材料具有大于所述不同的第二材料的第二热膨胀系数的第一热膨胀系数。
实施例14：根据实施例12或13所述的受控翘曲微电子装置封装，其中所述第一材料的所述第二部分的所述第二厚度小于所述第一材料的所述第一部分的所述第一厚度，并且所述不同的第二材料位于所述第一材料的所述第二部分上方。
实施例15：根据实施例12至14中任一项所述的受控翘曲微电子装置封装，其中所述不同的第二材料被定位成与所述第一材料横向相邻。
实施例16：一种形成装置封装的方法，包括：将至少一个管芯定位在衬底上；将所述管芯密封在延伸到所述衬底的表面的模塑料中；固化所述模塑料；以及在所述模塑料上方施加至少两个翘曲控制结构。
实施例17：根据实施例16所述的方法，其中施加所述至少两个翘曲控制结构进一步包括在所述模塑料上方形成至少一种翘曲控制材料的一或多个脊部。
实施例18：根据实施例16或17所述的方法，进一步包括设计所述至少两个翘曲控制结构的横截面轮廓以与邻接的半导体装置的翘曲匹配。
实施例19：根据实施例18所述的方法，其中设计所述至少两个翘曲控制结构包括响应于焊料回流工艺的热循环而模拟所述装置封装的翘曲。
实施例20：根据实施例16至19中任一项所述的方法，其中施加所述至少两个翘曲控制结构进一步包括施加第一翘曲控制材料以及施加不同的第二翘曲控制层。
实施例21：一种制造微电子装置的方法，包括：将第一密封的微电子装置定位在第二密封的微电子装置上方；将翘曲控制结构施加于在所述第一密封的微电子装置和所述第二密封的微电子装置中的至少一者上方延伸的密封剂的表面上；以及连接在所述第一密封的微电子装置与所述第二密封的微电子装置之间延伸的导电元件。
实施例22：根据实施例21所述的方法，其中连接所述导电元件包括在所述第一密封的微电子装置与所述第二密封的微电子装置之间回流焊料。
实施例23：根据实施例21或22所述的方法，进一步包括将所述翘曲控制结构施加到所述第二密封的微电子装置的表面。
实施例24：根据实施例23所述的方法，进一步包括选择所述翘曲控制结构的至少一个属性以产生与所述第一密封的微电子装置的第一翘曲匹配的所述第二密封的微电子装置的第二翘曲。
实施例25：一种微电子装置封装，包括：一或多个微电子装置，所述一或多个微电子装置连接到衬底；密封剂材料，所述密封剂材料围绕所述一或多个微电子装置并在其上方延伸并且邻接所述衬底的表面；以及至少两个翘曲控制结构，所述至少两个翘曲控制结构被固定到所述密封剂材料的表面并且在所述一或多个微电子装置上方延伸。
实施例26：根据实施例25所述的微电子装置封装，其中所述至少两个翘曲控制结构中的至少一者具有不均匀厚度。
以上描述并在附图中示出的本公开的实施例并不限制本公开的范围，所述范围由所附权利要求及其合法等同物的范围所涵盖。任何等同的实施例都在本公开的范围内。实际上，除了本文中示出和描述的那些修改之外，诸如所描述的元件的替代有用组合之类的本公开的各种修改根据说明书对于本领域技术人员而言将是显而易见的。此类修改和实施例也落入所附权利要求和等同物的范围内。

Claims (26)

1.一种微电子装置封装，包括：
衬底；
一或多个微电子装置，所述一或多个微电子装置位于所述衬底上方；
密封剂材料，所述密封剂材料包围所述一或多个微电子装置并且在所述一或多个微电子装置上方延伸；以及
至少一个厚度不均匀的翘曲控制层，所述翘曲控制层位于所述密封剂材料的表面上方并固定到所述表面。
2.根据权利要求1所述的微电子装置封装，进一步包括导电元件，所述导电元件包括从所述衬底突出的焊料材料，并且其中所述至少一个翘曲控制层被配置为在所述导电元件的回流期间控制所述微电子装置封装的翘曲。
3.根据权利要求1所述的微电子装置封装，其中所述至少一个翘曲控制层被配置为减少所述微电子装置封装在其至少一个区域中的翘曲。
4.根据权利要求1所述的微电子装置封装，其中所述至少一个翘曲控制层被配置为增加所述微电子装置封装在其至少一个区域中的翘曲。
5.根据权利要求1所述的微电子装置封装，其中所述至少一个翘曲控制层包括至少两个外表面，所述至少两个外表面位于所述密封剂材料的所述表面上方并与所述表面平行。
6.根据权利要求1至5中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括一或多个脊部。
7.根据权利要求1至5中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括具有至多约20mm的厚度的材料。
8.根据权利要求1至5中任一项所述的微电子装置封装，其中所述至少一个翘曲控制层包括第一材料和不同的第二材料。
9.根据权利要求8所述的微电子装置封装，其中所述第一材料具有第一热膨胀系数，并且所述不同的第二材料具有不同的第二热膨胀系数。
10.根据权利要求9所述的微电子装置封装，其中所述第一热膨胀系数大于没有所述至少一个翘曲控制层的微电子装置封装的平均热膨胀系数，并且所述不同的第二热膨胀系数小于没有所述至少一个翘曲控制层的所述微电子装置封装的所述平均热膨胀系数。
11.一种受控翘曲微电子装置封装，包括：
至少一个微电子装置，所述至少一个微电子装置基本上密封在模制材料中；
翘曲控制结构，所述翘曲控制结构被固定到所述模制材料并且包括：
第一材料，所述第一材料具有不均匀厚度，其中所述第一材料的第一部分具有第一厚度，并且所述第一材料的至少第二部分具有第二厚度；
其中所述第一部分位于所述模制材料的第一区域上方，并且所述第二部分位于所述模制材料的第二区域上方。
12.根据权利要求11所述的受控翘曲微电子装置封装，其中所述翘曲控制结构进一步包括不同的第二材料。
13.根据权利要求12所述的受控翘曲微电子装置封装，其中所述第一材料具有大于所述不同的第二材料的第二热膨胀系数的第一热膨胀系数。
14.根据权利要求12或13所述的受控翘曲微电子装置封装，其中所述第一材料的所述第二部分的所述第二厚度小于所述第一材料的所述第一部分的所述第一厚度，并且所述不同的第二材料位于所述第一材料的所述第二部分上方。
15.根据权利要求12或13所述的受控翘曲微电子装置封装，其中所述不同的第二材料被定位成与所述第一材料横向相邻。
16.一种形成装置封装的方法，包括：
将至少一个管芯定位在衬底上；
将所述管芯密封在延伸到所述衬底的表面的模塑料中；
固化所述模塑料；以及
在所述模塑料上方施加至少两个翘曲控制结构。
17.根据权利要求16所述的方法，其中施加所述至少两个翘曲控制结构进一步包括在所述模塑料上方形成至少一种翘曲控制材料的一或多个脊部。
18.根据权利要求16或17所述的方法，进一步包括设计所述至少两个翘曲控制结构的横截面轮廓以与邻接的半导体装置的翘曲匹配。
19.根据权利要求18所述的方法，其中设计所述至少两个翘曲控制结构包括响应于焊料回流工艺的热循环而模拟所述装置封装的翘曲。
20.根据权利要求16或17所述的方法，其中施加所述至少两个翘曲控制结构进一步包括施加第一翘曲控制材料以及施加不同的第二翘曲控制层。
21.一种制造微电子装置的方法，包括：
将第一密封的微电子装置定位在第二密封的微电子装置上方；
将翘曲控制结构施加于在所述第一密封的微电子装置和所述第二密封的微电子装置中的至少一者上方延伸的密封剂的表面上；以及
连接在所述第一密封的微电子装置与所述第二密封的微电子装置之间延伸的导电元件。
22.根据权利要求21所述的方法，其中连接所述导电元件包括在所述第一密封的微电子装置与所述第二密封的微电子装置之间回流焊料。
23.根据权利要求21或22所述的方法，进一步包括将所述翘曲控制结构施加到所述第二密封的微电子装置的表面。
24.根据权利要求23所述的方法，进一步包括选择所述翘曲控制结构的至少一个属性以产生与所述第一密封的微电子装置的第一翘曲匹配的所述第二密封的微电子装置的第二翘曲。
25.一种微电子装置封装，包括：
一或多个微电子装置，所述一或多个微电子装置连接到衬底；
密封剂材料，所述密封剂材料围绕所述一或多个微电子装置并在其上方延伸并且邻接所述衬底的表面；以及
至少两个翘曲控制结构，所述至少两个翘曲控制结构被固定到所述密封剂材料的表面并且在所述一或多个微电子装置上方延伸。
26.根据权利要求25所述的微电子装置封装，其中所述至少两个翘曲控制结构中的至少一者具有不均匀厚度。
CN202010849461.1A 2019-08-23 2020-08-21 微电子封装中的翘曲控制以及相关组件和方法 Pending CN112420624A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/549,473 US11031353B2 (en) 2019-08-23 2019-08-23 Warpage control in microelectronic packages, and related assemblies and methods
US16/549,473 2019-08-23

Publications (1)

Publication Number Publication Date
CN112420624A true CN112420624A (zh) 2021-02-26

Family

ID=74647052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010849461.1A Pending CN112420624A (zh) 2019-08-23 2020-08-21 微电子封装中的翘曲控制以及相关组件和方法

Country Status (3)

Country Link
US (2) US11031353B2 (zh)
CN (1) CN112420624A (zh)
TW (1) TWI764230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038814A (zh) * 2021-11-18 2022-02-11 苏州通富超威半导体有限公司 封装结构及封装结构的形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065984A1 (en) * 2004-06-30 2006-03-30 Matayabas James C Jr Package stress management
CN101556947A (zh) * 2008-04-10 2009-10-14 力成科技股份有限公司 降低翘曲度的基板以及具有该基板的芯片封装构造
US20090256250A1 (en) * 2006-01-17 2009-10-15 Koji Taya Semiconductor device and programming method
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
US20110140258A1 (en) * 2009-12-13 2011-06-16 Byung Tai Do Integrated circuit packaging system with package stacking and method of manufacture thereof
CN102315195A (zh) * 2010-07-09 2012-01-11 三星电机株式会社 一种半导体封装基板及其制备方法
CN103268862A (zh) * 2013-05-03 2013-08-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN104347530A (zh) * 2013-07-29 2015-02-11 信越化学工业株式会社 带半导体密封用基体材料的密封材料、半导体装置及半导体装置的制造方法
CN104779217A (zh) * 2014-01-09 2015-07-15 台湾积体电路制造股份有限公司 具有翘曲控制结构的半导体器件封装件
CN105280569A (zh) * 2014-07-07 2016-01-27 三星电子株式会社 具有残余应力层的半导体封装件及其制造方法
CN105849891A (zh) * 2013-12-03 2016-08-10 伊文萨思公司 减少具有电路的结构中的翘曲
CN105845657A (zh) * 2015-01-30 2016-08-10 友立材料株式会社 引线框及其制造方法
CN106531647A (zh) * 2016-12-29 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
CN108695175A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 半导体结构的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR20110092045A (ko) 2010-02-08 2011-08-17 삼성전자주식회사 휨 및 보이드를 억제하는 몰디드 언더필 플립칩 패키지
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
KR20140068654A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 전자부품 패키지 및 전자부품 패키지의 제조방법
US20140264954A1 (en) * 2013-03-14 2014-09-18 Applied Materials, Inc. Passivation and warpage correction by nitride film for molded wafers
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9006030B1 (en) 2013-12-09 2015-04-14 Xilinx, Inc. Warpage management for fan-out mold packaged integrated circuit
US9899238B2 (en) 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US9653411B1 (en) 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
US10797025B2 (en) * 2016-05-17 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced INFO POP and method of forming thereof
US10256198B2 (en) * 2017-03-23 2019-04-09 Intel Corporation Warpage control for microelectronics packages
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
US10541211B2 (en) * 2017-04-13 2020-01-21 International Business Machines Corporation Control warpage in a semiconductor chip package
TWI618206B (zh) * 2017-06-09 2018-03-11 恆勁科技股份有限公司 半導體封裝結構及其製作方法
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
KR102008342B1 (ko) * 2017-07-18 2019-08-07 삼성전자주식회사 팬-아웃 반도체 패키지 및 패키지 기판
US10797005B2 (en) * 2017-11-27 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same
US10636746B2 (en) * 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065984A1 (en) * 2004-06-30 2006-03-30 Matayabas James C Jr Package stress management
US20090256250A1 (en) * 2006-01-17 2009-10-15 Koji Taya Semiconductor device and programming method
CN101556947A (zh) * 2008-04-10 2009-10-14 力成科技股份有限公司 降低翘曲度的基板以及具有该基板的芯片封装构造
CN101996894A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
US20110140258A1 (en) * 2009-12-13 2011-06-16 Byung Tai Do Integrated circuit packaging system with package stacking and method of manufacture thereof
CN102315195A (zh) * 2010-07-09 2012-01-11 三星电机株式会社 一种半导体封装基板及其制备方法
CN103268862A (zh) * 2013-05-03 2013-08-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN104347530A (zh) * 2013-07-29 2015-02-11 信越化学工业株式会社 带半导体密封用基体材料的密封材料、半导体装置及半导体装置的制造方法
CN105849891A (zh) * 2013-12-03 2016-08-10 伊文萨思公司 减少具有电路的结构中的翘曲
CN104779217A (zh) * 2014-01-09 2015-07-15 台湾积体电路制造股份有限公司 具有翘曲控制结构的半导体器件封装件
CN105280569A (zh) * 2014-07-07 2016-01-27 三星电子株式会社 具有残余应力层的半导体封装件及其制造方法
CN105845657A (zh) * 2015-01-30 2016-08-10 友立材料株式会社 引线框及其制造方法
CN106531647A (zh) * 2016-12-29 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
CN108695175A (zh) * 2017-04-07 2018-10-23 台湾积体电路制造股份有限公司 半导体结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038814A (zh) * 2021-11-18 2022-02-11 苏州通富超威半导体有限公司 封装结构及封装结构的形成方法

Also Published As

Publication number Publication date
US11031353B2 (en) 2021-06-08
US11855002B2 (en) 2023-12-26
TWI764230B (zh) 2022-05-11
US20210257314A1 (en) 2021-08-19
US20210057353A1 (en) 2021-02-25
TW202114091A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110692127B (zh) 使用扇出内插器小芯片的高密度互连
US7253515B2 (en) Semiconductor package featuring metal lid member
US11742301B2 (en) Fan-out package with reinforcing rivets
US9263426B2 (en) PoP structure with electrically insulating material between packages
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
US20110156240A1 (en) Reliable large die fan-out wafer level package and method of manufacture
US20130256884A1 (en) Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
JP5980566B2 (ja) 半導体装置及びその製造方法
KR102503927B1 (ko) 반도체 디바이스, 이를 포함하는 전자 디바이스, 및 이의 제조 방법
US20170069575A1 (en) Microelectronic assembly with redistribution structure formed on carrier
KR20130140643A (ko) 중합체성 충전재 트렌치를 갖는 반도체 칩 디바이스
US20240355795A1 (en) Package on package structure
US12094836B2 (en) Semiconductor device having heat dissipation structure of curved profile and a manufacturing method thereof
CN108538731B (zh) 电子封装件及其制法
US11855002B2 (en) Warpage control in microelectronic packages, and related assemblies and methods
CN113380745A (zh) 半导体封装及其制造方法
CN114141722A (zh) 具有加强衬底的半导体装置
US9478482B2 (en) Offset integrated circuit packaging interconnects
KR20180036947A (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
CN105762087B (zh) 用于迹线上凸块芯片封装的方法和装置
CN221282116U (zh) 封装件
US20220359357A1 (en) Semiconductor device, electronic device including the same, and manufacturing method thereof
CN117174690A (zh) 半导体器件及形成其接合结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226