CN1116794A

CN1116794A - 用于并排图象的独立水平全景显示

Info

Publication number: CN1116794A
Application number: CN94113258A
Authority: CN
Inventors: T·W·西格; N·H·艾尔索茨; D·H·韦利斯
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1993-12-21
Filing date: 1994-12-20
Publication date: 1996-02-14
Anticipated expiration: 2014-12-20
Also published as: CN1058592C; JP3237068B2; DE69422969D1; MY116341A; EP0661872A3; TW312076B; KR950022956A; SG79893A1; KR0160158B1; EP0661872B1; JPH07203300A; DE69422969T2; EP0661872A2

Abstract

一种视频显示系统，包括：视频显示器(244)；第一和第二信号处理器(356，354)，用于裁剪表示第一和第二图象的第一和第二视频信号(Y-MN，YUV-AX)；用于在显示器上产生并排显示图象的电路(312)；全景显示控制电路(340，320)，用以依据全景显示指令信号使图象以并排显示格式定位，并独立地对已定位图象作全景显示。全景显示控制电路产生独立的固定和可变延迟以控制信号处理器的行存储器。固定延迟控制图象位置，而可变延迟控制全景显示。

Description

用于并排图象的独立水平全景显示

本发明涉及能显示来自不同信号源的尺寸大致一样的并排图象的电视领域，特别涉及具有宽的显示格式比屏幕的电视。目前大多数电视的格式显示比，即水平宽度与垂直高度之比，为4∶3。宽格式显示比更接近于电影的显示格式比，例如16∶9。本发明既可用于直视电视，亦可用于投影电视。

具有宽显示格式比的电视适于对传统的和宽显示格式的信号进行各种宽格示显示，及其在多画面显示中的种种组合。然而，用宽显示比屏幕却存在许多问题。这类问题通常有：改变多种信号源的显示格式比；产生来自不同步但又要同时显示的信号源一致的定时信号；在多个信号源之间进行切换以产生多个图象显示；以及提供来自压缩数据信号的高解析度图象。例如1991年12月12日公开的WO91/19397(相应于PCT/US91/03746)和同日公开的WO91/19395(相应于PCT/US91/03742)，其中每一个都公开了一种宽荧幕电视，能提供高解析度的来自单一信号源或多信号源的具有相同或不同格式比的单画面显示或多画面显示，并且其显示格式比是可加以选择的。

如WO91/19397和WO91/19395所揭示的这类电视装置同时显示多个画面，例如来自两个视频源的图象。视频源可以是电视中的多个调谐器，如磁带录象机中的调谐器、摄象机、和其他装置。特别用于宽荧幕电视的显示模式是来自不同视频源例如两个不同信道的尺寸大致相同的并排图象。在具有16∶9(宽∶高)显示格式比的宽荧幕电视中，两个全屏幕显示的相同尺寸的并排图象中的每一个，其格式显示比应为8∶9。为使一幅4∶3的图象整合到8∶9的范围，该图象必须作水平裁剪或水平压缩，或者对两者进行某种组合。

可以选择每一并排图象的中央部分进行显示，以作为保留其特征的无缺陷显示模式。但是，对图象作相当大量的剪裁可能会裁掉其中一幅或两幅并排图象的重要部分。这取决于每个图象的特定主题和内容，并且这将会改变图象的变化过程。例如，其中任一图象显示为一项运动比赛，观看者可能只看到了比赛场地的中央部分，并有可能把所有的目标全裁剪掉了。

宽荧幕电视中主画面的全景显示(panning)已为5287188号美国专利所公开。插在宽荧幕电视中的画中画(PIP)全景显示也已为DE OS4300043A1所公开。当对一PIP进行全景显示时，被显示的辅助影象保持不变，但其显示位置却是变化的。PIP在显示器上的水平位置是被显示的一水平线起点与读自辅助信号路径中的一先入先出行寄存器(first-in first-out line memory，即FIFO)的起点之间延迟时间的函数。为了操纵PIP的水平位置，可通过例如一个微处理器来改变每一行的起点(SOL)与读取辅助的FIFO的起点之间的延迟时间。在并排模式中，必须通过反衬方法使辅助影象的位置保持不变，但要使在该位置上所显示的视频信号部分改变。

由于辅助影象在显示器上所定位置在并排模式情况下并不改变，因此在行的起点与读取辅助FIFO的起点之间的延迟时间必须保持恒定。为了改变所显示的辅助影象部分，行的起点与写入辅助的FIFO的起点之间的延迟时间须改变，以改变储存到辅助FIFO中的辅助影象部分。

所提供的并排图象独立水平全景显示的一种视频显示系统包括：一个视频显示装置，例如一个宽荧幕电视设备；第一信号处理装置，用以裁剪表示第一图象的第一视频信号；第二信号处理装置，用以裁剪表示第二图象的第二视频信号；耦合装置，与第一和第二信号处理装置耦合，以在视频显示装置上产生第一和第二图象的各未裁剪部分的并排显示；以及全景显示控制装置，响应全景显示指令信号，以独立地控制第一和第二信号处理装置去选择第一和第二图象的哪些部分来形成并排显示。可以通过按压例如遥控器上的一些按钮来发出这些全景显示指令信号。

在第一信号处理路径上的第一存储器具有写入和读出端口，该存储器并对全景显示控制装置作出响应。根据从第一视频信号的每一水平线周期开始的第一可变全景显示延迟，将第一视频信号写入第一存储器中；并根据从第一视频信号的每一水平线周期开始的第一固定延迟，由第一存储器中读出该第一视频信号。第一固定延迟使第一图象定位在并排显示的第一横边上，而与第一可变全景显示延迟无关。

在第二信号处理路径上的第二存储器具有写入和读出端口，该存计器并对全景显示控制装置作出响应。根据从第二视频信号的每一水平线周期开始的第二可变全景显示延迟，将第二视频信号写入第二存储器中，而与第一可变全景显示延迟无关；并根据从第一视频信号的每一水平线周期开始的第二固定延迟(不同于第一固定延迟)，由第二存储器中读出该第二视频信号。第二固定延迟使第二图象定位在并排显示的第二边上，而与第二可变全景显示延迟无关。

上述存储器可以是具有不同步的写入和读出端口的先入先出(FIFO)行存储器。根据使用者的输入而产生全景显示指令信号的装置可包括一个遥控器。

图1是采用2fH水平扫描工作的宽荧幕电视的方框图。

图2是图1的门阵列的方框图，示出主信号路径、辅助信号路径和输出信号路径。

图3是一方框图，更详细示出了图2的一些部分。

图4是宽荧幕电视上的并排显示图。

图5(a)-5(b)、6(a)-6(b)和7(a)-7(c)是一组时序图，用以说明利用完全象幅限制信号产生的图4所示显示格式。

图8(a)-8(b)、9(a)-9(b)和10(a)-10(b)是一组时序图，用以说明与图5(a)-5(b)、6(a)-6(b)和7(a)-7(c)的时序图相关的独立水平全景显示。

图1以总标号10表示的是根据WO91/19397和WO91/19395并采用2fH水平扫描工作的宽荧幕电视的总体方框图。电视10通常包括视频信号输入部分20、底盘或电视微处理器(TVμP)216、宽屏处理器30、1fH至2fH转换器40、偏转电路50、RGB接口60、YUV至RGB转换器240、显象管驱动器242、直视显象管或投影管244、和电源70。YUV至RGB转换器240可以是TA7777这一工业用产品。将其中的各种电路合组成一些不同的功能方框，以方便说明，但并不是要限制这些电路彼此之间的实际位置。

视频信号输入部分20用于接收多个来自不同视频源的复合视频信号。可以有选择地切换视频信号以作为主视频信号和辅助视频信号而显示。RF开关204有两个天线输入端ANT1和ANT2。所示的输入端既可用于天线的空中电波接收(off-air antenna reception)也可用于有线电视接收(cable reception)。RF开关204用于控制使哪个天线输入信号加到第一调谐器206和第二调谐器208上。第一调谐器206的输出作为一个单晶片202的输入，该晶片用以完成多种功能，如调谐、水平及垂直偏转、和视频控制。专用的单晶片为例如以TA7777标示的工业产品类型。在单晶片中产生的由来自第一调谐器206的信号所造成的基带视频信号VIDEO OUT(视频输出)输入到视频开关200和宽屏处理器30的TVI输入端上。其他的输入到视频开关200的基带视频输入端标以AUX1和AUX2。它们可用于摄象机、激光放影机、磁带放影机、电视游戏机等。由底盘或电视处理器(TVμP)216控制的视频开关200的输出标以SWITCHED VIDEO。SVITCHED VIDEO是宽屏处理器30的另一输入信号。

开关SW1的宽屏处理器在TV1和SVITCHED VIDEO两信号之间进行选择，以作为Y/C译码器210输入的SEL COMP OUT视频信号。Y/C译码器210可作为一个自适应的行梳状滤波器工作。另外两个视频源S1和S2也输入到Y/C译码器210上。S1和S2各表示不同的S-VHS源，其中每一个都由分离的亮度和色度信号组成。一个开关可作为Y/C译码器的一部分而工作、或处于某些自适应的行梳状滤波器中、或作为独立的开关而使用，该开关在电视微处理器216控制下选取一对亮度和色度信号作为其输出信号，分别标以Y_M和C_IN。然后，被选择的一对亮度和色度信号被认定为主信号，并在沿主信号的路径中被处理。包含_M或_MN的信号标记指的是主信号路径。由宽屏幕处理器再将色度信号C_IN引回到单晶片，以产生色差信号U_M和V_M。其中U为(R-Y)的等量标记(equivalent designation)，而V为(B-Y)的等量标记。在宽屏幕处理器中，Y_M、U_M、和V_M信号被转换成数字形式，以便作进一步的信号处理。

从功能上看作为宽屏幕处理器30一部分的第二调谐器208产生一个基带视频信号TV2。开关SW2在TV2和SWI TCHED VIDEO两信号之间进行选择，以作为Y/C译码器210的输入。Y/C译码器210可作为一个自适应的行梳状滤波器工作。开关SW3和SW4在Y/C译码器210的亮度及色度信号与一外部视频信号源的分别标有Y_EXT和C_EXT的亮度及色度信号之间进行选择。Y_EXT和C_EXT相应于S-VHS的输入S1。Y/C译码器210可以和SW3及SW4组合在一起，正如在某些自适应行梳状滤波器中那样。然后把开关SW3和SW4的输出当作辅助信号，并在辅助信号路径中处理。所选择的亮度输出标以Y_A。包含_A、_AX和_AUX的信号标记指的是辅助信号路径。将所选的色度信号转换成色差信号U_A和V_A，并将Y_A、U_A和V_A信号转换成数字形式，以便作进一步处理。在管理信号源的选择以用于有不同画面显示格式的不同部分时，主、辅信号路径中视频信号源切换的方式达到了最大程度的灵活性。

相应于Y_M的复合同步信号COMP SYNC是由宽屏幕处理器向一个同步分离器212提供的。水平和垂直同步分量H和V分别输入一个垂直脉冲分频电路(vertical countdown circnit)214中。该垂直脉冲分频电路产生一个VERTICAL RESET(垂直复位)信号并将其送到宽屏幕处理器30。该宽屏幕处理器一内部垂直复位输出信号INT VERT RST OUT并将其送到RGB接口60上。RGB接口60中的一个开关在该内部垂直复位输出信号与外部RGB源的垂直同步分量之间进行选择。该开关的输出是一个选择的垂直同步分量SEL_VERT_SYNC，该信号被送到偏转电路50上。辅助视频信号的水平和垂直同步信号是由宽屏幕处理器中的同步分离器212产生的。

1f_H至2f_H转换器40用以将隔行扫描的视频信号转换成逐行扫描的非隔行信号，其中的一个例子是使每一水平线被显示两次，或者是在同一场的相邻水平线之间进行内插，以产生一组附加的水平线。在某些情况下，用原先的线或是用插入的线将取决于在相领场或帧之间检测到的移动程度。转换器40的电路与一视频RAM420结合一起工作。视频RAM420可用于储存一帧中的一场或多场，使之连续显示。已转换的视频数据如Y_2f_H、U_2f_H和V2f_H信号被送到RGB接口60。

RGB接口60可选择已转换的视频数据或外部的RGB视频数据以供视频信号输入部分显示。该外来RGB信号被视为是适于2f_H扫描的一种宽格式显示比的信号。主信号中的垂直同步分量通过宽屏幕处理器作为INT VERT RST OUT而加到RGB接口上，使一个选择的垂直同步信号(fV_m或fV_exT)可用于偏转电路50。宽荧幕电视的工作使用户能通过发出一个内部/外部控制信号INT/EXT来选择一个外界的RGB信号。但是，选择外界RGB信号输入，在没有这一信号时，会造成光栅在垂直方向上的破坏，这将损害阴极射线管或投影管。因此，RGB接口电路应检测外来同步信号，以排除对一个不存在的外界RGB输入的选取。宽屏幕处理(WSP)的微处理器340还对外来RGB信号进行色彩和色调控制。

宽屏幕处理器30包括一个对辅助视频信号进行专门信号处理的画中画处理器301。门阵陈300在显示格式的很宽变动范围内将主、辅视频信号数据组合起来。画中画处理器(PIP)301和门阵列300都是在宽屏微处理器(WSPμP)340的控制下工作的。微处理器340通过一条串联总线对电视(TV)微处理器216作出响应。该串联总线包括四条信号线，供数据、时钟信号、启动信号和复位信号之用。宽屏幕处理器30还发出一个复合垂直消隐/复位信号，作为一种三电平砂堡信号(three level sand castle)。或者，垂直消隐信号和复位信号也能以独立的信号形式产生。复合消隐信号(未示出)可由视频信号输入部分加到RGB接口上。

偏转电路50接收来自宽屏幕处理器的垂直复位信号、来自RGB接口60的选择的2f_H水平同步信号、以及来自宽屏幕处理器的附加控制信号。这些附加信号涉及到水平定相、垂直尺寸调整、和东西插脚(east-west pin)调整。偏转电路50将2f_H回扫脉冲加到宽屏幕处理器30、1f_H至2f_H转换器40和YUV至RGB转换器240上。

供整个宽荧幕电视用的工作电压是由交流市电供电的电源70提供的。

图2示出门阵列。门阵列300用以将来自主、辅信号路径的视频信息组合一起以完成复合宽屏显示。将主视频信号以模拟形式和YUV格式施加到宽屏处理器上作为标以Y_M、U_M和V_M的信号。由一些模数转换器将主信号由模拟形式转换成数字形式。以方框图的形式示出门阵列300的主信号路径304、辅助信号路径306和输出信号路径312。该门阵列还包括一个时钟/同步电路320和一个WSPμP译码器310。将识别为WSP DATA的WSPμP译码器310的数据和地址输出线接到主电路和上述各路径的每一路径上，也接到画中画处理器(PIP)301和解析度处理电路357上。PIP处理器301与另一个视频RAM350结合工作，如图3所示。

进一步参看图3，门阵列用以使主视频信道的视频数据扩展、压缩和剪裁(如果必要)，以实现不同的画面显示格式。将亮度分量Y_MN储存在一个先入先出(FIFO)行存储器356中一段时间，时间长短取决于亮度分量的内插性质。组合的色度分量U/V_MN储存在FIFO358中。

为简单起见，图3中的PIP处理器301只输入了辅助视频数据信号YUV_AX。辅助信号的亮度和色度分量Y_PIP、U_PIP和V_PIP是由多路信号分离器(demultiplexer)355产生的。如果需要，在电路357中对亮度分量进行解析处理，并由内插器359按需要扩展，产生一输出信号Y_AUX。

在某些情况下，辅助显示会大到如主信号显示一样。由于与画中画处理器301和视频RAM350相关联的存储器的限度，可利用一解析度处理电路357来恢复在数据压缩或缩减过程中辅助视频信号失去的明显解析度。作为一个例子，如果视频信号原来有抖动，则电路357可以是一个解抖颤调谐电路(dedithering circuit)。

以640f_H速率对辅助视频输入数据进行取样并将其存入视频RAM350中。自视频RAM350中读出的辅助数据标以VRAM_OUT。P1P电路301还能以相等的整数因数来水平和垂直以及不对称地减小辅助画面。用4位元锁存器352、辅助FIFO354和时钟/同步电路320使辅助信道数据缓冲，并使之与主信道数字视频信号同步。用多路信号分离器355将VRAM_OUT数据分类成Y(亮度)、U、V(两彩色分量)、和快速开关数据(未示出)。快速开关数据表示出将哪类场(偶数场或奇数场)写入视频RAM350。从PIP电路直接接收一个PIP快速开关信号，并将其加到输出MUX控制电路321上，以确定由视频RAM350读出的哪一场要在小图象模式期间显示。

以640f_H速率对辅助信道进行取样，而以1024f_H速率对主信道进行取样。辅助信道的FIFO354将数据从辅助信道取样速率转换为主信道时钟速率。在此过程中，视频信号受到8/5(1024/640)的压缩。这大于要正确显示辅助信道信号所必需的4/3压缩。因此，必须用内插器359将辅助信道加以扩展，以正确显示一个4×3的小画面。内插器359通过一内插器控制电路(未示出)直接受WSPμP340的控制。所需要的内插器扩展量是5/6。扩展因数X由下式确定：

X＝(649/1024)×(4/3)＝5/6

色度分量U_PIP和V_PIP由电路367延迟一段时间，时间长度取决于亮度分量的内插的性质，以产生输出信号U_AUX和V_AUX。主、辅信号的各分量Y、U和V在输出信号路径312中的各多工器315、317和319里被组合起来，其中利用了对读取的FIFO354、356和358的启动信号的控制。多工器315、317和319在输出多工器控制电路321控制下工作，而输出多工器控制电路321则依据时钟信号、线路启动信号、水平线计数信号、垂直消隐复位信号和快速开关数据信号工作。多路传输后的亮度和色度分量Y_MX、U_MX和V_MX加到各数/模转换器上。数/模转换器接有低通滤波器。画中画处理器、门阵列和数据缩减电路的各项功能受WSPμP340的控制。WSPμP340则依据通过一串联总线与其相连的TVμP216而工作。串联总线可以是图示的四芯总线，具有数据线、时钟信号线、启动信号线和复位信号线。WSPμP340通过一WSPμP译码器310与门阵列的各不同电路联系。

在一种情况下，必须以一4/3因数压缩4×3NTSC影象，以避免显示图象的宽高比失真。在另一情况下，又要扩展影象，以完成伴随通常垂直伸缩的水平伸缩工作。减小到少于4/3的压缩可完成达33％的水平伸缩工作。由于亮度视频带宽(对S-VHS格式，达5.5MH)占用了很大百分比的Nyquist起伏频率(对1024fH时钟为8MHz)，因此要用一个取样内插器来再次计算进到新象素位置的视频。

使亮度数据Y_MN通过主信号路径304中的一个内插器337，该内插器根据视频信号的压缩或扩展来重新计算取样值。开关或路线选择器323和331的功能是翻转主信号路径304关于FIFO356和内插器337的相对位置的拓扑(topology)。特别是，这些开关要选择是按压缩的需要而使内插器337先于FIFO356还是按扩展的需要而使FIFO356先于内插器337。开关323和331依据路线控制电路335的控制而工作，而路线控制电路335又依据WSPμP340而工作。在小图象模式期间，辅助视频信号被压缩，以便储存在视频RAM350中，只在特殊需要时才扩展。因此，在辅助信号路径中无需类似的切换。

时钟/同步电路320产生操作FIFO354、356和358所需要的读出、写入和启动信号。启动主、辅信道的FIFO，以便将数据写入每一视频线的这些部分的存储器中，这项存储是以后显示所必需的。按需要从主、辅信道之一中读出数据，以便在同一视频线或显示线上组合每一信号源的数据。辅助信道的FIFO354与辅助视频信号同步写入，但与主视频信号同步地从存储器中读出。主视频信号分量与主视频信号同步写入FIFO356和358，并与主视频信号同步地自存储器中读出。将该读出功能在主、辅信道之间来回切换是一项特别有效的专用选择功能。

产生如图4所示的已裁减的并排图象这类不同的具有特别效果的方法是通过操纵各行存储器FIFO的读出和写入启动控制信号而完成的。用于该显示格式的过程示于图5(a)-5(b)、6(a)-6(b)和7(a)-7(c)。辅助视频信号示于图5(b)。辅助视频信号的有效视频部分由一简单斜坡示出。在裁剪并排显示图象的情况下，该辅助信道的2048×8FIFO354的写入启动控制信号(WR_EN_AX)有效部分为(1/2)×(4/3)＝0.67，约为辅助信道有效线周期(加速前)的67％，如图5(a)所示。这相当于约33％的裁剪量(约67％的有效图象)，和对辅助信道视频信号作了4/3压缩比的压缩。在主视频信道中，如图6(b)所示，将主视频信号表示为一简单的三角形。910×8FIFO356和358的写入启动控制信号(WR_EN_MN_Y)有效部分为(1/2)×(4/3)＝0.67或为主信道有效线周期的67％，如图6(a)所示。这相当于约33％的裁剪量，和由910×8FIFO对主信道视频信号完成4/3压缩比的压缩。

在每一FIFO中，视频数据被缓冲而在特定时刻按时读出。数据可由每一FIFO中读出的时间有效区由所选择的显示格式决定。在所示的并排裁剪模式的例子中。主信道的影象示于显示器上的左半部，而辅助信道的影象示于显示器上的右半部。所示的主、辅信道波形的任何视频部分均不相同。主信道910×8FIFO的读出启动控制信号(RD_EN_MN)有显示有效线周期的50％的有效部分，该显示周期开始于有效视频信号的起点，紧接着视频信号后缘，如图7(b)所示。辅助信道读出启动控制信号(RD_EN_AX)有显示有效线周期的50％的有效部分，以RD_EN_MN信号的下降沿开始，至主信道视频信号前缘的开始处结束，如图7(c)所示。所产生的并排图象示于图7(a)。并排图象的左半部分是主图象的中心部分。右半部分是辅助图象的中心部分。左右两半间的边界用一条缝表示。可看出，写入启动控制信号是与其各自的FIFO输入数据(主、辅数据)同步的，而读出启动控制信号是与主信道视频信号同步的。

并排式显示对于宽的格式显示比显示(例如16×9)是特别有效和适宜的。大多数NTSC信号表现为4×3格式，即相当于12×9。两个4×3格式显示比的NTSC图象要在同一16×9格式显示比的显示器上显示时，其中每一图象都要裁剪33％或压缩33％，这将造成画面失真。由用户的爱好决定，画面剪裁量与宽高比失真量之比可选定在0％至33％之间的任何值。作为一个例子，两个并排图象可分别压缩16.7％和裁剪16.7％。

图3示出了图2一些部分的细节。时钟/同步电路320产生供主亮度(Y_MN)FIFO356、主色度(UV_MN)FIFO358、以及辅助亮度和色度(VRAM-OUT)FIFO354用的写入和读出启动信号。主信号路径的FIFO356和358的写入和读出功能是与同主视频信号同步的显示同步的。在图3上这一信号标以DISPLAY_CLK。辅助视频信号很可能与主视频信号不同步。因此，辅助信号路径FIFO354的写入和读出功能彼此是不同步的。写入功能与画中画(PIP)处理器301的时钟信号是同步的，标以PIP_CLK。这是一个与从一视频RAM中读出的数据相同的时钟信号，该视频RAM与PIP处理器相关联，其读出信号为VRAM_OUT。如所示的，其读出功能是与显示同步的。某些FIFO没有独立的时钟信号输入，这些FIFO可参见图3。用其他类FIFO，例如辅助信号路径上的FIFO354，可能产生需要读取功能具有与DISPLAY_CLK信号不同的频率，并与PIP_CKL信号不同。即使如此，辅助信号路径处理电路的要求之一通常是要使辅助视频数据与视频显示同步。内插器359和线延迟器367可用于达到此目的。

为了避免由于图象压缩所造成的影象宽高比失真，如果观看者需要，必须用另一种方法去示出被裁剪的部分。按照本发明方案，能使并排图象中的每一图象水平全景显示(pan)，无论是左边的还是右边的图象，都能独立地全景显示。独立的全景显示是可能的，因为主、辅视频信号各自都包括带有独立的写入和读出指示器的FIFO(主信通为356；辅助信道为354)。可以通过提前或延迟写入启动窗(WR_EN_MN，WR_EN_AX)(write enable windows)来完成水平全景显示。这种对写入启动窗的操作过程示于图8(a)-8(b)和9(a)-9(b)。示于图8(b)的辅助视频信号是与示于图5(b)的辅助视频信号一样的。由图8(a)中WR_EN_AX信号界定的写入启动窗已相对于图5(a)中的相应信号提前。于是，将辅助图象的每一行的第一半部写入FIFO354，而不是写入中间半部。同样，9(b)所示的主视频信号与图6(b)所示的主视频信号也是一样的。由图9(a)中WR_EN_MN信号界定的写入启动窗已相对于图6(a)中的相应信号延迟。于是，将主图象的每一行的第二半部写入FIFO356，而不是写入中间半部。所产生的多路传输后的图象示于图10(a)。图10(b)重复了图7(a)的多路传输后的图象，以便与独立水平全景显示的效果作比较。

因此，全景显示控制装置必须以适当的固定延迟或可变延迟对主、辅信号处理装置或路径的读出和写入启动信号的发出作出响应。在本发明的最佳实施例中，这种全景显示控制装置可设想为包括WSPμP340和时钟/同步电路320。在WSPμP340的控制下，使写入和读出启动信号有必要的延迟，而WSPμP340则接受来自TVμP216的用户的控制信息。

主信号处理路径中的一主信号存储器具有写入和读出端口，工作时对全景显示控制装置作出响应。根据从主视频信号每一水平线周期起点的第一可变全景显示延迟，将主视频信号写入主存储器；而根据从主视频信号每一水平线周期起点的第一固定延迟，从主存储器读出主视频信号。第一固定延迟使主图象定位在并排显示的第一横边上，例如左边，而与第一可变全景显示延迟无关。

辅助信号处理路径中的一个辅助信号存储器具有写入和读出端口，并且也对全景显示控制装置作出响应。根据从辅助视频信号每一水平线周期起点的第二可变全景显示延迟(与第一可变全景显示延迟无关)，将辅助视频信号写入辅助存储器；而根据从主视频信号每一水平线周期起点的第二固定延迟(与第一固定延迟不同)，从辅助存储器读出辅助视频信号。第二固定延迟使辅助图象定位在并排显示的第二边上，例如右边，而与第二可变全景显示延迟无关。两幅图象的画面位置均与显示装置相关，显示装置通常与主视频信号同步。

全景显示控制装置独立地控制主、辅存储装置。全景显示控制装置还可有这样的特征：产生第一可变延迟、第一固定延迟和第二固定延迟，它们都与所述主视频信号的水平同步信号相关；并且产生第二可变全景显示延迟，它与辅助视频信号的水平同步信号相关。如果主、辅图象位置永远不须要改变或调整，则也可以软件形式确立第一和第二固定延迟，并且只用WSPμP340产生可变延迟。主、辅图象采取响应第一和第二固定延迟的并排显示格式，并且独立地可全景显示地响应第一和第二可变延迟。更具体说，主、辅存储装置可分别根据第一和第二可变全景显示延迟而启动以供写入，又可分别根据第一和第二固定延迟而启动以供读出之用。

例如，可通过按压遥控器上的按钮来发出全景显示指令信号。对上/下或+/-各对按钮作不同设定可用来分别控制左和右边的图象。“上”或“+”可产生一左全景显示信号，而“下”或“-”可产生一右全景显示信号。或者，一对上/下或+/-按钮可用来与两个选择左或右边图象的其他按钮中的任一个连接。或者进一步用一对或多对专用的左/右按钮。可用一菜单驱动程序来选择控制全景显示按钮的使用。用TVμP216接收和译出用户的指令，再将适当的指令传送给WSPμP340，以执行用户的指示。

Claims

1.一种视频显示系统，具有：

视频显示装置(244)；

第一信号处理装置(356)，用于裁剪表示第一图象的第一视频信号(Y_MN)；

第二信号处理装置(354)，用于裁剪表示第二图象的第二视频信号(YUV_AX)；

耦合装置(312)，与所述第一和第二信号处理装置(356和354)耦合，用以在所述视频显示装置上产生所述第一和第二图象的未裁剪各部分的相邻显示，所述被显示的各部分其尺寸和形状是大致类似的；

其特征在于，该系统还具有：

全景显示控制装置(340，320)，该装置响应全景显示指令信号，以独立地控制所述第一和第二信号处理装置(356和354)去选取所述第一和第二图象的哪些部分来形成所述的并排显示。

2.如权利要求1所述的系统，其特征在于，所述全景显示控制装置(340，320)产生一个第一可变延迟、一个第一固定延迟和一个第二固定延迟，它们都与所述第一视频信号(Y_MN)的水平同步信号相关，并且产生一个第二可变延迟，它与所述第二视频信号(YUV_AX)的水平同步信号相关，所述第一和第二图象响应所述第一和第二固定延迟而定位为所述相邻显示格式，并响应所述第一和第二可变延迟而可独立地全景显示。

3.如权利要求2所述的系统，其特征在于，所述第一和第二信号处理装置(356和354)都有一存储器，用以使所述第一和第二可变延迟写入该存储器，并用以从该存储器中读出所述第一和第二固定延迟。

4.如权利要求3所述的系统，其特征在于，所述视频显示装置(244)具有宽的格式显示比。

5.如权利要求1所述的系统，其特征在于，所述视频显示装置(244)具有宽的格式显示比。

6.一种视频显示系统，包括：

视频显示装置(244)；

耦合装置(312)，与所述第一和第二信号处理装置耦合，用以在所述视频显示装置上产生所述第一第二图象的未裁剪各部分的并排显示；

其特征在于，该系统还包括：

全景显示控制装置(340，320)，该装置响应全景显示指令信号，以独立地控制所述第一和第二信号处理装置去选取所述第一和第二图象的哪些部分来形成所述的并排显示。

7.如权利要求6所述的系统，其特征在于，所述第一和第二信号处理装置(356和354)分别具有第一和第二不同步的行存储器，用于分别裁剪所述第一和第二视频信号。

8.如权利要求7所述的系统，其特征在于，所述行存储器为先入先出(FIFO)型的器件。

9.如权利要求6所述的系统，其特征在于，该系统还包括：

第一存储器，设于所述第一信号处理装置(356)中，具有写入和读出端口(DATA_IN和DATA_OUT)并且对所述全景显示控制装置(340，320)作出响应，所述第一视频信号(Y_MN)根据从该信号的每一水平线周期起点的第一可变全景显示延迟被写入所述第一存储器中，而根据从该信号的每一水平线周期所述起点的第一固定延迟由所述第一存储器中读出，使所述第一图象定位在所述并排显示的第一横边上，而与所述第一可变全景显示延迟无关；和

第二存储器，设于所述第二信号处理装置(354)中，具有写入和读出端口(DATA_IN和DATA_OUT)并且对所述全景显示控制装置(340，320)作出响应，所述第二视频信号(YUV_AX)根据从该信号的每一水平线周期起点的第二可变全景显示延迟被写入所述第二存储器中，而与所述第一可变全景显示延迟无关，并且根据从所述第一视频信号每一水平线周期所述起点的但与所述第一固定延迟不同的第二固定延迟由所述第二存储器中读出，使所述第二图象定位在所述并排显示的第二边上，而与所述第二可变全景显示延迟无关。

10.如权利要求9所述的系统，其特征在于，所述显示装置(244)具有宽的格式显示比。

11.如权利要求6所述的系统，其特征在于，所述显示装置(244)具有宽的格式显示比。

12.如权利要求6所述的系统，其特征在于，该系统还包括响应使用者的输入而发出所述全景显示指令信号的装置(216)。