Nothing Special   »   [go: up one dir, main page]

CN111656772B - 摄像装置和电子设备 - Google Patents

摄像装置和电子设备 Download PDF

Info

Publication number
CN111656772B
CN111656772B CN201880086472.XA CN201880086472A CN111656772B CN 111656772 B CN111656772 B CN 111656772B CN 201880086472 A CN201880086472 A CN 201880086472A CN 111656772 B CN111656772 B CN 111656772B
Authority
CN
China
Prior art keywords
pixel
transistor
unit
image pickup
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880086472.XA
Other languages
English (en)
Other versions
CN111656772A (zh
Inventor
芦谷达治
立泽之康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111656772A publication Critical patent/CN111656772A/zh
Application granted granted Critical
Publication of CN111656772B publication Critical patent/CN111656772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

根据本发明的摄像装置包括：多个像素单元，所述多个像素单元包括第一像素单元和第二像素单元；以及垂直信号线。第一像素单元和第二像素单元各自包括：放大晶体管；以及选择晶体管，其连接在放大晶体管与垂直信号线之间。摄像装置设置有连接单元，其选择性地将第一像素单元的放大晶体管和选择晶体管的公共连接节点和第二像素单元的放大晶体管和选择晶体管的公共连接节点相互连接。

Description

摄像装置和电子设备
技术领域
本发明涉及摄像装置和电子设备。
背景技术
在摄像装置中，像素信号的读取方法之一是所谓的合并(binning)读取，即在将多个像素假设为单个像素的情况下读取像素信号。根据合并读取，可以提高读取速度，降低数据速率，并提高灵敏度。
日本专利申请特开第2009-296451号(专利文献1)公开了一种固态摄像装置，该固态摄像装置使配线连接符合对像素阵列单元的平面中的特定像素组的合并读取，并且通过与读取所有像素信号的完全读取的通道不同的通道中的电路执行合并读取。
引用列表
专利文献
专利文献1：日本专利申请特开第2009-296451号
发明内容
本发明要解决的问题
然而，在专利文献1中所述的传统技术中，由于用于合并读取的像素是固定的，因此，无法针对每个像素读取任意像素的信号。在此，以合并读取的情况为例说明该问题。然而，与合并读取的情况类似，这也适用于如下特殊读取的情况：例如，用于读取特定区域中的像素信号的剪切读取；以及用于以特定的行周期跳过像素行并读取预定像素行中的像素信号的稀疏读取。
因此，本发明的目的是提供能够针对与用于特殊读取(例如，合并读取)的像素有关的各像素读取任意像素的信号的摄像装置以及包括该摄像装置的电子设备。
解决问题的技术方案
用于实现以上目的的根据本发明的摄像装置包括：
多个像素单元，每个像素单元包括第一像素单元和第二像素单元；以及
垂直信号线，其中
所述第一像素单元和所述第二像素单元各自包括：
放大晶体管，
选择晶体管，所述选择晶体管连接在所述放大晶体管与所述垂直信号线之间，以及
连接单元，所述连接单元选择性地连接在所述第一像素单元的所述放大晶体管和所述选择晶体管的公共连接节点与所述第二像素单元的所述放大晶体管和所述选择晶体管的公共连接节点之间。
此外，用于实现以上目的的根据本发明的电子设备包括具有以上构造的摄像装置。
附图说明
图1是示意性地示出应用了根据本发明的技术的摄像装置的系统构造的框图。
图2是示出像素的示例性电路构造的电路图。
图3是示出其中针对像素单元的各列布线一条垂直信号线的构造的简化图。
图4是示出与2个水平像素×4个垂直像素的单个像素单元对应的像素电路的电路构造的电路图。
图5是简单地示出在包括作为单个像素单元的2个水平像素×4个垂直像素的摄像装置读取所有像素的信号的情况下针对一行的读取操作的状态的图。
图6是简单地示出在对2个水平像素×2个垂直像素执行合并读取的情况下的读取操作的状态的图。
图7是示出在对2个水平像素×2个垂直像素执行合并读取的情况下的电路构造的电路图。
图8是简单地示出在针对像素单元的各列布线两条垂直信号线的情况下的合并读取操作的状态的图。
图9是简单地示出在针对像素单元的各列布线四条垂直信号线的情况下的合并读取操作的状态的图。
图10是示出根据本发明的实施例的像素电路的电路构造的电路图。
图11是简单地示出根据第一实施例的合并读取操作的状态的图。
图12是示出根据第一实施例的合并读取中的单个单元组的电路构造的电路图。
图13A是示出在同一行中执行合并读取的相邻两个像素单元的电路构造的电路图，而图13B是用于执行合并读取操作的各信号的时序波形图。
图14A是示出具有作为单个像素单元的2个水平像素×4个垂直像素的像素电路的电路图，而图14B是示出晶体管的布局的布局图。
图15是根据第二实施例的剪切读取的第一示例的说明图。
图16A是示出剪切读取操作的第一示例中的A行的信号读取路径的图，而图16B是示出剪切读取操作的第一示例中的B行的信号读取路径的图。
图17是简单地示出根据第一示例的剪切读取操作的状态的图。
图18是根据第二实施例的剪切读取的第二示例的说明图。
图19A是示出剪切读取操作的第二示例中的A行的信号读取路径的图，而图19B是示出剪切读取操作的第二示例中的B行的信号读取路径的图。
图20是简单地示出根据第三示例的稀疏读取操作的状态的图。
图21是示出根据本发明的技术的应用例的图。
图22是示出作为根据本发明的电子设备的示例的相机模块(例如，数码相机或摄像机等)的示例性构造的框图。
具体实施方式
下面，将参考附图详细说明本发明的实施例。本发明的技术不限于实施例，并且实施例中的各种值、或材料等仅是示例性的。在下面的说明中，相同的元件或具有相同功能的元件用相同的附图标记表示，并且省略重复的说明。注意，将按以下顺序进行说明。
1.根据本发明的摄像装置和电子设备的总体说明
2.应用了根据本发明的技术的摄像装置
2-1.系统配置
2-2.像素的电路构造
2-3.单个像素单元
2-4.合并读取
3.实施例
3-1.第一实施例(合并读取的示例)
3-2.第二实施例(剪切读取的示例)
3-3.第三实施例(稀疏读取的示例)
3-4.实施例的变形例
3-5.实施例的应用例
4.电子设备(相机模块的示例)
5.本发明可以具有的构造
<根据本发明的摄像装置和电子设备的总体说明>
在根据本发明的摄像装置和电子设备中，连接单元能够具有如下构造：在多个像素单元作为单元的单元组中，将单个第二像素单元或多个第二像素单元选择性地连接到第一像素单元。此时，能够采用如下构造：其中，通过属于相同单元组的单个垂直信号线输出第一像素单元和第二像素单元的各像素中的信号。
在包括上述优选构造的根据本发明的摄像装置和电子设备中，像素单元能够具有包括第一像素组和第二像素组的构造。此时，能够采用包括第一像素组和第二像素组共用的复位晶体管、放大晶体管和选择晶体管的构造。复位晶体管复位浮动扩散部，该浮动扩散部用于将由相同像素单元中的各像素进行光电转换的电荷转换为像素信号。放大晶体管读取通过浮动扩散部转换的像素信号。选择晶体管将由放大晶体管读取的像素信号选择性地输出到属于相同单元组的单个垂直信号线。
此外，在包括上述优选构造的根据本发明的摄像装置和电子设备中，连接单元能够具有如下构造：该构造是针对各像素单元设置的，并且该构造包括连接晶体管，该连接晶体管的一端连接到放大晶体管和选择晶体管的公共连接节点。
此外，在包括上述优选构造的根据本发明的摄像装置和电子设备中，第一像素组和第二像素组各自能够具有包括以两行两列布置的四个像素的构造。此外，能够采用如下构造：其中，第一像素组和第二像素组中的四个像素的传输晶体管分别布置成正方形。然后，复位晶体管、放大晶体管和选择晶体管中的两个传输晶体管能够与布置成正方形的传输晶体管相对应地设置在第一像素组与第二像素组之间，而剩下的一个晶体管和连接晶体管能够被布置成与在第一像素组中布置成正方形的传输晶体管相邻。
此外，在包括上述优选构造的根据本发明的摄像装置和电子设备中，连接单元能够具有如下构造：该构造实现在将多个像素假设为单个像素时用于读取像素信号的合并读取，实现用于读取特定区域中的像素信号的剪切读取，或者实现用于读取预定像素行中的像素信号的稀疏读取。
<应用了根据本发明的技术的摄像装置>
[系统配置]
首先，将说明应用了根据本发明的技术的摄像装置的系统配置。在本实施例中，作为摄像装置，将以作为一种X-Y地址型摄像装置的CMOS(complementary metal oxidesemiconductor：互补金属氧化物半导体)图像传感器为例进行说明。CMOS图像传感器是通过应用或部分使用CMOS工艺制造的图像传感器。
图1是示意性地示出应用了根据本发明的技术的摄像装置的系统配置的框图。根据本应用例的摄像装置1具有包括形成在半导体基板10上的像素阵列单元11和设置在像素阵列单元11周围的周边电路单元的构造。像素阵列单元11的周边电路单元包括例如行选择单元12、列处理单元13、列扫描单元14、或时序控制单元15等。
在像素阵列单元11中，各自包括光电转换单元的像素2在行方向和列方向上二维布置，即在矩阵中二维布置。这里，行方向表示像素行中的各像素2的布置方向(即，水平方向)，而列方向表示像素列中的各像素2的布置方向(即，垂直方向)。像素2通过执行光电转换，根据接收到的光量产生并累积光电电荷。稍后将说明像素2的具体电路构造。
在像素阵列单元11中，相对于矩阵中的像素布置，针对各个像素行沿着行方向布线像素驱动线311至31m(以下可统称为“像素驱动线31”)。此外，针对各个像素列沿着列方向布线垂直信号线321至32n(以下可统称为“垂直信号线32”)。当从像素2读取信号时，像素驱动线31传输用于执行驱动的驱动信号。尽管图1中示出了一条像素驱动线31作为像素驱动线31，但是像素驱动线31的数量不限于一条。像素驱动线31的一端连接到行选择单元12的与各行对应的输出端子。
行选择单元12包括移位寄存器、或地址解码器等，并且行选择单元12在时序控制单元15的控制下同时驱动所有像素2或以像素阵列单元11的行为单位驱动像素2。即，行选择单元12与控制行选择单元12的时序控制单元15一起包括在驱动单元中，该驱动单元驱动像素阵列单元11的各像素2。
从行选择单元12选择并扫描的像素行中的各像素2读取的像素信号通过垂直信号线321至32n中的各者被提供给列处理单元13。列处理单元13针对像素阵列单元11的各像素列，对通过垂直信号线321至32n中的各者从所选行中的各像素2输出的像素信号执行预定的信号处理，并且暂时保存执行了信号处理的信号。
作为由列处理单元13执行的预定信号处理，能够以用于将从像素2读取的模拟像素信号转换为数字信号的模数转换处理、通过相关双采样(CDS)进行的噪声去除处理等为例。然而，这里所述的信号处理仅是示例，并且列处理单元13进行的预定信号处理不限于此。
在列处理单元13中，例如，相对于像素列以一对一的关系(即，针对各像素列)，设置有将模拟像素信号转换为数字信号的模数转换器。能够使用公知的模数转换器作为模数转换器。具体地，作为模数转换器，可以举例有单斜率型模数转换器、逐次逼近型模数转换器、或Δ-Σ调制型(ΔΣ调制型)模数转换器。然而，模数转换器不限于这些。
列扫描单元14包括移位寄存器、或地址解码器等，并且列扫描单元14在时序控制单元15的控制下依次选择与列处理单元13的像素列对应的单元电路(例如，包括模数转换器的单元电路)。通过列扫描单元14的选择和扫描，已经由列处理单元13执行了信号处理的像素信号被顺序读取到水平总线16，并通过水平总线16被输出到半导体基板10的外部。
时序控制单元15生成各种时序信号、时钟信号、或控制信号等，并且基于所生成的信号来驱动和控制行选择单元12、列处理单元13、以及列扫描单元14等。
注意，在该示例中，已经说明了将本发明应用于所谓的具有平坦结构的摄像装置的情况，即，所述结构是包括行选择单元12、列处理单元13、列扫描单元14、以及时序控制单元15等的电路部分形成在形成有像素阵列单元11的半导体基板10上的结构。然而，本发明不限于此。即，根据本发明的技术能够应用于所谓的具有层叠结构的摄像装置，在该层叠结构中，层叠至少两个半导体基板。在摄像装置具有层叠结构的情况下，像素阵列单元11设置在第一层中的半导体基板上，而包括行选择单元12、列处理单元13、列扫描单元14、以及时序控制单元15等的电路部分设置在另一半导体基板上。
根据具有该层叠结构的摄像装置1，第一层中的半导体基板仅需要具有形成像素阵列单元11的尺寸(面积)即可。因此，能够减小第一层中的第一半导体基板的尺寸(面积)和整个芯片的尺寸。此外，能够将适于制造像素2的工艺应用于第一层中的半导体基板，而能够将适于制造电路部分的工艺应用于其他半导体基板。因此，具有在制造摄像装置1时能够使工艺最优化的优点。
[像素的电路构造]
图2是示出像素2的示例性电路构造的电路图。像素2例如包括作为光电转换单元的光电二极管21，并且除了光电二极管21之外，像素2还具有包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的电路构造。
注意，这里，例如，作为包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的四个晶体管，使用N沟道MOS场效应晶体管。然而，这里示例的四个晶体管22至25的导电类型的组合仅是示例，并且其组合不限于此。
作为像素2的上述像素驱动线31，多条像素驱动线共同布线到相同像素行中的各像素2。多条像素驱动线以像素行为单位连接到行选择单元12的与各像素行对应的输出端子。行选择单元12适当地向多个像素驱动线输出传输信号TRG、复位信号RST和选择信号SEL。
光电二极管21的阳极电极连接到低电位侧的电源(例如，接地)。光电二极管21将接收到的光光电转换为具有与接收到的光量对应的电荷量的光电电荷(这里为光电子)，并累积光电电荷。光电二极管21的阴极电极经由传输晶体管22与放大晶体管24的栅电极电连接。在此，与放大晶体管24的栅电极电连接的区域是浮动扩散部(浮动扩散区/杂质扩散区)FD。浮动扩散部FD是将电荷转换为电压的电荷-电压转换单元。
行选择单元12将在高电平(例如，VDD电平)下有效的传输信号TRG施加到传输晶体管22的栅电极。传输晶体管22响应于传输信号TRG而导通，以将由光电二极管21进行光电转换并累积在光电二极管21中的光电电荷传输到浮动扩散部FD。
复位晶体管23连接在高电位侧电源VDD的节点与浮动扩散部FD之间。行选择单元12将在高电平下有效的复位信号RST施加到复位晶体管23的栅电极。复位晶体管23响应于复位信号RST而导通，并且通过将浮动扩散部FD中的电荷丢弃到电压VDD的节点来复位浮动扩散部FD。
放大晶体管24的栅电极连接到浮动扩散部FD，漏电极连接到高电位侧电源VDD的节点。放大晶体管24是源极跟随器的输入单元，该源极跟随器读取由光电二极管21进行光电转换而获得的信号。即，放大晶体管24的源电极经由选择晶体管25连接到垂直信号线32。然后，放大晶体管24和与垂直信号线32的一端连接的电流源I被包括在源极跟随器中，该源极跟随器将浮动扩散部FD的电压转换为垂直信号线32的电位。
例如，选择晶体管25的漏电极连接到放大晶体管24的源电极，源电极连接到垂直信号线32。从行选择单元12向选择晶体管25的栅电极施加在高电平时有效的选择信号SEL。选择晶体管25响应于选择信号SEL而导通，并且通过选择单元像素2将从放大晶体管24输出的信号传输到垂直信号线32。
注意，这里，作为像素2的像素电路，已经以包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的4Tr电路构造(即，四个晶体管(Tr))为例进行了说明。然而，该电路构造不限于4Tr电路构造。此外，当假定其上设置有布线层的基板表面为前表面(前侧)时，像素结构可以是从与前表面相对的后表面侧摄取照射光的背照式像素结构，或者可以是从前表面侧摄取照射光的前照式像素结构。
[单个像素单元]
在上文中，作为摄像装置1，示例了其中针对各像素列布线单个垂直信号线32的构造。然而，对于近年来用于移动用途的摄像装置，相机模块尺寸减小，像素小型化，并且摄像装置具有针对多个像素列布线单个垂直信号线32的构造。
作为示例，在彩色摄像装置1中，图3示出了如下构造：其中，在彩色滤光片的布置模式是例如红色(R)、绿色(G)和蓝色(B)的拜尔布置的情况下，并且当假设两个水平像素×四个垂直像素(两行两列像素)形成单个像素单元30时，针对像素单元30的各列布线单个垂直信号线32。这种情况表示针对两个像素列布线单个垂直信号线32的示例性构造。彩色滤光片的布置模式不限于RGB拜尔布置。
图4示出了与包括两个水平像素×四个垂直像素的单个像素单元30对应的像素电路。包括两个水平像素×四个垂直像素的单个像素单元30具有如下构造：其中，包括四个上部像素的第一像素组和包括四个下部像素的第二像素组共用复位晶体管23、放大晶体管24和选择晶体管25(像素共享)。像素共享像素电路的优点在于，与针对各像素设置复位晶体管23、放大晶体管24和选择晶体管25的情况相比，能够使像素小型化。
在像素共享像素电路中，复位晶体管23复位浮动扩散部FD，该浮动扩散部FD将由相同像素单元30中的各像素进行光电转换的电荷转换为像素信号。放大晶体管24读取通过浮动扩散部FD转换的像素信号。选择晶体管25将由放大晶体管24读取的像素信号选择性地输出到属于相同单元组40的单个垂直信号线32(参考图11)。
图5简单地示出了在包括作为单个像素单元30的两个水平像素×四个垂直像素的摄像装置1读取所有像素的信号的情况下针对一行的读取操作的状态。从图5清楚可见，在读取所有像素的信号的情况下，以像素行为单位选择像素，所选行中的各像素(在示例中，为图5的像素G)的信号被读取到与像素单元30的列对应的垂直信号线32，并通过垂直信号线32被提供给列处理单元13。
注意，这里，以其中单个像素单元30包括具有两个水平像素×四个垂直像素的八个像素的情况为例进行了说明。然而，也可以采用单个像素单元30包括除了具有两个水平像素×四个垂直像素的八个像素以外的多个像素的情况。此外，单个像素单元30不限于多个像素的情况。单个像素单元30可以包括单个像素，即，可以存在单个像素单元＝单个像素的情况。
[合并读取]
接下来，将说明合并读取，该合并读取的优点在于：提高读取速度，降低数据速率，并提高灵敏度。
图6简单地示出了在对两个水平像素×两个垂直像素执行合并读取的情况下的读取操作的状态。对于两个垂直像素，由于相同像素单元30包括具有相同颜色的像素，因此，能够通过同时读取两个像素的信号并选择像素来执行相加读取。
关于两个水平像素，列处理单元13通过将紧接在模数转换器之前设置的选择器33(参考图7)的模式切换为对像素单元30的相邻列进行相加的模式来执行相加。在这种情况下，所有的垂直信号线32都被占用。然而，由于对像素单元30的相邻列执行水平相加，因此，像素信号不被提供给像素单元30的每隔一列中的模数转换器，并且不执行模数转换操作。
这使得一半的模数转换器剩余。图7是示出在对两个水平像素×两个垂直像素执行合并读取的情况下的电路构造的电路图。如图7所示，选择器33被设置在像素单元30的每隔一列中的模数转换器之前。
当执行合并读取时，为了不产生多余的模数转换器并通过使用所有模数转换器来提高读取速度，仅需要使垂直信号线32的数量加倍。具体地，如图8所示，通过针对像素单元30的各列布线两条垂直信号线32(32a和32b)，并且形成用于将像素单元30的相邻列的信号输入到剩余模数转换器的路径。图8是简单地示出在针对像素单元30的各列布线两条垂直信号线32的情况下的合并读取操作的状态的图。
由于图8所示的示例的情况是对两个水平像素×两个垂直像素执行合并读取的示例，因此，能够通过针对像素单元30的各列布线两条垂直信号线32来实现合并读取。然而，为了实现对包括八个水平像素×八个垂直像素的像素单元30中的四个水平像素×四个垂直像素执行合并读取，如图9所示，针对像素单元30的各列布线四条垂直信号线32。结果，存在的问题是，布线线路堵塞，并且紧接在模数转换器之前设置的选择器33被放大。
<实施例>
因此，本发明具有包括连接单元的构造，该连接单元选择性地将第一像素单元(一个像素单元)的放大晶体管24和选择晶体管25的公共连接节点连接到第二像素单元(另一像素单元)的放大晶体管24和选择晶体管25的公共连接节点。
这里，在图2所示的像素构造的情况下，放大晶体管24和选择晶体管25的公共连接节点是放大晶体管24的源电极和选择晶体管25的漏电极的连接节点。像素单元可以包括多个像素或单个像素(单个像素单元＝单个像素)。
在图10中，例如，示出了与包括两个水平像素×四个垂直像素(两列×四行)的单个像素单元(第一像素单元/一个像素单元)对应的根据本发明实施例的像素电路的电路构造。作为连接单元的示例的连接晶体管26的一端连接到放大晶体管24和选择晶体管25的公共连接节点N。连接晶体管26的另一端连接到第二像素单元(另一个像素单元)的放大晶体管24和选择晶体管25的公共连接节点N。
通过为各像素单元30设置连接晶体管26，根据连接晶体管26的动作，能够在像素阵列单元11中执行在单个像素单元30与另一个像素单元30之间交换像素信号的选择。这使得在不增加垂直信号线32的数量的情况下，可以针对与用于特殊读取(例如，合并读取)的像素有关的各像素读取任意像素的信号。
在下文中，假设特殊读取中的合并读取的情况是第一实施例，假设剪切读取的情况是第二实施例，假设稀疏读取的情况是第三实施例，来说明根据本实施例的摄像装置的具体实施例。
[第一实施例]
第一实施例是假设多个像素为单个像素时用于读取像素的信号的合并读取的示例。图11简单地示出了根据第一实施例的合并读取操作的状态。在此，作为示例，以单个像素单元30包括两个水平像素×四个垂直像素并且单个单元组40包括四个水平像素单元×两个垂直像素单元的情况为例。单元组40是以多个像素单元30为单位的像素单元组，即，单元组40是包括多个像素单元30组的像素单元组。
通过在多个像素单元30中包括选择性地连接在放大晶体管24和选择晶体管25的公共连接节点N之间的连接晶体管26(参考图10)，即使针对像素单元30的各列布线单个垂直信号线32，也能够实现在假设多个像素为单个像素时用于读取像素信号的合并读取。
图11中的示例是在包括四个水平像素单元×两个垂直像素单元的单元组40中，假设具有相同颜色的四个水平像素和四个垂直像素为单个像素，对四个水平像素×四个垂直像素进行合并读取以读取信号的示例。图12示出了根据第一实施例的在合并读取时单个单元组40的电路构造。在图11和12中，箭头(→)表示信号流。
从图11和12可以清楚地看出，通过为各像素单元30设置连接晶体管26，根据连接晶体管26的动作，能够将第一像素单元选择性地连接到单元组40中的多个第二像素单元。然后，通过属于相同单元组40的单个垂直信号线32输出第一像素单元和第二像素单元中的各像素的信号。通过该操作，第一像素单元和第二像素单元中的各像素的信号在被输出到垂直信号线32时相加。
这里，将说明根据第一实施例的合并读取的电路操作。这里，为了便于理解，以对图13A所示的同一行中的两个相邻像素单元301和302执行合并读取的情况为例，将说明根据第一实施例的合并读取的基本电路操作。图13B示出了驱动复位晶体管23的复位信号RST、驱动传输晶体管22的传输信号TRG、驱动选择晶体管25的选择信号SEL1(选择信号SEL2)、以及驱动连接晶体管26的选择信号SEL3的时序波形。选择信号SEL1和SEL2分别驱动相邻像素单元301和302的选择晶体管25。
在时间t1，复位信号RST和传输信号TRG均处于激活状态(高电平状态)，并且复位晶体管23和传输晶体管22在像素单元301和302中导通，以复位浮动扩散部FD和光电二极管21。
然后，在时间t2，选择信号SEL3变为激活状态，并且连接晶体管26在像素单元301和302中导通，以在放大晶体管24和择晶体管25的公共连接节点N1和N2之间电连接。通过该操作，能够在像素单元301和302之间交换信号。
接下来，在时间t3，选择信号SEL1变为激活状态，并且选择晶体管25在像素单元301中导通，以在公共连接节点N1与垂直信号线321之间电连接。通过该操作，由放大晶体管24读取的信号可以被输出到垂直信号线321。另一方面，选择信号SEL2处于未激活状态(低电平状态)。因此，在像素单元302中，由于选择晶体管25未导通，因此，不能将由放大晶体管24读取的信号输出到垂直信号线321。
接下来，在时间t4，传输信号TRG处于激活状态，并且传输晶体管22在像素单元301和302中导通，因此由光电二极管21进行光电转换的电荷被传输(读取)到浮动扩散部FD。然后，在像素单元301中，由放大晶体管24读取的信号通过导通状态的选择晶体管25被输出到垂直信号线321。
另一方面，在像素单元302中，通过处于非导通状态的选择晶体管25，防止由放大晶体管24读取的信号输出到垂直信号线322，并且通过处于导通状态的连接晶体管26，由放大晶体管24读取的信号被提供给像素单元301。结果，像素单元301的信号和像素单元302的信号在像素单元301的公共连接节点N1处相加，并通过处于导通状态的选择晶体管25输出到垂直信号线321。
以上是在对图13A所示的同一行中的两个相邻像素单元301和302进行合并读取的情况下的基本电路操作，并且对应于图11的第一行中的两个左侧像素单元30的电路操作。通过将该基本电路操作适当地反映到其他行和其他列，从图11可以清楚看出，能够通过使用属于单元组40的所有垂直信号线32来读取相加信号。此外，根据连接晶体管26的动作，关于用于合并读取的像素，在不增加垂直信号线32的数量的情况下，能够针对各像素读取任意像素的信号。
然后，通过对N个水平像素×N个垂直像素执行合并读取，可以将读取速度增加N2。此外，针对像素单元30的各列能够通过单个垂直信号线32来实现合并读取。因此，由于与不使用根据本发明的技术的情况相比，布线资源的消耗更小，因此可以增加N的值。例如，在具有20M像素的摄像装置中，当假设N＝6时，能够选择性地执行20M全帧30fps输出以及0.5M1080fps的输出。利用该输出，例如，能够对高分辨率的运动图像和低分辨率的极慢运动图像进行摄像。
这里，已经说明了如下构造：针对各像素单元30设置的连接晶体管26选择性地将单个像素单元连接到单元组40中的多个其他像素单元。然而，还能够使用这样的构造：单个像素单元选择性地连接到另一单个像素单元。
接下来，将说明根据第一实施例的用于实现合并读取的像素电路中的晶体管的布局。这里，例如，将以与包括两个水平像素×四个垂直像素的单个像素单元30对应的像素电路为例进行说明。图14A示出了具有包括两个水平像素×四个垂直像素的单个像素单元30的像素电路，而图14B示出了晶体管的布局。
在图14A中，为了方便起见，在与图10的对应关系中，在上侧的第一像素组中，将一个像素G的传输晶体管22g表示为Tr1，将像素R的传输晶体管22r表示为Tr2，将像素B的传输晶体管22b表示为Tr3，将另一像素G的传输晶体管22g表示为Tr4。此外，在下侧的第二像素组中，将一个像素G的传输晶体管22g表示为Tr5，将像素R的传输晶体管22r表示为Tr6，将像素B的传输晶体管22b表示为Tr7，将另一像素G的传输晶体管22g表示为Tr8。此外，将由第一像素组和下侧的第二像素组共用的复位晶体管23表示为Tr9，将放大晶体管24表示为Tr10，将选择晶体管25表示为Tr11，将连接晶体管26表示为Tr12。
在具有包括两个水平像素×四个垂直像素的单个像素单元30的像素电路中，如图14B所示，进行这样的布局：其中，第一像素组的四个晶体管Tr1、Tr2、Tr3和Tr4被布置成正方形(正方形布置)，而第二像素组的四个晶体管Tr5、Tr6、Tr7和Tr8在第一像素组的四个晶体管的下侧被布置成正方形。然后，复位晶体管Tr9、放大晶体管Tr10和选择晶体管Tr11中的两个晶体管(例如，晶体管Tr10和Tr11)分别与布置成正方形的传输晶体管Tr3和Tr4以及传输晶体管Tr5和Tr6相对应地布置在第一像素组与第二像素组之间。此外，剩余的一个晶体管Tr9和连接晶体管Tr12分别与第一像素组的布置成正方形的传输晶体管Tr1和Tr2相邻地布置。
上述晶体管Tr1至Tr11的布局是在没有应用根据本发明的技术的情况下的布局，即，在没有使用连接晶体管26的情况下的布局。另一方面，在应用了根据本发明的技术的情况下，即，在使用了连接晶体管26的情况下，作为连接晶体管26的晶体管Tr12被设置在晶体管Tr9旁边的空白空间。
以这种方式，为了实现根据本发明的技术，通过采用使用晶体管Tr9旁边的空白空间的布局，即使在为各像素单元30添加连接晶体管26的情况下，也没有必要专门为连接晶体管26确保布置空间。因此，能够通过在不增加晶体管的布局面积的情况下为各像素单元30添加连接晶体管26来实现根据本发明的技术。
[第二实施例]
第二实施例是读取特定区域中的像素信号的剪切读取的示例。作为读取特定区域中的像素信号的方法，可以例示两种方法。在第二实施例中，将以其中作为列处理单元13的一个功能单元为各像素列设置模数转换器(在下文中，可以称为“AD转换器”)的情况为例进行说明。然后，为了在执行剪切读取时提高读取速度，重要的是不要产生剩余的AD转换器。
(第一示例)
图15是根据第二实施例的剪切读取的第一示例的说明图。在第一示例中，当假设像素阵列单元11的特定区域X为剪切区域时，当同时读取A行和B行中的各个像素的信号时，例如，如图16A所示，与像素列一样多的所有AD转换器中的中央部分的AD转换器对A行中的各像素的信号进行处理。此外，如图16B所示，与像素列一样多的所有AD转换器中的两端的AD转换器对B行中的各像素的信号进行处理。随后，对每两行执行与对A行和B行的处理类似的读取处理。
图17简单地示出了根据第一示例的剪切读取操作的状态。这里，例如，将以在单个像素单元30包括具有两个水平像素×四个垂直像素的八个像素的情况下读取剪切区域X中的像素单元30的每个第一行中的像素G的信号的情况为例进行说明。在这种情况下，第一单元的第一像素单元行的像素单元30的第一行对应于图15中的A行，第二单元行的像素单元30的第一行对应于图15中的B行。
连接晶体管26设置在像素单元30(参考图10)。然后，以像素单元30为单位，利用连接晶体管26适当地执行导通/非导通操作，可以在图16A和16B中设置信号读取路径。即，根据为各像素单元30设置的连接晶体管26的动作，能够实现读取特定区域中的像素信号的剪切读取。
在图17中，A行的信号读取路径用粗实线表示，而B行的信号读取路径用粗虚线表示。此外，箭头(→)表示信号流。从图17清楚地看出，A行中的像素G的信号通过像素单元30的像素G所属的列的垂直信号线32被提供给AD转换器。此外，B行中的像素G的信号通过剪切区域X外部的像素单元30的列的未用于正常剪切读取的垂直信号线32被提供给AD转换器。
在以1/2的水平视角和1/2的垂直视角执行剪切读取的情况下，一半的AD转换器在正常剪切读取中成为多余的AD转换器。通过将下一个单元行分配给多余的AD转换器，通过使用所有的AD转换器来执行剪切读取。结果，速度加倍，并且通过将垂直行的数量减少一半，进一步使速度加倍。因此，以1/N的水平视角和1/N的垂直视角执行剪切读取时，读取速度能够增加N2。
(第二示例)
图18是根据第二实施例的剪切读取的第二示例的说明图。在第二示例中，当假设像素阵列单元11的特定区域X为剪切区域时，当同时读取A行和B行中的各个像素的信号时，例如，如图19A所示，与像素列一样多的所有AD转换器中的一侧(在该示例中为左侧)的一半AD转换器对A行中的各像素的信号进行处理。此外，如图19B所示，与像素列一样多的所有AD转换器中的另一侧(在该示例中为右侧)的另一半AD转换器对B行中的各像素的信号进行处理。随后，对每两行执行与对A行和B行的处理类似的读取处理。
在第二示例的情况下，能够获得与第一示例相似的作用和效果。即，通过使用所有的AD转换器来执行剪切读取，与具有多余AD转换器的情况相比，能够提高读取速度。
[第三实施例]
第三实施例是用于以特定的行周期跳过像素行并读取预定像素行中的像素信号的稀疏读取的示例。图20简单地示出了根据第三实施例的稀疏读取操作的状态。这里，作为示例，示出了对四个水平像素×四个垂直像素执行稀疏读取的情况，其中，读取四个水平像素内的单个像素(例如，像素G)的信号，并且读取四个垂直像素内的单个像素(例如，像素G)的信号。在稀疏读取时，为各像素单元30设置的连接晶体管26(参考图10)有效地起作用。
然后，在该示例的情况下，第一单元行和第一单元列以及第三单元列中的各像素单元30的每个第一行中的像素G的信号通过第一单元列和第三单元列中各自的每个垂直信号线32被提供给列处理单元13。此外，第二单元行和第一单元列以及第三单元列中的各像素单元30的每个第一行中的像素G的信号通过未读取信号的第二单元列和第四单元列中各自的每个垂直信号线32被提供给列处理单元13。
在图20中，第一单元行和第一单元列以及第三单元列中的各像素单元30的每个第一行中的像素G的信号读取路径由粗实线表示，而第一单元列和第三单元列以及第二单元行中的各像素单元30的每个第一行中的像素G的信号读取路径由粗虚线表示。此外，箭头(→)表示信号流。
以这种方式，根据为各像素单元30设置的连接晶体管26的动作，可以实现用于以特定的行周期跳过像素行并读取预定像素行中的像素信号的稀疏读取。然后，从图20可以清楚地看出，在稀疏读取的情况下，根据为各像素单元30设置的连接晶体管26的动作，能够使用所有的AD转换器来执行读取。因此，与具有多余AD转换器的情况相比，能够提高读取速度。
[实施例的变形例]
在以上实施例中，以将根据本发明的技术应用于CMOS图像传感器的情况为例进行了说明。然而，本发明不限于CMOS图像传感器的应用。即，根据本发明的技术能够应用于包括多个像素单元和垂直信号线的普通摄像装置，所述多个像素单元包括第一像素单元(包括单个像素2的情况)和第二像素单元。
此外，在实施例中，以将根据本发明的技术应用于具有用于将从像素2读取的信号沿像素列读取到一侧(在示例中，图1中的下侧)的构造的摄像装置的情况为例进行了说明。然而，根据本发明的技术还能够应用于具有用于将从像素2读取的信号沿像素列读取到上侧和下侧的构造的摄像装置。
此外，根据本发明的技术不仅能够应用于检测可见光的入射光量分布并将该分布作为图像获取的摄像装置，而且还能够应用于将红外线、X射线、或粒子的入射光量分布作为图像获取的普通摄像装置。
[实施例的应用例]
例如，如图21所示，根据上述实施例的摄像装置1能够应用于感测诸如可见光、红外光、紫外光、或X射线等光的各种装置。下面列出了各种设备的具体实例。
·对用于欣赏的图像进行成像的设备，例如，数码相机和具有相机功能的便携式设备
·用于交通领域的设备，例如，为了诸如自动停止和识别驾驶员状态等的安全驾驶，用于对汽车的前方、后方、周围、内部等进行成像的车载传感器等；用于监控行驶中的车辆和道路的监控摄像机；以及用于测量车辆之间的距离的测距传感器等
·用于诸如电视接收器、冰箱或空调等家用电器领域的设备，用于对使用者的手势进行成像，并根据该手势操作设备
·用于医疗保健领域的设备，例如，内窥镜或通过接收红外光进行血管造影的设备
·用于安保领域的设备，例如，安全监控摄像机或用于身份认证的摄像机
·用于美容领域的设备，例如，用于对皮肤进行成像的皮肤测量仪器或用于对头皮进行成像的显微镜
·用于运动领域的设备，例如，运动相机、或运动用途的可穿戴式相机等
·用于农业领域的设备，例如，用于监控农场和农作物的状况的相机
<根据本发明的电子设备>
根据本发明的技术能够应用于各种产品。在下文中，将说明更具体的应用例。在此，将说明根据本发明的技术应用于电子设备的情况，所述电子设备例如是：摄像装置，例如，数码相机或摄像机等；具有摄像功能的移动终端设备，例如手机；以及使用用于图像读取单元的相机模块的复印机。
[相机模块]
图22是示出作为根据本发明的电子设备的示例的相机模块(例如，数码相机或摄像机)的示例性构造的框图。
如图22所示，根据该示例的相机模块50包括：具有透镜组等的摄像光学系统51、摄像单元52、DSP电路53、帧存储器54、显示装置55、记录装置56、操作系统57和电源系统58等。然后，DSP电路53、帧存储器54、显示装置55、记录装置56、操作系统57和电源系统58经由总线59相互连接。
摄像光学系统51通过获取来自被摄体的入射光(图像光)，在摄像单元52的成像面上形成图像。摄像单元52以像素为单位将由摄像光学系统51在成像面上聚焦的入射光量转换为电信号，并将该信号作为像素信号输出。DSP电路53执行普通的相机信号处理，例如，白平衡处理、去马赛克处理、或伽马校正处理等。
帧存储器54适合用于在DSP电路53进行信号处理的过程中存储数据。显示装置55包括诸如液晶显示装置或有机电致发光(EL：electro luminescence)显示装置等面板型显示装置，并且显示装置55显示由摄像单元52进行成像的运动图像或静止图像。记录装置56将由摄像单元52进行成像的运动图像或静止图像记录在诸如便携式半导体存储器、光盘或硬盘驱动器(HDD：hard disk drive)等记录介质中。
操作系统57基于用户的操作发出用于操作摄像装置50的各种功能的指令。电源系统58适当地将作为DSP电路53、帧存储器54、显示装置55、记录装置56和操作系统57的操作电源的各种电力提供给这些设备。
这样的相机模块50能够用作用于摄像机和数码相机以及诸如智能电话和移动电话等的移动设备的相机模块。然后，在相机模块50中，通过使用根据上述实施例的摄像装置，例如，采用根据第一实施例的合并读取作为像素信号读取方法的摄像装置作为摄像单元52，能够分别对具有高分辨率的运动图像和具有低分辨率的极慢运动图像进行摄像。
<本发明能够具有的构造>
注意，本发明能够采用以下构造。
<<A.摄像装置>>
[A-1]一种摄像装置，包括：
多个像素单元，每个像素单元包括第一像素单元和第二像素单元；以及
垂直信号线，其中
所述第一像素单元和所述第二像素单元各自包括：
放大晶体管，
选择晶体管，所述选择晶体管连接在所述放大晶体管与所述垂直信号线之间，以及
连接单元，所述连接单元在所述第一像素单元的所述放大晶体管和所述选择晶体管的公共连接节点与所述第二像素单元的所述放大晶体管和所述选择晶体管的公共连接节点之间选择性地连接。
[A-2]根据[A-1]所述的摄像装置，其中，
在具有所述多个像素单元作为单元的的单元组中，所述连接单元将所述单个第二像素单元或所述多个第二像素单元选择性地连接到所述第一像素单元。
[A-3]根据[A-2]所述的摄像装置，其中，
通过属于相同单元组的所述单个垂直信号线输出所述第一像素单元和所述第二像素单元中的各像素的信号。
[A-4]根据[A-3]所述的摄像装置，其中，
所述像素单元包括第一像素组和第二像素组，并且
包括复位晶体管、所述放大晶体管、以及所述选择晶体管，所述复位晶体管、所述放大晶体管、以及所述选择晶体管由所述第一像素组和所述第二像素组共用，
所述复位晶体管复位浮动扩散部，所述浮动扩散部将由相同像素单元中的各像素进行光电转换的电荷转换为像素信号，
所述放大晶体管读取通过所述浮动扩散部转换的所述像素信号，并且
所述选择晶体管将由所述放大晶体管读取的所述像素信号选择性地输出到属于相同单元组的单个信号线。
[A-5]根据[A-4]所述的摄像装置，其中，
针对各像素单元设置所述连接单元，并且所述连接单元包括连接晶体管，所述连接晶体管的一端连接到所述放大晶体管和所述选择晶体管的所述公共连接节点。
[A-6]根据[A-5]所述的摄像装置，其中，
所述第一像素组和所述第二像素组各自包括布置成两行两列的四个像素，并且所述第一像素组和所述第二像素组各者中各自的所述四个像素的传输晶体管被布置成正方形，
所述复位晶体管、所述放大晶体管、以及所述选择晶体管中的两个晶体管与布置成正方形的所述传输晶体管相对应地布置在所述第一像素组与所述第二像素组之间，并且
剩余的单个晶体管和所述连接晶体管被布置成与所述第一像素组的布置成正方形的所述传输晶体管相邻。
[A-7]根据[A-1]至[A-5]中任一项所述的摄像装置，其中，
假设多个像素为单个像素，那么所述连接单元实现用于读取像素信号的合并读取。
[A-8]根据[A-1]至[A-5]中任一项所述的摄像装置，其中，
所述连接单元实现用于读取特定区域中的像素信号的剪切读取。
[A-9]根据[A-1]至[A-5]中任一项所述的摄像装置，其中，
所述连接单元实现用于读取预定像素行中的像素信号的稀疏读取。
<<B.电子设备>>
[B-1]一种电子设备，包括：
摄像装置，所述摄像装置包括
多个像素单元，每个像素单元包括第一像素单元和第二像素单元；以及
垂直信号线，其中
所述第一像素单元和所述第二像素单元各自包括：
放大晶体管，
选择晶体管，所述选择晶体管连接在所述放大晶体管与所述垂直信号线之间，以及
连接单元，所述连接单元在所述第一像素单元的所述放大晶体管和所述选择晶体管的公共连接节点与所述第二像素单元的所述放大晶体管和所述选择晶体管的公共连接节点之间选择性地连接。
[B-2]根据[B-1]所述的电子设备，其中，
在具有所述多个像素单元作为单元的单元组中，所述连接单元将所述单个第二像素单元或所述多个第二像素单元选择性地连接到所述第一像素单元。
[B-3]根据[B-2]所述的电子设备，其中，
通过属于相同单元组的所述单个垂直信号线输出所述第一像素单元和所述第二像素单元中的各像素的信号。
[B-4]根据[B-3]所述的电子设备，其中，
所述像素单元包括第一像素组和第二像素组，并且
包括复位晶体管、所述放大晶体管、以及所述选择晶体管，所述复位晶体管、所述放大晶体管、以及所述选择晶体管由所述第一像素组和所述第二像素组共用，
所述复位晶体管复位浮动扩散部，所述浮动扩散部将由相同像素单元中的各像素进行光电转换的电荷转换为像素信号，
所述放大晶体管读取通过所述浮动扩散部转换的所述像素信号，并且
所述选择晶体管将由所述放大晶体管读取的所述像素信号选择性地输出到属于相同单元组的单个信号线。
[B-5]根据[B-4]所述的电子设备，其中，
针对各像素单元设置所述连接单元，并且所述连接单元包括连接晶体管，所述连接晶体管的一端连接到所述放大晶体管和所述选择晶体管的所述公共连接节点。
[B-6]根据[B-5]所述的电子设备，其中，
所述第一像素组和所述第二像素组各自包括布置成两行两列的四个像素，并且所述第一像素组和所述第二像素组各者中各自的所述四个像素的传输晶体管被布置成正方形，
所述复位晶体管、所述放大晶体管、以及所述选择晶体管中的两个晶体管与布置成正方形的所述传输晶体管相对应地布置在所述第一像素组与所述第二像素组之间，并且
剩余的单个晶体管和所述连接晶体管被布置成与所述第一像素组的布置成正方形的所述传输晶体管相邻。
[B-7]根据[B-1]至[B-5]中任一项所述的电子设备，其中，
假设多个像素为单个像素，那么所述连接单元实现用于读取像素信号的合并读取。
[B-8]根据[B-1]至[B-5]中任一项所述的电子设备，其中，
所述连接单元实现用于读取特定区域中的像素信号的剪切读取。
[B-9]根据[B-1]至[B-5]中任一项所述的电子设备，其中，
所述连接单元实现用于读取预定像素行中的像素信号的稀疏读取。
附图标记列表
1                    摄像装置
2                    像素
10                   半导体基板
11                   像素阵列单元
12                   行选择单元
13                   列处理单元
14                   列扫描单元
15                   时序控制单元
21                   光电二极管
22                   传输晶体管
23                   复位晶体管
24                   放大晶体管
25                   选择晶体管
26                   连接晶体管
30                   像素单元
31(311至31m)          像素驱动线
32(321至32n,32a,32b)  垂直信号线
40                   单元组
50                   相机模块
51                   摄像光学系统
52                   摄像单元。

Claims (10)

1.一种摄像装置，包括：
多个像素单元结构，每个像素单元结构包括第一像素单元和第二像素单元；以及
垂直信号线，其中
所述第一像素单元和所述第二像素单元各自包括：
放大晶体管，
选择晶体管，所述选择晶体管连接在所述放大晶体管与所述垂直信号线之间，以及
连接单元，所述连接单元在所述第一像素单元的所述放大晶体管和所述选择晶体管的公共连接节点与所述第二像素单元的所述放大晶体管和所述选择晶体管的公共连接节点之间选择性地连接。
2.根据权利要求1所述的摄像装置，其中，
在具有所述多个像素单元结构作为单元的单元组中，所述连接单元将单个所述第二像素单元或多个所述第二像素单元选择性地连接到所述第一像素单元。
3.根据权利要求2所述的摄像装置，其中，
通过属于相同单元组的单个所述垂直信号线输出所述第一像素单元和所述第二像素单元中的各像素的信号。
4.根据权利要求2或3所述的摄像装置，其中，
所述像素单元包括第一像素组和第二像素组，并且
包括复位晶体管、所述放大晶体管、以及所述选择晶体管，所述复位晶体管、所述放大晶体管、以及所述选择晶体管由所述第一像素组和所述第二像素组共用，
所述复位晶体管复位浮动扩散部，所述浮动扩散部将由相同像素单元中的各像素进行光电转换的电荷转换为像素信号，
所述放大晶体管读取通过所述浮动扩散部转换的所述像素信号，并且
所述选择晶体管将由所述放大晶体管读取的所述像素信号选择性地输出到属于相同单元组的单个信号线。
5.根据权利要求4所述的摄像装置，其中，
针对各像素单元设置所述连接单元，并且所述连接单元包括连接晶体管，所述连接晶体管的一端连接到所述放大晶体管和所述选择晶体管的所述公共连接节点。
6.根据权利要求5所述的摄像装置，其中，
所述第一像素组和所述第二像素组各自包括布置成两行两列的四个像素，并且所述第一像素组和所述第二像素组各者中各自的所述四个像素的传输晶体管分别被布置成正方形，
所述复位晶体管、所述放大晶体管、以及所述选择晶体管中的两个晶体管与各个布置成正方形的所述传输晶体管相对应地布置在所述第一像素组与所述第二像素组之间，并且
剩余的单个晶体管和所述连接晶体管被布置成与所述第一像素组的布置成正方形的所述传输晶体管相邻。
7.根据权利要求1至3中任一项所述的摄像装置，其中，
所述多个像素单元结构包括多个像素，
假设所述多个像素为单个像素，所述连接单元实现用于读取像素信号的合并读取。
8.根据权利要求1至3中任一项所述的摄像装置，其中，
所述连接单元实现用于读取特定区域中的像素信号的剪切读取。
9.根据权利要求1至3中任一项所述的摄像装置，其中，
所述连接单元实现用于读取预定像素行中的像素信号的稀疏读取。
10.一种电子设备，包括根据权利要求1至9中任一项所述的摄像装置。
CN201880086472.XA 2018-01-24 2018-12-18 摄像装置和电子设备 Active CN111656772B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-009367 2018-01-24
JP2018009367 2018-01-24
PCT/JP2018/046585 WO2019146316A1 (ja) 2018-01-24 2018-12-18 撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
CN111656772A CN111656772A (zh) 2020-09-11
CN111656772B true CN111656772B (zh) 2023-05-12

Family

ID=67394559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880086472.XA Active CN111656772B (zh) 2018-01-24 2018-12-18 摄像装置和电子设备

Country Status (4)

Country Link
US (1) US11477406B2 (zh)
JP (1) JP7314061B2 (zh)
CN (1) CN111656772B (zh)
WO (1) WO2019146316A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11284045B2 (en) * 2020-04-22 2022-03-22 OmniVision Technologies. Inc. Image sensor with shifted color filter array pattern and bit line pairs
US11652131B2 (en) * 2020-05-15 2023-05-16 Omnivision Technologies, Inc. Layout design of dual row select structure
US11265494B2 (en) * 2020-06-22 2022-03-01 Shenzhen GOODIX Technology Co., Ltd. Two level TX low control for simultaneous improved noise and dark current
US11483502B1 (en) * 2021-06-04 2022-10-25 Omnivision Technologies, Inc. Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes
CN113242344B (zh) * 2021-06-18 2024-03-22 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056297A (ja) * 2008-08-28 2010-03-11 Fujitsu Microelectronics Ltd 固体撮像素子
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959624B2 (ja) * 2008-04-22 2012-06-27 シャープ株式会社 固体撮像装置および電子情報機器
JP2009296451A (ja) 2008-06-06 2009-12-17 Hamamatsu Photonics Kk 固体撮像装置
JP5709404B2 (ja) * 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
US9420208B2 (en) * 2012-07-13 2016-08-16 Canon Kabushiki Kaisha Driving method for image pickup apparatus and driving method for image pickup system
JP6091218B2 (ja) * 2013-01-08 2017-03-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
JP6217338B2 (ja) * 2013-11-19 2017-10-25 株式会社ニコン 固体撮像素子及び撮像装置
KR102553988B1 (ko) 2013-11-18 2023-07-10 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
JP6256054B2 (ja) * 2014-01-31 2018-01-10 株式会社ニコン 固体撮像素子及び撮像装置
WO2016121353A1 (ja) * 2015-01-28 2016-08-04 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP2017059875A (ja) * 2015-09-14 2017-03-23 株式会社東芝 固体撮像装置、カメラモジュールおよび電子機器
WO2018003012A1 (ja) * 2016-06-28 2018-01-04 オリンパス株式会社 固体撮像装置
JP2018009367A (ja) 2016-07-14 2018-01-18 株式会社Ｄ．Ｃ．Ｔアイ 防草ボード、および、防草ボードの敷設方法
JP6815890B2 (ja) * 2017-02-22 2021-01-20 キヤノン株式会社 撮像装置、撮像システム、および、移動体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056297A (ja) * 2008-08-28 2010-03-11 Fujitsu Microelectronics Ltd 固体撮像素子
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN111656772A (zh) 2020-09-11
US20210067726A1 (en) 2021-03-04
JPWO2019146316A1 (ja) 2021-01-07
US11477406B2 (en) 2022-10-18
WO2019146316A1 (ja) 2019-08-01
JP7314061B2 (ja) 2023-07-25

Similar Documents

Publication Publication Date Title
CN111656772B (zh) 摄像装置和电子设备
US9866771B2 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
CN103297715B (zh) 固体摄像装置及电子设备
CN113660430B (zh) 光检测设备
JP5251778B2 (ja) 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
US11252348B2 (en) Imaging device and driving method of imaging device
KR20060070470A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
US12003873B2 (en) Imaging apparatus and electronic device
CN112292849A (zh) 摄像元件和电子设备
WO2021033388A1 (ja) 撮像素子、撮像素子の駆動方法、及び、電子機器
US10602088B2 (en) Solid-state imaging device and imaging apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant