CN111642139B

CN111642139B - 频率调节器及其频率调节方法、电子设备

Info

Publication number: CN111642139B
Application number: CN201980000003.6A
Authority: CN
Inventors: 魏祥野; 修黎明
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Technology Development Co Ltd
Priority date: 2019-01-02
Filing date: 2019-01-02
Publication date: 2023-08-01
Anticipated expiration: 2039-01-02
Also published as: KR102434815B1; KR20200085791A; WO2020140207A1; US20210075426A1; EP3907890A4; CN111642139A; JP7343499B2; JP2022522911A; US11101806B2; EP3907890A1

Abstract

一种频率调节器及其频率调节方法、电子设备。该频率调节器包括：信号处理电路，被配置为根据频率调节系数和输入频率，生成频率控制字；频率调节电路，被配置为接收并根据频率控制字，生成并输出具有目标频率的输出信号。该频率调节系数为任意正实数，且表示为M.m，M为频率调节系数的整数部分，且M为自然数，m为频率调节系数的小数部分。

Description

频率调节器及其频率调节方法、电子设备

技术领域

本公开的实施例涉及一种频率调节器及其频率调节方法、电子设备。

背景技术

在集成电路芯片中，时钟信号代表着时间流，时钟信号可以确保整个电子系统正常运行。电子系统中的所有的事件、任务都是基于时钟信号的节拍而进行的。因此，能够产生具有任意频率的时钟信号的电路对电子系统来说至关重要。

目前，在集成电路芯片内部，锁相环(phase-locked loop，PLL)可以实现大部分频率合成的工作。然而，锁相环有一些显著的缺点，比如，高性能的锁相环需要大量模拟电路，而模拟电路则增加了集成电路芯片的面积、功耗等成本；同时，锁相环输出的信号的频率也不是任意的。

发明内容

本公开至少一实施例提供一种频率调节器，包括：

信号处理电路，被配置为根据频率调节系数和输入频率，生成频率控制字；

频率调节电路，被配置为接收并根据所述频率控制字，生成并输出具有目标频率的输出信号，

其中，所述频率调节系数为任意正实数，且表示为M.m，M为所述频率调节系数的整数部分，且M为自然数，m为所述频率调节系数的小数部分。

例如，在本公开一实施例提供的频率调节器中，所述信号处理电路包括：

输入子电路，被配置为获取具有所述输入频率的输入信号和所述频率调节系数；

鉴频子电路，被配置为在预设周期内对所述输入信号进行计数，以得到所述输入信号的计数值，以及基于所述计数值确定所述输入频率；

处理子电路，被配置为根据所述输入频率和所述频率调节系数生成所述频率控制字。

例如，在本公开一实施例提供的频率调节器中，所述频率控制字和所述频率调节系数的关系式表示为：

F＝f_Δ/((M.m)·f_i)，

其中，F表示所述频率控制字，f_i表示所述输入频率，f_Δ表示基准时间单位的频率的值。

例如，在本公开一实施例提供的频率调节器中，所述处理子电路还被配置为对所述频率调节系数进行整数化，以得到整数频率调节系数，根据所述输入频率和所述整数频率调节系数生成所述频率控制字。

例如，在本公开一实施例提供的频率调节器中，所述频率控制字和所述整数频率调节系数的关系式表示为：

F＝(f_Δ·2^m)/(N·f_i)，

其中，F表示所述频率控制字，N＝(M.m)·2^m，N表示所述整数频率调节系数，且为大于1的正整数，f_i表示所述输入频率，f_Δ表示基准时间单位的频率的值。

F＝(f_Δ·2^m·Q)/(N·f_i)，

其中，F表示所述频率控制字，N＝(M.m)·2^m，N表示所述整数频率调节系数，且为大于1的正整数，f_i表示所述输入频率，f_Δ表示基准时间单位的频率的值，Q为正整数。

例如，在本公开一实施例提供的频率调节器中，所述输入频率表示为：

f_i＝f_cnt/T，

其中，f_i表示所述输入频率，f_cnt表示所述计数值，T表示所述预设周期，且所述预设周期的单位为秒。

例如，在本公开一实施例提供的频率调节器中，所述鉴频子电路包括计数模块、周期生成模块和计算模块，

所述周期生成模块被配置为在时钟信号的控制下，生成所述预设周期；

所述计数模块被配置为在所述预设周期内对所述输入信号进行计数，以得到所述输入信号的计数值；

所述计算模块被配置为基于所述计数值确定所述输入频率，并输出所述输入频率至所述处理子电路。

例如，在本公开一实施例提供的频率调节器中，所述处理子电路包括移位寄存模块、乘法模块和除法模块，

所述移位寄存模块被配置为接收并处理所述基准时间单位的频率；

所述乘法模块被配置为接收所述输入频率和所述频率调节系数，并对所述输入频率和所述频率调节系数执行乘法处理；

所述除法模块被配置为接收所述移位寄存模块的输出和所述乘法模块的输出，并利用所述移位寄存模块的输出除以所述乘法模块的输出，以得到所述频率控制字。

例如，在本公开一实施例提供的频率调节器中，所述频率调节电路包括：

基准时间单位生成子电路，被配置生成并输出基准时间单位；

频率调节子电路，被配置为根据所述频率控制字和所述基准时间单位生成并输出具有所述目标频率的所述输出信号。

例如，在本公开一实施例提供的频率调节器中，所述基准时间单位生成子电路包括：

压控振荡器，被配置为以预定振荡频率振荡；

锁相环回路电路，被配置为将所述压控振荡器的输出频率锁定为基准输出频率；

K个输出端，被配置为输出K个相位均匀间隔的输出信号，其中，K为大于1的正整数，

其中，所述基准输出频率表示为f_d，所述基准时间单位是所述K个输出端输出的任意两个相邻的输出信号之间的时间跨度，所述基准时间单位表示为△，并且△＝1/(K·f_d)。

例如，在本公开一实施例提供的频率调节器中，所述频率调节子电路为时间平均频率直接周期合成器。

本公开至少一实施例还提供一种电子设备，包括：频率源，被配置为提供具有输入频率的输入信号；以及根据上述任一实施例所述的频率调节器。

本公开至少一实施例还提供一种频率调节方法，应用于根据上述任一实施例所述的频率调节器，所述频率调节方法包括：根据所述输入频率和所述频率调节系数，生成所述频率控制字；根据所述频率控制字，生成并输出具有所述目标频率的输出信号。

例如，在本公开一实施例提供的频率调节方法中，根据所述输入频率和所述频率调节系数，生成所述频率控制字，包括：

获取具有所述输入频率的输入信号和所述频率调节系数；

基于预设周期对所述输入信号进行计数，以得到所述输入信号的计数值；

基于所述计数值确定所述输入频率；以及

根据所述输入频率和所述频率调节系数生成所述频率控制字。

获取具有所述输入频率的输入信号和所述频率调节系数；

基于所述计数值确定所述输入频率；

对所述频率调节系数进行整数化，以得到整数频率调节系数；以及根据所述输入频率和所述整数频率调节系数生成所述频率控制字。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为本公开一实施例提供的一种频率调节器的示意性框图；

图2A为本公开一实施例提供的一种频率调节器的结构示意图；

图2B为本公开一实施例提供的另一种频率调节器的结构示意图；

图3为本公开一实施例提供的一种鉴频子电路的结构示意图；

图4为本公开一实施例提供的一种处理子电路的结构示意图；

图5A为本公开一实施例提供一种基准时间单位生成子电路的示意性框图；

图5B为本公开一实施例提供另一种基准时间单位生成子电路的示意性结构图；

图6为本公开一实施例提供的一种K个相位均匀间隔的基准输出信号的示意图；

图7为本公开一实施例提供的一种频率调节子电路的示意性框图；

图8为本公开一实施例提供的一种频率调节子电路的工作原理示意图；

图9为本公开一实施例提供的一种频率调节器的稳定性测试结果的示意图；

图10A为本公开一实施例提供的一种频率调节子电路的结构示意图；

图10B为本公开一实施例提供的另一种频率调节子电路的结构示意图；

图11为本公开一实施例提供的一种电子设备的示意性框图；

图12为本公开一实施例提供的一种频率调节方法的示意性流程图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。

目前，整数型锁相环的频率调节系数为整数，小数型锁相环的频率调节系数极其受限。为了得到不同频率的信号，在一颗集成电路芯片中，需要设计多个频率合成电路，以向不同的电子设备提供不同频率的信号。然而，多个频率合成电路占用的集成电路芯片的面积较大，从而增大了集成电路芯片的体积、同时也增加了生产成本，不利于集成电路芯片的小型化和体积轻便化，也不能适应物联网时代电路的功能多样化、功能复杂化。

本公开至少一实施例提供一种频率调节器及其频率调节方法、电子设备。频率调节器在能够实现任意的频率调节系数的前提下，仍能够提供高精度和高稳定性的输出信号，获取输出信号的过程简单、高效，易于控制，此外，该频率调节器为纯数字电路，且具有体积小、功耗低、易于集成等特点，该频率调节器可以提高电子系统的工作效率。

下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。

图1为本公开一实施例提供的一种频率调节器的示意性框图，图2A为本公开一实施例提供的一种频率调节器的结构示意图，图2B为本公开一实施例提供的另一种频率调节器的结构示意图。

例如，如图1所示，频率调节器10可以包括信号处理电路11和频率调节电路12。信号处理电路11被配置为根据频率调节系数和输入频率，生成频率控制字；频率调节电路12被配置为接收并根据频率控制字，生成并输出具有目标频率的输出信号。

例如，频率调节系数可以为任意正实数，且表示为M.m，M为频率调节系数的整数部分，且M为自然数，m为频率调节系数的小数部分，m也可以为自然数，例如非零正整数。例如，在一些实施例中，频率调节系数可以为0.25(相应地M为0而m为25)、4.78(相应地M为4而m为78)、5.0(相应地M为5而m为0)等。频率调节系数可以根据用户的需要具体设定，本公开对此不作限制。

需要说明的是，频率调节系数的精度取决于下面将会描述的时间平均频率直接周期(TAF-DPS)合成器的输出精度，TAF-DPS合成器的输出精度与其电路结构布局相关。在本公开的实施例中，频率调节系数中小数部分大约为10～12位小数。

例如，当频率调节系数大于1时，则频率调节器10可以实现倍频；当频率调节系数小于1时，则频率调节器10可以实现分频。例如，当输入频率是20MHz时，若用户希望得到的目标频率是100MHz，则只需输入频率调节系数M.m＝5.0，在此情况下，频率调节器10输出的输出信号的目标频率则为100MHz；若用户希望得到的目标频率是5MHz，则只需输入频率调节系数M.m＝0.25，在此情况下，频率调节器10输出的输出信号的目标频率则为5MHz。

例如，输入频率可以为任意值。具有输入频率的输入信号可以由频率源(例如，频率源可以包括自激振荡源和合成频率源)生成。例如，输入频率可以表示频率源实际生成并输出的信号的频率。目标频率表示用户期望得到的信号的频率。例如，目标频率表示频率调节器10输出的信号能够达到的频率。例如，目标频率和输入频率的比值即为频率调节系数，也就是说，目标频率和输入频率的比值可以为任意值。

例如，输入信号和输出信号均可以为脉冲信号。

例如，频率控制字用于控制输出信号的频率(即目标频率)，且频率控制字可以根据频率调节系数和输入频率而变化。例如，对于相同的输入频率，若频率调节系数产生变化，则频率控制字产生相应的变化。同理，对于相同的频率调节系数，若输入频率产生变化，则频率控制字产生相应的变化。

例如，目标频率可以随着频率控制字而变化，对于相同的输入频率，当频率调节系数产生变化，则频率控制字产生变化，最终目标频率也产生相应的变化，从而具有相同输入频率的输入信号可以转换为具有不同目标频率的输出信号，以满足不同电子设备的需求。

例如，信号处理电路11可以通过硬件的方式实现；或者，信号处理电路11也可以软件的方式实现；或者，信号处理电路11还可以硬件和软件结合的方式实现。在一些实施例中，信号处理电路11可以通过硬件的方式或者硬件和软件结合的方式实现。如图2A所示，信号处理电路11可以包括输入子电路110、鉴频子电路111和处理子电路112。输入子电路110被配置为获取具有输入频率f_i的输入信号S_in和频率调节系数M.m。鉴频子电路111被配置为在预设周期内对输入信号S_in进行计数，以得到输入信号S_in的计数值，以及基于计数值确定输入频率f_i。处理子电路112被配置为对频率调节系数M.m进行整数化，以得到整数频率调节系数，根据输入频率f_i和整数频率调节系数生成频率控制字F。

例如，输入子电路110可以与频率源电连接以获取具有输入频率的输入信号。频率调节系数M.m可以通过数据接口由用户通过输入装置(例如，键盘、触摸屏、触摸板、鼠标、旋钮等)输入至输入子电路110。

例如，鉴频子电路111可以使用计数的原理确定输入频率，例如，鉴频子电路111可以利用时钟信号在预设周期内对输入信号进行计数，以得到计数值，然后根据计数值确定输入频率。例如，输入频率表示为：

f_i＝f_cnt/T (1)

其中，f_i表示输入频率，f_cnt表示计数值，T表示预设周期，且预设周期的单位为秒。预设周期T可以根据实际应用需求设置，例如，预设周期T可以为1秒，从而可以提高对输入信号的计数的准确度，当预设周期T为1秒时，根据上面的公式(1)可知，计数值f_cnt即为输入频率f_i的值。本公开不限于此，预设周期T也可以为0.01秒、0.1秒、0.5秒、2秒等。时钟信号可以由时钟发生器，该时钟信号不但可以用于计数，在整个系统中还可以用于其它功能，例如同步等。

图3为本公开一实施例提供的一种鉴频子电路的结构示意图。如图3所示，在一些示例中，鉴频子电路111包括计数模块(或计数子电路)1110、周期生成模块(或周期生成子电路)1111、计算模块1112(或计算子电路)和存储模块(或存储子电路)1113。周期生成模块1111被配置为在时钟信号的控制下，生成预设周期。计数模块1110被配置为在预设周期内对输入信号S_in进行计数，以得到输入信号S_in的计数值；存储模块1113被配置为存储计数值。计算模块1112被配置为基于计数值确定输入频率，并输出该输入频率至处理子电路112。计算模块1112可以根据上述公式(1)计算得到输入频率。例如，计算模块1112还被配置为将输入频率输出至存储模块1113，存储模块1113还可以存储输入频率的值。

需要说明的是，输入信号为脉冲信号，且计数值可以表示在预设周期内，输入信号的脉冲数量。

例如，如图3所示，Sys_clk表示时钟信号，时钟信号Sys_clk可以为系统的时钟信号。计数模块1110可以在预设周期内实现对输入信号进行计数，周期生成模块1111可以通过时钟信号Sys_clk实现产生预设周期T(例如，1秒)的计数窗口，每隔预设周期T将输入信号的计数值存储到存储模块1113中。

例如，存储模块1113可以为各种类型的存储介质或寄存器等。计数模块1110、周期生成模块1111和计算模块1112可以利用硬件电路实现。计算模块1112和计数模块1110例如可以采用晶体管、电阻、触发器、电容和运算放大器等元件构成。例如，计算模块1112可以包括除法电路、乘法电路等，计数模块1110可以包括加法计数器等。周期生成模块1111例如可以采用触发器等元件构成。当然，计数模块1110、周期生成模块1111和计算模块1112的功能也可以通过软件实现。例如，存储模块1113中还可以存储计算机指令和数据，处理器可以执行存储模块1113中存储的计算机指令和数据以实现计数模块1110、周期生成模块1111和计算模块1112的功能。

例如，处理子电路112被配置为接收鉴频子电路111输出的输入频率的值、输入子电路110传输的频率调节系数、基准时间单位生成子电路(下面将要描述)生成的基准时间单位，并根据输入频率、频率调节参数和基准时间单位的频率的值计算频率控制字。例如，在图2A所示的实施例中，处理子电路112采用硬件的方式实现，由于硬件不能直接处理浮点小数(例如，频率调节系数M.m)，因此处理子电路112需要将频率调节系数M.m进行整数化处理，以得到整数频率调节系数，然后根据输入频率和整数频率调节系数生成频率控制字。

例如，如图2A所示，频率控制字和整数频率调节系数的关系式表示为：

F＝(f_Δ·2^m)/(N·f_i) (2)

其中，F表示频率控制字，N表示整数频率调节系数，且为大于1的正整数，f_i表示输入频率，f_Δ表示基准时间单位的频率的值。例如，频率调节系数M.m可以为二进制数，N＝(M.m)·2^m。由此，在上述公式(2)中，所有的乘法因子均为整数，均可以利用硬件来映射，从而快速计算出频率控制字F。

图4为本公开一实施例提供的一种处理子电路的结构示意图。如图4所示，在一些示例中，处理子电路112包括移位寄存模块1120、乘法模块1121和除法模块1122。移位寄存模块1120被配置为接收并处理基准时间单位的频率。乘法模块1121被配置为接收输入频率和频率调节系数，并对输入频率和频率调节系数执行乘法处理。除法模块1122被配置为接收移位寄存模块1120的输出和乘法模块1121的输出，并利用移位寄存模块1120的输出除以乘法模块1121的输出，以得到频率控制字。

需要说明的是，在图2A所示的实施例中，移位寄存模块1120、乘法模块1121和除法模块1122均利用硬件电路实现。例如，移位寄存模块1120可以包括移位寄存器，乘法模块1121可以包括乘法器，除法模块1122可以包括除法器。

例如，在一些实施例中，频率控制字和整数频率调节系数的关系式表示为：

F＝(f_Δ·2^m·Q)/(N·f_i) (3)

其中，F表示频率控制字，N表示整数频率调节系数，且为大于1的正整数，f_i表示输入频率，f_Δ表示基准时间单位的频率的值，Q为正整数。例如，频率调节系数M.m可以为二进制数，N＝(M.m)·2^m。由此，在上述公式(3)中，所有的乘法因子均为整数，均可以利用硬件来映射，从而快速计算出频率控制字F。

例如，移位寄存模块1120可以调节基准时间单位的频率的值f_Δ的精度，从而控制频率控制字的精度。例如，移位寄存模块1120的输出可以表示为f_s，f_s可以表示为：f_s＝f_Δ·Q。需要说明的是，Q用于表示基准时间单位的频率f_Δ的精度增加的位数，也即表示频率控制字F的精度增加的位数。f_s的绝对值与f_Δ的绝对值可以相同，但是f_s和f_Δ的精度不一样。移位寄存模块1120可以将基准时间单位的频率的值f_Δ的精度增加Q位(例如，左移Q位)以得到f_s，Q表示硬件电路中增加的位线的数量，例如，若Q为5，基准时间单位的频率的值f_Δ的精度为20位，f_s的精度为25(20+5)位。频率控制字F的精度与Q、频率调节系数M.m等相关，当频率调节系数M.m不变时，若Q越大，则f_s的精度越高，从而频率控制字F的精度可以越高。在二进制的情况下，例如，在公式(3)中，若分子的精度是50位，分母的精度是20位，那么频率控制字F的精度是30位，其中，频率控制字F的整数部分是5位，频率控制字F的小数部分是25位。如果增大Q，使分子的精度变为55位，分母的精度还是20位，那么得到的频率控制字F的精度是35位，其中，频率控制字F的整数部分是5位，频率控制字F的小数部分是30位。

需要说明的是，f_s和f_Δ均可以为十进制数。上述公式(2)中的所有值映射到硬件电路上均采用二进制表示。

例如，在另一些实施例中，信号处理电路11可以通过软件的方式和软件和硬件结合的方式实现。如图2B所示，信号处理电路11包括输入子电路210、鉴频子电路211和处理子电路212。输入子电路210被配置为获取具有输入频率f_i的输入信号S_in和频率调节系数M.m。鉴频子电路211被配置为在预设周期内对输入信号S_in进行计数，以得到输入信号S_in的计数值，以及基于计数值确定输入频率f_i。处理子电路212被配置为根据输入频率f_i和频率调节系数生成频率控制字F。

例如，如图2B所示，频率控制字和频率调节系数的关系式表示为：

F＝f_Δ/((M·m)·f_i)(4)

其中，F表示频率控制字，f_i表示输入频率，f_Δ表示基准时间单位的频率的值，例如，f_Δ＝1/Δ，Δ表示基准时间单位。

例如，与图2A所示的实施例不同，在图2B所示的实施例中，处理子电路212采用软件方式实现，从而在计算频率控制字可以引入浮点小数M.m直接计算。类似地，处理子电路112也可以包括移位寄存模块、乘法模块和除法模块，移位寄存模块、乘法模块和除法模块均利用软件实现。

需要说明的是，在不矛盾的情况下，关于图2B所示的实施例中的输入子电路210和鉴频子电路211的相关功能和结构等可以参考上述图2A所示的实施例中的输入子电路110和鉴频子电路111的相关功能和结构等的详细描述，在此不再赘述。

例如，当频率控制字F被传输至频率调节电路12后，频率调节电路12经过两个周期的延迟，即可输出具有目标频率的输出信号。如图2A和图2B所示，频率调节电路12包括基准时间单位生成子电路120和频率调节子电路121。基准时间单位生成子电路120被配置生成并输出基准时间单位；频率调节子电路121被配置为根据频率控制字和基准时间单位生成并输出具有目标频率的输出信号。

例如，基准时间单位生成子电路120被配置为将基准时间单位分别输出至频率调节子电路121和处理子电路112。

图5A示出了本公开一实施例提供一种基准时间单位生成子电路的示意性框图；图5B示出了本公开一实施例提供另一种基准时间单位生成子电路的示意性结构图；图6示出了本公开一实施例提供的一种K个相位均匀间隔的基准输出信号的示意图。

例如，基准时间单位生成子电路120被配置为生成并输出K个相位均匀间隔的基准输出信号以及基准时间单位。如图5A所示，基准时间单位生成子电路120可以包括压控振荡器(VCO)1201、锁相环回路电路1202和K个输出端1203。压控振荡器1201被配置为以预定振荡频率振荡。锁相环回路电路1202被配置为将压控振荡器1201的输出频率锁定为基准输出频率。K个输出端1203被配置为输出K个相位均匀间隔的基准输出信号，其中，K为大于1的正整数。例如，K＝16、32、128或其他数值。

例如，基准时间单位可以表示为△，基准输出频率可以表示为f_d。如图6所示，基准时间单位△是K个输出端1203输出的任意两个相邻的输出信号之间的时间跨度(timespan)。基准时间单位△通常由多级压控振荡器1201生成。压控振荡器1201生成的信号的频率f_vco可以通过锁相环回路电路1202锁定到已知的基准输出频率f_d，即f_d＝f_vco。

例如，基准时间单位△可以使用以下公式计算：

Δ＝T_d/K＝1/(K·f_d)

其中，T_d表示多级压控振荡器1201生成的信号的周期。f_Δ表示基准时间单位的频率的值，即f_Δ＝1/Δ＝K·f_d。

例如，如图5B所示，锁相环回路电路1202包括相位检测器PFD、环路滤波器LPF和分频器FN。例如，在本公开实施例中，首先，例如具有参考频率的参考信号可以被输入到相位检测器，然后进入环路滤波器，接着进入压控振荡器，最后压控振荡器生成的具有预定振荡频率f_vco的信号可以通过分频器进行分频以得到分频信号的分频频率f_vco/N₀，其中，N₀表示分频器的分频系数，N₀为实数，且N₀大于或等于1。分频频率f_vco/N₀反馈到相位检测器，相位检测器用于比较参考信号的参考频率与分频频率f_vco/N₀，当参考频率与分频频率f_vco/N的频率和相位均相等时，两者之间的误差为零，此时，锁相环回路电路1202处于锁定状态。

例如，环路滤波器LPF可以为低通滤波器。

值得注意的是，图5B所示的电路结构仅是基准时间单位生成子电路120的一种示例性的实现方式。基准时间单位生成子电路120的具体结构并不限于此，其还可以由其他电路结构构建而成，本公开在此不作限制。例如，K和△可以根据实际需求预先设置，且固定不变。

图7示出了本公开一实施例提供的一种频率调节子电路的示意性框图；

图8示出了本公开一实施例提供的一种频率调节子电路的工作原理示意图。

例如，如图7所示，频率调节子电路121包括第一输入模块1211、第二输入模块1212和输出模块1213。第一输入模块1211被配置为接收来自基准时间单位生成子电路120的K个相位均匀间隔的基准输出信号和基准时间单位。第二输入模块1212被配置为接收来自信号处理电路11的频率控制字F。输出模块1213被配置为生成并输出与频率控制字和基准时间单位相匹配的具有目标频率的输出信号。

例如，频率调节子电路121可以包括时间平均频率直接周期(TAF-DPS)合成器。时间平均频率直接周期合成(Time-Average-Frequency Direct Period Synthesis，TAF-DPS)技术是一种新兴的频率合成技术，其基于新的时间平均频率概念可以生成任何频率的脉冲信号。也就是说，TAF-DPS合成器能够实现小频率粒度的精细频率调整。此外，因为每个单个脉冲是直接构建的，所以TAF-DPS合成器的输出频率可以瞬间改变，也即具有频率切换的迅速性。实验证明，TAF-DPS合成器的频率粒度可以达到几个ppb(parts per billion)。更重要的是，TAF-DPS的频率切换速度是可量化的。也就是说，从接收频率控制字更新的时刻到频率切换的时刻的响应时间可以根据时钟周期来计算。这些特性使TAF-DPS成为用作数控振荡器(DCO)的理想电路模块。TAF-DPS合成器可以作为本公开实施例中的频率调节子电路121的一种具体实现方式。

例如，TAF-DPS合成器可以使用专用集成电路(例如，ASIC)或者可编程逻辑器件(例如，FPGA)来实现。或者，TAF-DPS合成器可以使用传统的模拟电路器件来实现。本公开在此不作限定。

需要说明的是，在本公开中，ppm和ppb均可以用于表示频率偏差，ppm和ppb表示在一个特定中心频率下，允许的频率偏差的值。例如，X ppm表示最大频率误差是中心频率的百万分之X；同理，X ppb表示最大频率误差是中心频率的十亿分之X。频率以赫兹(Hz)为单位。

下面，将参考图8描述基于TAF-DPS合成器的频率调节子电路121的工作原理。

例如，如图8所示，基于TAF-DPS合成器510的频率调节子电路121具有两个输入：基准时间单位520和频率控制字530。频率控制字530表示为F，F＝I+r，且I是大于1的整数，r是分数。

例如，TAF-DPS合成器510具有一个输出CLK 550。该CLK 550是合成的时间平均频率时钟信号。在本公开的实施例中，CLK 550即为具有目标频率的输出信号。根据基准时间单位520，TAF-DPS合成器510可以产生两种类型的周期，即第一周期T_A＝I·Δ和第二周期T_B＝(I+1)·Δ。输出CLK 550是时钟脉冲串540，且该时钟脉冲串540由第一周期T_A 541和第二周期T_B542以交织的方式构成。分数r用于控制第二周期T_B的出现概率，因此，r也可以确定第一周期T_A的出现概率。

例如，如图8所示，输出信号CLK 550的周期T_TAF-DPS可以用下面的公式表示：

T_o＝(1-r)·T_A+r·T_B

＝T_A+r·(T_B-T_A)＝T_A+r·△＝I·△+r·△＝(I+r)·△

因此，当频率控制字530为F＝I+r时，可以得到：

T_o＝F·△(5)

由上面的公式(4)可知，TAF-DPS合成器510输出的输出信号CLK的周期T_o与频率控制字530呈线性比例。当频率控制字530发生变化时，TAF-DPS合成器510输出的输出信号的周期T_o也将以相同的形式发生变化。

例如，在图2A所示的实施例中，基于上述公式(2)和公式(5)，目标频率f_o可以表示为：

f_o＝1/T_o＝1/(F·△)＝f_△/F＝(N·f_i)/2^m

其中，△表示基准时间单位，f_Δ表示基准时间单位的频率。例如，由于N＝(M.m)·2^m，从而f_o＝(M.m)·f_i。

例如，在图2B所示的实施例中，基于上述公式(4)和公式(5)，目标频率f_o可以表示为：

f_o＝1/T_o＝1/(F·△)＝f_△/F＝(M.m)·f_i。

综上所述，输入频率f_i和目标频率f_o之间的比值即为频率调节系数M.m，频率调节系数M.m可以为任意值，从而该频率调节器可以得到基于输入频率f_i得到具有任意目标频率f_o的输出信号。

例如，在一个具体的实施例中，当输入频率f_i的值为19.4399919107759MHz，频率调节系数M.m设置为4.78时，基于该输入频率和频率调节系数，可以得到理论目标频率为92.923161333508802MHz，而该频率调节器10的实际输出的输出信号的实际目标频率f_o为92.9231587853850MHz。误差值大约为27.4ppb，该精度已经可以满足大部分的电子系统的需求。需要说明的是，在本实施例中，测量目标频率的仪器可以为市售的型号为Keysight53230A的通用频率计数器/计时器。

图9为本公开一实施例提供的一种频率调节器的稳定性测试结果的示意图。如图9所示，在频率调节器10中，频率调节系数的精度在0.1ppm范围内上下波动。需要说明的是，在该实施例中，采用ppm级别的频率源(例如市售的型号为SiT9102MEMS的频率源)，因此会引入相应的动态抖动。但稳定性测试结果仍能说明该频率调节器10具有良好的稳定性。由此，本公开的实施例提供的频率调节器10在实现任意频率调节系数的前提下，仍具有高精度和高稳定性的特点。

图10A为本公开一实施例提供的一种频率调节子电路的结构示意图；图10B为本公开一实施例提供的另一种频率调节子电路的结构示意图。

下面，将参考图10A和10B描述TAF-DPS合成器的电路结构。

例如，如图10A所示，在一个实施例中，第一输入模块1211包括K→1多路复用器711。K→1多路复用器711具有用于接收K个相位均匀间隔的基准输出信号的多个输入端、控制输入端和输出端。

例如，输出模块1213包括触发电路730。触发电路730用于生成脉冲串。脉冲串例如由第一周期T_A的脉冲信号和第二周期T_B的脉冲信号以交织方式构成。触发电路730包括D触发器7301、反相器7302和输出端7303。D触发器7301包括数据输入端、用于接收来自K→1多路复用器711的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。反相器7302包括用于接收第一时钟信号CLK1的反相器输入端和用于输出第二时钟信号CLK2的反相器输出端。触发电路730的输出端7303用于输出第一时钟信号CLK1作为具有目标频率f_o的输出信号S_out。

例如，第一时钟信号CLK1包括脉冲串。第二时钟信号CLK2连接到D触发器7301的数据输入端。

例如，第二输入模块1212包括逻辑控制电路740。逻辑控制电路740包括用于接收信号处理电路11输出的频率控制字F的输入端、用于接收第一时钟信号CLK1的时钟输入端和连接到第一输入模块1211的K→1多路复用器的控制输入端的输出端。

例如，如图10B所示，在另一个实施例中，第一输入模块1211包括第一K→1多路复用器721、第二K→1多路复用器723和2→1多路复用器725。第一K→1多路复用器721和第二K→1多路复用器723分别包括用于接收K个相位均匀间隔的信号的多个输入端、控制输入端和输出端。2→1多路复用器725包括控制输入端、输出端、用于接收第一K→1多路复用器721的输出的第一输入端和用于接收第二K→1多路复用器723的输出的第二输入端。

例如，如图10B所示，输出模块1213包括触发电路。触发电路用于生成脉冲串。触发电路包括D触发器761、反相器763和输出端762。D触发器761包括数据输入端、用于接收来自2→1多路复用器725的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。反相器763包括用于接收第一时钟信号CLK1的输入端和用于输出第二时钟信号CLK2的输出端。触发电路的输出端762用于输出第一时钟信号CLK1作为具有目标频率f_o的输出信号S_out。

例如，第一时钟信号CLK1连接到2→1多路复用器725的控制输入端，第二时钟信号CLK2连接到D触发器761的数据输入端。

例如，如图10B所示，第二输入模块1212包括第一逻辑控制电路70和第二逻辑控制电路74。第一逻辑控制电路70包括第一加法器701、第一寄存器703和第二寄存器705。第二逻辑控制电路74包括第二加法器741、第三寄存器743和第四寄存器745。

第一加法器701将频率控制字(F)和第一寄存器703存储的最高有效位(mostsignificant bits，例如，5比特)相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器703中；或者，第一加法器701将频率控制字(F)和第一寄存器703存储的所有信息相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器703中。在下一个第二时钟信号CLK2的上升沿时，第一寄存器703存储的最高有效位将被存储到第二寄存器705中，并作为第一K→1多路复用器721的选择信号，用于从K个多相位输入信号中选择一个信号作为第一K→1多路复用器721的第一输出信号。

第二加法器741将频率控制字(F)和第一寄存器703存储的最高有效位相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器743中。在下一个第一时钟信号CLK1的上升沿时，第三寄存器743存储的信息将被存储到第四寄存器745中，并作为第二K→1多路复用器723的选择信号，用于从K个多相位输入信号中选择一个信号作为第二K→1多路复用器723的第二输出信号。

2→1多路复用器725在第一时钟信号CLK1的上升沿时，选择来自第一K→1多路复用器721的第一输出信号和来自第二K→1多路复用器723的第二输出信号中的一个作为2→1多路复用器725的输出信号，以作为D触发器761的输入时钟信号。

例如，图10A和图10B所示的TAF-DPS合成器输出的输出信号S_out的周期(T_o)可以由上面的公式(4)计算得到。例如，频率控制字以F＝I+r的形式设置，其中，I是在[2，2K]的范围内的整数，r是在[0,1)的范围内的小数。

本公开至少一实施例还提供一种电子设备。图11为本公开一实施例提供的一种电子设备的示意性框图。

例如，如图11所示，本公开实施例提供的电子设备1可以包括：频率源20和上述任一项所述的频率调节器10。

例如，频率源20被配置为提供具有输入频率的输入信号，并将该输入信号传输到频率调节器10中。

例如，频率源20可以包括自激振荡源和合成频率源。自激振荡源包括晶体振荡器、腔体振荡器以及压控振荡器等。合成频率源包括直接模拟式频率源、直接数字式频率源、间接模拟式频率源和间接数字式频率源。

需要说明的是，关于频率调节器10的详细说明可以参考上述频率调节器的实施例中的相关描述，在此不再赘述。

本公开至少一实施例还提供一种频率生成方法。图12为本公开一实施例提供的一种频率调节方法的示意性流程图。本公开实施例提供的频率调节方法可以基于本公开任一实施例所述的频率调节器实现。

例如，如图12所示，本公开实施例提供的频率调节方法可以包括以下操作：

S11：根据输入频率和频率调节系数，生成频率控制字；

S12：根据频率控制字，生成并输出具有目标频率的输出信号。

本公开实施例提供的频率调节方法在能够实现任意的频率调节系数的前提下，仍能够提供高精度和高稳定性的输出信号。该频率生成方法具有获取输出信号的过程简单、高效，易于控制、精度高、可编程等特点。

例如，在图2A所示的实施例中，步骤S11可以包括：获取具有输入频率的输入信号和频率调节系数；基于预设周期对输入信号进行计数，以得到输入信号的计数值；基于计数值确定输入频率；对频率调节系数进行整数化，以得到整数频率调节系数；以及根据输入频率和整数频率调节系数生成频率控制字。

例如，在图2B所示的实施例中，步骤S11可以包括：获取具有输入频率的输入信号和频率调节系数；基于预设周期对输入信号进行计数，以得到输入信号的计数值；基于计数值确定输入频率；以及根据输入频率和频率调节系数生成频率控制字。

例如，在步骤S12中，具有目标频率的输出信号可以由TAF-DPS合成器生成。

需要说明的是，对所述频率调节方法的描述，可以参考上文中对频率调节器的描述。图12所示的频率调节方法可以由本公开任一实施例所述的频率调节器来实现，例如，步骤S11可以由本公开任一实施例所述的频率调节器中的信号处理电路来实现，步骤S12可以由本公开任一实施例所述的频率调节器中的频率调节电路来实现，在此不再赘述类似的操作或步骤。

对于本公开，还有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种频率调节器，包括：

其中，所述频率调节系数为任意正实数，且表示为M.m，M为所述频率调节系数的整数部分，且M为自然数，m为所述频率调节系数的小数部分；

其中，所述信号处理电路包括：

2.根据权利要求1所述的频率调节器，其中，所述频率控制字和所述频率调节系数的关系式表示为：

F＝f_Δ/((M.m)·f_i)，

3.根据权利要求1所述的频率调节器，其中，所述处理子电路还被配置为对所述频率调节系数进行整数化，以得到整数频率调节系数，根据所述输入频率和所述整数频率调节系数生成所述频率控制字。

4.根据权利要求3所述的频率调节器，其中，所述频率控制字和所述整数频率调节系数的关系式表示为：

F＝(f_Δ·2^m)/(N·f_i)，

5.根据权利要求3所述的频率调节器，其中，所述频率控制字和所述整数频率调节系数的关系式表示为：

F＝(f_Δ·2^m·Q)/(N·f_i)，

6.根据权利要求1-5任一项所述的频率调节器，其中，所述输入频率表示为：

f_i＝f_cnt/T，

7.根据权利要求1-5任一项所述的频率调节器，其中，所述鉴频子电路包括计数模块、周期生成模块和计算模块，

8.根据权利要求2、4或5任一项所述的频率调节器，其中，所述处理子电路包括移位寄存模块、乘法模块和除法模块，

9.根据权利要求1或3所述的频率调节器，其中，所述频率调节电路包括：

10.根据权利要求9所述的频率调节器，其中，所述基准时间单位生成子电路包括：

压控振荡器，被配置为以预定振荡频率振荡；

11.根据权利要求9所述的频率调节器，其中，所述频率调节子电路为时间平均频率直接周期合成器。

12.一种电子设备，包括：

频率源，被配置为提供具有输入频率的输入信号；以及

根据权利要求1-11任一项所述的频率调节器。

13.一种频率调节方法，应用于根据权利要求1-11的任一所述的频率调节器，所述频率调节方法包括：

根据所述输入频率和所述频率调节系数，生成所述频率控制字；

根据所述频率控制字，生成并输出具有所述目标频率的输出信号。

14.根据权利要求13所述的频率调节方法，其中，根据所述输入频率和所述频率调节系数，生成所述频率控制字，包括：

获取具有所述输入频率的输入信号和所述频率调节系数；

基于所述计数值确定所述输入频率；以及

15.根据权利要求13所述的频率调节方法，其中，根据所述输入频率和所述频率调节系数，生成所述频率控制字，包括：

获取具有所述输入频率的输入信号和所述频率调节系数；

基于所述计数值确定所述输入频率；

对所述频率调节系数进行整数化，以得到整数频率调节系数；以及

根据所述输入频率和所述整数频率调节系数生成所述频率控制字。