CN111414035A

CN111414035A - 一种具有宽输入电压范围的低压差线性稳压器

Info

Publication number: CN111414035A
Application number: CN202010427873.6A
Authority: CN
Inventors: 明鑫; 梁华; 熊进; 张�杰; 贾丽伟; 黄家辉; 王卓; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2020-05-20
Filing date: 2020-05-20
Publication date: 2020-07-14
Anticipated expiration: 2040-05-20
Also published as: CN111414035B

Abstract

一种具有宽输入电压范围的低压差线性稳压器，包括误差放大器、功率管、分压网络、偏置模块、缓冲器级、前馈通路、动态采样模块和输出检测模块，功率管源极连接低压差线性稳压器的输入电压，其漏极产生低压差线性稳压器的输出信号；分压网络将低压差线性稳压器的输出信号进行分压后获得反馈信号；偏置模块用于提供偏置；误差放大器将反馈信号和基准电压的差值电压进行预放大后传输给后级的缓冲器级和前馈通路，缓冲器级和前馈通路两条快慢不同的通路在功率管栅端汇合进行充放电控制功率管栅端电压；动态采样模块能够提升系统瞬态响应速度；输出检测模块用于实时检测输出是否正常。

Description

一种具有宽输入电压范围的低压差线性稳压器

技术领域

本发明属于电源管理技术领域，涉及一种低压线性稳压器，能够用于芯片内部电路供电。

背景技术

低压差线性稳压器(Low Dropout Regulator,LDO)是电源管理芯片中重要的一类电路。具有低成本、低噪声、低功耗、电路结构简单和占用芯片面积小等优点，广泛应用在消费电子、医疗电子以及航空航天等领域。

芯片外部输入的电压存在很多噪声，所以芯片内部需要一个稳定、低噪声的电源来给内部电路供电，LDO就是很好的选择来为内部电路供电。LDO通过放大经输出反馈得来的误差信号来控制功率管，以提供输出电流驱动负载。如图1所示，传统的片外大电容LDO包括误差放大器(EA)、功率管、电阻反馈网络、负载电容。

为芯片内部电路供电的传统LDO需要先将输入电压V_IN预降压后为LDO供电。在系统稳定性方面，传统LDO采用输出电容的等效串联电阻(Equivalent Series Resistance，ESR)进行频率补偿。输出电容与输出阻抗决定的主极点(Po)和由功率管寄生电容与误差放大器的输出阻抗决定的次极点(P_G)通常设计在环路的带宽之内，ESR的存在会产生一个零点(Z_ESR)，进行补偿相位裕度，保证增益曲线以-20dB/十倍频穿过0dB线。因为主极点Po漂移量较大，ESR随着频率温度变化难以估计，为整个LDO的稳定性设计带来了较大的难处，而且ESR的引入通常伴随着在瞬态时存在较大的电压尖峰，恶化了LDO的瞬态特性。

发明内容

针对上述传统低压差线性稳压器存在的需要预降压问题以及由于采用ESR进行频率补偿导致的稳定性和瞬态特性问题，本发明提出了一种低压差线性稳压器，不需要预降压，能够直接在较宽的输入电压范围内工作且补偿简单，输入电压能够达到5V-42V；引入前馈通路替代了传统低压差线性稳压器中的ESR零点，同时采样负载电流实现了更快的瞬态响应，并在输出端口引入逻辑电路判断输出是否正确。

本发明的技术方案为：

一种具有宽输入电压范围的低压差线性稳压器，包括误差放大器、功率管、分压网络、偏置模块、缓冲器级、前馈通路和动态采样模块，

所述功率管为PMOS功率管，其源极连接所述低压差线性稳压器的输入电压，其漏极产生所述低压差线性稳压器的输出信号；

所述分压网络用于将所述低压差线性稳压器的输出信号进行分压后获得反馈信号；

所述误差放大器的正向输入端连接所述反馈信号，其负向输入端连接基准电压；

所述偏置模块用于为所述误差放大器、缓冲器级、前馈通路和动态采样模块提供偏置，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一NMOS管，第一PMOS管的栅漏短接并连接第二PMOS管和第三PMOS管的栅极以及第一外部偏置信号，其源极连接第二PMOS管、第三PMOS管和第四PMOS管的源极并连接所述低压差线性稳压器的输入电压；第一NMOS管的栅漏短接并连接第二PMOS管的漏极，其源极连接所述误差放大器的负向输出端；第四PMOS管的栅极连接第二外部偏置信号；

所述缓冲器级包括第二NMOS管和第三NMOS管，第二NMOS管的源极连接所述误差放大器的正向输出端，其栅极连接第一NMOS管的栅极，其漏极连接第三NMOS管的栅极和第三PMOS管的漏极；第三NMOS管的漏极连接所述低压差线性稳压器的输入电压，其源极连接功率管的栅极和第四PMOS管的漏极；

所述前馈通路包括第四NMOS管和第五NMOS管，第四NMOS管的栅极连接第一NMOS管的栅极，其漏极连接功率管的栅极，其源极连接第五NMOS管的漏极；第四NMOS管的栅极连接所述误差放大器的负向输出端，其源极接地；

所述动态采样模块包括第六NMOS管、第七NMOS管、第八NMOS管和第五PMOS管，第六NMOS管的漏极连接第五NMOS管的漏极，其栅极连接第七NMOS管的栅极和漏极以及第八NMOS管的漏极，其源极连接第七NMOS管的源极并接地；第八NMOS管的栅极连接功率管的漏极，其源极连接第五PMOS管的漏极；第五PMOS管的栅极连接功率管的栅极，其源极连接所述低压差线性稳压器的输入电压；

所述低压差线性稳压器还包括第一齐纳二极管和第二齐纳二极管，第一齐纳二极管的阴极连接所述低压差线性稳压器的输入电压，其阳极连接第三NMOS管的栅极；第二齐纳二极管的阴极连接所述低压差线性稳压器的输入电压，其阳极连接功率管的栅极；

所述功率管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第四NMOS管、第八NMOS管和第五PMOS管为耐高压器件。

具体的，所述低压差线性稳压器还包括输出检测模块，所述输出检测模块包括第一反相器、第二反相器、第六PMOS管、第七PMOS管、第九NMOS管和第十NMOS管，

第九NMOS管的栅极连接所述反馈信号，其漏极连接第六PMOS管的栅极和漏极、第七PMOS管的栅极以及第十NMOS管的栅极，其源极连接第十NMOS管的源极并接地；

第七PMOS管的源极连接第六PMOS管的源极和所述低压差线性稳压器的输出信号，其漏极连接第十NMOS管的漏极和第一反相器的输入端；

第二反相器的输入端连接第一反相器的输出端，其输出端作为所述输出检测模块的输出端。

具体的，所述误差放大器包括第八PMOS管、第九PMOS管、第十PMOS管、第十一NMOS管和第十二NMOS管，其中第八PMOS管为耐高压器件；

第八PMOS管的栅极连接所述偏置模块中第一PMOS管的栅极，其源极连接所述低压差线性稳压器的输入电压，其漏极连接第九PMOS管和第十PMOS管的源极；

第九PMOS管的栅极作为所述误差放大器的正向输入端，其漏极连接第十一NMOS管的栅极和漏极以及第十二NMOS管的栅极并作为所述误差放大器的负向输出端；

第十PMOS管的栅极作为所述误差放大器的负向输入端，其漏极连接第十二NMOS管的漏极并作为所述误差放大器的正向输出端；

第十一NMOS管和第十二NMOS管的源极接地。

具体的，所述分压网络包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管和第一电容，第十三NMOS管的栅漏短接并连接所述低压差线性稳压器的输出信号和第一电容的一端，其源极连接第十四NMOS管的栅极和漏极；第十五NMOS管的栅漏短接并连接第十四NMOS管的源极，其源极连接第十六NMOS管的栅极和漏极以及第一电容的另一端并输出所述反馈信号；第十六NMOS管的源极接地。

具体的，所述偏置模块中第四PMOS管的栅极连接第一PMOS管的栅极。

本发明有益效果为：本发明提出的低压差线性稳压器不需要预降压，可在高压下工作，具有宽输入电压范围；同时前馈通路引入的零点，替代了对ESR零点的需求且拓展了带宽；额外引入了一条动态负反馈回路，提升了瞬态响应速度；设置输出检测模块能够实时检测输出是否正常，提升系统稳定性。

附图说明

图1为传统片外大电容LDO电路的拓扑结构图。

图2为本发明提出的一种具有宽输入电压范围的低压差线性稳压器的等效架构图。

图3为本发明提出的一种具有宽输入电压范围的低压差线性稳压器在实施例中的晶体管级电路实现示意图。

图4为本发明提出的一种具有宽输入电压范围的低压差线性稳压器的交流仿真曲线示意图。

图5为本发明提出的一种具有宽输入电压范围的低压差线性稳压器的瞬态响应曲线示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案进行详细阐述。

本发明提出的一种具有宽输入电压V_IN范围的低压差线性稳压器，包括误差放大器、功率管、分压网络、偏置模块、缓冲器级、前馈通路和动态采样模块，其中功率管MP为PMOS功率管MP，其源极连接低压差线性稳压器的输入电压V_IN，其漏极产生低压差线性稳压器的输出信号V_OUT。分压网络用于将低压差线性稳压器的输出信号进行分压后获得反馈信号，如图3所示给出了分压网络的一种实现结构，包括第十三NMOS管M18、第十四NMOS管M19、第十五NMOS管M20、第十六NMOS管M21和第一电容C10，第十三NMOS管M18的栅漏短接并连接低压差线性稳压器的输出信号V_OUT和第一电容C10的一端，其源极连接第十四NMOS管M19的栅极和漏极；第十五NMOS管M20的栅漏短接并连接第十四NMOS管M19的源极，其源极连接第十六NMOS管M21的栅极和漏极以及第一电容C10的另一端并输出反馈信号连接误差放大器的正向输入端；第十六NMOS管M21的源极接地。本实施例中分压网络采用4个完全相等的NMOS管以栅漏短接的形式串联而成，这样可以在大大节省芯片面积的同时做到等效的4个电阻高度匹配，精确做到分压的作用，另外第一电容C10的加入可以提升瞬态响应速度。配合误差放大器与负反馈形成的钳位作用，当误差放大器的增益足够大时，低压差线性稳压器的输出信号V_OUT与输入基准电压V_ref的关系为：

V_out＝4V_ref

即输出信号V_OUT与输入基准电压V_ref呈线性关系，大约4倍的关系。当然这个比例可以根据分压网络的实际构成进行调节，如果分压网络采用其他数量的MOS管构成，比如去掉第十三NMOS管M18时输出信号V_OUT与输入基准电压V_ref就变为大约3倍的关系。

误差放大器用于获得经过LDO输出端分压的反馈电压V_FB和基准电压V_ref的差值并进行预放大后，传输给后级的缓冲器级和前馈通路。本实施例中采用误差放大器采用经典的五管差分对结构，也可以采用其他双输出结构的误差放大器，如图3所示，本实施例中误差放大器包括第八PMOS管M2、第九PMOS管M5、第十PMOS管M6、第十一NMOS管M7和第十二NMOS管M8；第八PMOS管M2的栅极连接偏置，其源极连接低压差线性稳压器的输入电压V_IN，其漏极连接第九PMOS管M5和第十PMOS管M6的源极；第九PMOS管M5的栅极作为误差放大器的正向输入端连接反馈信号V_FB，其漏极连接第十一NMOS管M7的栅极和漏极以及第十二NMOS管M8的栅极并作为误差放大器的负向输出端；第十PMOS管M6的栅极作为误差放大器的负向输入端连接基准电压V_ref，其漏极连接第十二NMOS管M8的漏极并作为误差放大器的正向输出端；第十一NMOS管M7和第十二NMOS管M8的源极接地。

偏置模块用于为误差放大器、缓冲器级、前馈通路和动态采样模块提供偏置，如图3所示，包括第一PMOS管M1、第二PMOS管M3、第三PMOS管M4、第四PMOS管M26和第一NMOS管M9，第一PMOS管M1的栅漏短接并连接第二PMOS管M3和第三PMOS管M4的栅极以及第一外部偏置信号L1，其源极连接第二PMOS管M3、第三PMOS管M4和第四PMOS管M26的源极并连接低压差线性稳压器的输入电压V_IN；第一NMOS管M9的栅漏短接并连接第二PMOS管M3的漏极，其源极连接误差放大器的负向输出端；第四PMOS管M26的栅极连接第二外部偏置信号L2。如图3所示，LDO整体电路的偏置电流从第一外部偏置信号L1处引入，通过第一PMOS管M1、第八PMOS管M2、第二PMOS管M3、第三PMOS管M4镜像给电路提供电流偏置及电压偏置。电路还在第二外部偏置信号L2处也设置了固定偏置电压，使得；第四PMOS管M26引入固定偏置电流，其作用为辅助缓冲器级的第三NMOS管M17分流，保证第三NMOS管M17工作在饱和区以实现增大运放的整体增益。一些实施例中，第二外部偏置信号L2也可以由第一外部偏置信号L1提供，即可以将第四PMOS管M26的栅极连接第一PMOS管M1的栅极，并微调一下第四PMOS管M26的宽长比即可。

误差放大器将反馈电压VFB和基准电压Vref的差值进行预放大后传输给后级的缓冲器级和前馈通路，这两条快慢不同的通路在功率管MP栅端汇合进行充放电控制功率管MP栅端电压，以调节功率管电流提供相应的负载电流I_LOAD。如图3所示，缓冲器级包括第二NMOS管M10和第三NMOS管M17，第二NMOS管M10的源极连接误差放大器的正向输出端，其栅极连接偏置模块中第一NMOS管M9的栅极，其漏极连接第三NMOS管M17的栅极和偏置模块中第三PMOS管M4的漏极；第三NMOS管M17的漏极连接低压差线性稳压器的输入电压V_IN，其源极连接功率管MP的栅极和偏置模块中第四PMOS管M26的漏极。前馈通路包括第四NMOS管M11和第五NMOS管M12，第四NMOS管M11的栅极连接第一NMOS管M9的栅极，其漏极连接功率管MP的栅极，其源极连接第五NMOS管M12的漏极；第四NMOS管M12的栅极连接误差放大器的负向输出端，其源极接地。

前馈快通路和缓冲器级形成快慢两条通路形成零点代替ESR零点，简化了LDO系统稳定性设计。如图2所示，G_M为误差放大器中输入对管第九PMOS管M5和第十PMOS管M6的跨导，第十二NMOS管M8和第二NMOS管M10的跨导合在一起等效为gm1，第五NMOS管M12的跨导是gm2，X1表示缓冲器。

环路低频增益可计算为：

A_loop＝[g_m5g_m10(r_o6||r_o8)(r_o4||r_o10)+K₁K₂]g_mpR_out

其中K1＝gm5/gm7，K2＝gm12/gm17，g_m5、gm7、g_m10、gm12、gm17、g_mp分别代表第九PMOS管M5、第十一NMOS管M7、第二NMOS管M10、第五NMOS管M12、第三NMOS管M17、功率管MP的跨导，r_o6、r_o8、r_o4、r_o10分别为第十PMOS管M6、第十二NMOS管M8、第三PMOS管M4、第二NMOS管M10的小信号等效阻抗。

对于本发明提出的LDO系统稳定性需要考虑两个极点和一个零点，分别为：输出端的主极点P_OUT、功率管栅端的次极点P_G、前馈通路引入的零点Z_O。

其中，R_out、C_load为输出端的等效阻抗和电容，g_m17、g_m11分别为第三NMOS管M17、第四NMOS管M11的跨导，C_P、C₁₂分别为功率管MP、第五NMOS管M12的栅端等效电容，轻载时候由于主极点P_OUT在很低频，增益带宽积GBW之内只有主极点系统稳定。随着负载向重载增加GBW推向高频，次极点P_G进入GBW，通过合理的参数设置，可以使得零点Z_O设置在增益带宽积GBW之内以补偿相位裕度，保证了系统稳定性。

本实施例中，功率管MP、第八PMOS管M2、第一PMOS管M1、第二PMOS管M3、第三PMOS管M4、第四PMOS管M26、第一NMOS管M9、第二NMOS管M10、第四NMOS管M11、第八NMOS管M15和第五PMOS管M16均为耐高压LDMOS，当输入电压V_IN为高压(如本实施例中最高42V)时，本发明提出的LDO能够将从输入电压V_IN到地电平GND的每一条支路的高压承受都作用在了LDMOS的漏源之间。另外本发明在第三NMOS管M17的栅端到输入电压V_IN之间直接连接了第一齐纳二极管Z1、在功率管MP的栅端到输入电压V_IN之间直接连接了第二齐纳二极管Z2，保证了在上电时，功率管MP的栅源电压VGS不超过5V从而保护功率管MP，以及保证了第三NMOS管M17栅端电位不会被拉到过低的电位而关死第三NMOS管M17，保证了整个环路的快速瞬态响应速度。

如图3所示，动态采样模块包括第六NMOS管M13、第七NMOS管M14、第八NMOS管M15和第五PMOS管M16，第六NMOS管M13的漏极连接第五NMOS管M12的漏极，其栅极连接第七NMOS管M14的栅极和漏极以及第八NMOS管M15的漏极，其源极连接第七NMOS管M14的源极并接地；第八NMOS管M15的栅极连接功率管MP的漏极，其源极连接第五PMOS管M16的漏极；第五PMOS管M16的栅极连接功率管MP的栅极，其源极连接低压差线性稳压器的输入电压V_IN。当负载快速跳变时，第八NMOS管M15的栅源电压VGS会快速调整从而调节流过第七NMOS管M14和第六NMOS管M13的电流，从而改变功率管MP栅端电压，这是一个快速短小的负反馈回路实现加速LDO瞬态响应的性能。

一些实施例中还在本发明提出的低压差线性稳压器中设置了输出检测模块，如图3所示，输出检测模块包括第一反相器INV1、第二反相器INV2、第六PMOS管M22、第七PMOS管M23、第九NMOS管M24和第十NMOS管M25，第九NMOS管M24的栅极连接反馈信号V_FB，其漏极连接第六PMOS管M22的栅极和漏极、第七PMOS管M23的栅极以及第十NMOS管M25的栅极，其源极连接第十NMOS管M25的源极并接地；第七PMOS管M23的源极连接第六PMOS管M22的源极和低压差线性稳压器的输出信号V_OUT，其漏极连接第十NMOS管M25的漏极和第一反相器INV1的输入端；第二反相器INV2的输入端连接第一反相器INV1的输出端，其输出端作为输出检测模块的输出端。

输出检测模块的工作原理为：当输出信号V_OUT正常时，反馈电压V_FB足够打开第九NMOS管M24使其正常工作，第十NMOS管M25栅端会被拉低从而关闭，输出检测模块输出信号L_OUT输出为高，表示LDO输出电压正常；同理当LDO输出电压不足时，反馈电压V_FB不足够使第九NMOS管M24打开正常工作，第十NMOS管M25栅端会被拉高从而打开，L_OUT输出为低，表示LDO输出电压异常。

如图4所示为轻载10uA以及重载100mA下开环增益及其相位裕度分布图，环路增益分别为39.9dB和74.1dB，相位裕度分别为90°和53°。可以看出在不同有源负载且一定频率范围内本发明提出的LDO系统表现良好的性能，轻载到重载过程中，主极点向高频移动，参数设置合适零点可以良好的补偿相位裕度。

如图5给出了本发明提出的LDO瞬态响应曲线，0.1us内从500uA和100mA之间进行负载跳变。可以看到输出信号V_OUT的下冲电压undershoot在24mV，由于是片外大电容几乎没有过冲电压overshoot。

综上所述，本发明提出一种低压差线性稳压器，该电路具有宽电压输入范围，不需要预降压能够直接在高压下工作，经过仿真验证了能够适用于5V-42V的输入电压，外挂大电容4.7uF，理论上来说超出42V也是可以工作的。反馈电压VFB和基准电压Vref的差值电压经过误差放大器进行预放大后传输给后级的缓冲器级和前馈通路，缓冲器级和前馈通路两条快慢不同的通路在功率管MP栅端汇合进行充放电控制功率管MP栅端电压，以调节功率管电流提供相应的负载电流I_LOAD，前馈通路引入的零点替代了对ESR零点的需求且拓展了带宽，另外本发明通过动态采样额外引入一条动态负反馈回路，提升瞬态响应速度，还设置了输出检测模块实时检测输出是否正常。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种具有宽输入电压范围的低压差线性稳压器，包括误差放大器、功率管、分压网络、偏置模块、缓冲器级、前馈通路和动态采样模块，

其特征在于，所述偏置模块用于为所述误差放大器、缓冲器级、前馈通路和动态采样模块提供偏置，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一NMOS管，第一PMOS管的栅漏短接并连接第二PMOS管和第三PMOS管的栅极以及第一外部偏置信号，其源极连接第二PMOS管、第三PMOS管和第四PMOS管的源极并连接所述低压差线性稳压器的输入电压；第一NMOS管的栅漏短接并连接第二PMOS管的漏极，其源极连接所述误差放大器的负向输出端；第四PMOS管的栅极连接第二外部偏置信号；

2.根据权利要求1所述的具有宽输入电压范围的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括输出检测模块，所述输出检测模块包括第一反相器、第二反相器、第六PMOS管、第七PMOS管、第九NMOS管和第十NMOS管，

3.根据权利要求1或2所述的具有宽输入电压范围的低压差线性稳压器，其特征在于，所述误差放大器包括第八PMOS管、第九PMOS管、第十PMOS管、第十一NMOS管和第十二NMOS管，其中第八PMOS管为耐高压器件；

第十一NMOS管和第十二NMOS管的源极接地。

4.根据权利要求1或2所述的具有宽输入电压范围的低压差线性稳压器，其特征在于，所述分压网络包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管和第一电容，第十三NMOS管的栅漏短接并连接所述低压差线性稳压器的输出信号和第一电容的一端，其源极连接第十四NMOS管的栅极和漏极；第十五NMOS管的栅漏短接并连接第十四NMOS管的源极，其源极连接第十六NMOS管的栅极和漏极以及第一电容的另一端并输出所述反馈信号；第十六NMOS管的源极接地。

5.根据权利要求1所述的具有宽输入电压范围的低压差线性稳压器，其特征在于，所述偏置模块中第四PMOS管的栅极连接第一PMOS管的栅极。