CN111341758B - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN111341758B CN111341758B CN202010285176.1A CN202010285176A CN111341758B CN 111341758 B CN111341758 B CN 111341758B CN 202010285176 A CN202010285176 A CN 202010285176A CN 111341758 B CN111341758 B CN 111341758B
- Authority
- CN
- China
- Prior art keywords
- array substrate
- goa
- metal block
- units
- positioning mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010330 laser marking Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开一种阵列基板及显示面板，所述阵列基板包括显示区域以及设置在所述显示区域外的GOA电路区域，所述GOA电路区域包括多个级联设置的GOA单元；其中，所述显示区域边缘设置有多个虚拟子像素单元，多个所述虚拟子像素单元与多个所述GOA单元一一对应，每一所述虚拟子像素单元上均形成有一定位标记，所述定位标记用于识别相应所述GOA单元对应的级数。该方案有效提高了定位标记的识别度以及公共电极线的稳定性。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及显示面板。
背景技术
GOA电路(Gate Driver On Array，栅极驱动电路)，即将栅极行扫描驱动信号制作在阵列基板上，实现对栅极逐行扫描的驱动方式，由于其具有工艺程序少、可实现窄边框等优势，被广泛应用。
常规的GOA电路中，为了方便工程段的人检查和标记，会在公共电极线旁标记代表相应的GOA单元级数的数字和箭头，然而这种标记方式距离显示区域太远，不利于工程段的人定位，同时会影响公共电极线的稳定性。
发明内容
本申请实施例提供一种阵列基板及显示面板，以解决现有技术中GOA单元级数的定位标记不易识别且影响公共电极线稳定性的技术问题。
本申请提供一种阵列基板，所述阵列基板包括显示区域以及设置在所述显示区域外的GOA电路区域，所述GOA电路区域包括多个级联设置的GOA单元；其中，
所示显示区域边缘设置有多个虚拟子像素单元，多个所述虚拟子像素单元与多个所述GOA单元一一对应，每一所述虚拟子像素单元上均形成有一定位标记，所述定位标记用于识别相应所述GOA单元对应的级数。
在本申请提供的阵列基板中，所述阵列基板上设有多条沿着列方向排列的数据线和多条沿着行方向排列的扫描线，所述多条数据线和所述多条扫描线交叉设置；每一所述定位标记与相应所述扫描线以及相应所述GOA单元电性连接。
在本申请提供的阵列基板中，所述定位标记包括第一金属块和设置在所述第一金属块上的标识码；所述第一金属块与所述扫描线同层设置，所述标识码与所述数据线同层设置。
在本申请提供的阵列基板中，所述第一金属块与相应所述扫描线以及相应所述GOA单元电性连接。
在本申请提供的阵列基板中，所述定位标记包括第二金属块，所述第二金属块通过刻蚀形成标识槽；所述第二金属块与所述扫描线同层设置。
在本申请提供的阵列基板中，所述第二金属块与相应所述扫描线以及相应所述GOA单元电性连接。
在本申请提供的阵列基板中，所述第二金属块包括第一端、第二端、以及至少一连接所述第一端和所述第二端的第三端，其中，所述第一端与相应所述GOA单元连接，所述第二端与相应所述扫描线连接。
在本申请提供的阵列基板中，所述阵列基板还包括多条信号连接走线，所述信号连接走线用于连接相应所述GOA单元和相应所述定位标记。
在本申请提供的阵列基板中，所述阵列基板上还设置有多个过孔，所述多个过孔与所述多条信号连接走线一一对应，且所述信号连接走线通过对应所述过孔与相应所述定位标记电性连接。
在本申请提供的阵列基板中，包括如权利要求1至9任一项所述的阵列基板。
本申请提供一种阵列基板和显示面板，通过将GOA单元级数的定位标记设置在与所述GOA单元对应的虚拟子像素单元内，能够提高定位标记的识别度，同时能够进一步加粗公共电极线，从而提高公共电极线的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的平面示意图；
图2是本申请实施例提供的阵列基板的第一结构示意图；
图3是本申请实施例提供的阵列基板的第二结构示意图；
图4是本申请实施例提供的定位标记的平面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。此外，需要说明的是，术语“同层”不仅仅指位置关系上的同层设置，在本申请实施例中也可指使用同一工艺形成，因此不能理解为对本申请的限制。
请参阅图1，图1是本申请实施例提供的阵列基板的平面结构示意图。如图1所示，本申请实施例提供一种阵列基板100，阵列基板100包括显示区域10以及设置在显示区域10外的GOA电路区域20。GOA电路区域20包括多个级联设置的GOA单元21。其中，显示区域10边缘设置有多个虚拟子像素单元30。多个虚拟子像素单元30与多个GOA单元21一一对应。每一虚拟子像素单元30上均形成有一定位标记31。定位标记31用于识别相应GOA单元21对应的级数。
具体的，定位标记31可以由符号、字母或数字等图案中的一种或多种组成。如图1所示，定位标记31可以设置在虚拟子像素单元30中对应设置像素驱动电路(图中未标示)的位置。当然，定位标记31也可以设置在虚拟子像素单元30中任一不造成信号干扰的区域，本申请对此不做具体限定。
需要说明的是，在本申请实施例中，可以采用GOA电路区域20设置在显示区域10两侧的双侧驱动方式，也可以采用GOA电路区域20仅设置在显示区域10一侧的单侧驱动方式。单侧驱动的配置有利于窄边框的设置，而与单侧驱动的配置的情况相比较，双侧驱动的设置可以减少每一个扫描信号的传播延迟，因此可根据实际需求进行设置，本申请对此不作具体限定。
可以理解的是，为了提高显示区域10内各功能层的刻蚀均匀性，通常，显示区域10的边缘至少设置一列虚拟子像素单元30，虚拟子像素单元30不进行图像显示。此外，虚拟子像素单元30可以是四畴像素结构，也可以是八畴像素结构。本申请各实施例均以显示区域10的边缘设置一列虚拟子像素单元30，且该虚拟子像素单元30为四畴像素结构为例进行说明，但不能理解为对本申请的限定。
本申请实施例提供的阵列基板100，通过将GOA单元21级数的定位标记31设置在与GOA单元21对应的虚拟子像素单元30内，与现有技术相比，由于定位标记31设置在显示区域10的边缘，能够提高定位标记31的识别度，利于工程段的人定位，同时能够在GOA电路区域20内节省更多的空间，用于进一步加粗公共电极线33，从而提高公共电极线33的稳定性。
在本申请实施例中，阵列基板100上设有多条沿着列方向X排列的数据线12和多条沿着行方向X’排列的扫描线11。多条数据线12和多条扫描线11交叉设置。每一定位标记31与相应扫描线11以及相应GOA单元21电性连接。定位标记31在标记GOA单元21级数的同时，能够起到导线的作用，保证扫描线11以及相应GOA单元21之间的电性连接，同时节约的导线空间可以增大定位标记31的尺寸，提高标记识别度。
具体的，请继续参阅图1和图2。阵列基板100包括基板40，基板40可以是玻璃基板、石英基板、树脂基板、柔性基板或其他类型基板，在此不一一赘述。阵列基板100还包括薄膜晶体管50。薄膜晶体管50包括栅极11a、有源层14、源极12a和漏极12b。其中，有源层14和栅极11a之间设置有第一绝缘层13。源极12a和漏极12b分别通过第二绝缘层15中的开孔与有源层14连接。薄膜晶体管50设置在数据线12与栅极线11的交叉位置处。其中，栅极11a与扫描线11电性连接；源极12a与数据线12电性连接；源极12a、漏极12b与数据线12同层设置；栅极11a与扫描线11同层设置。其中，数据线12或扫描线11的材料可以是铜、铝、镍、其合金或者混合物等金属材料。
在本申请实施例中，定位标记31包括第一金属块311和设置在第一金属块311上的标识码312。第一金属块311与扫描线11同层设置，标识码312与数据线12同层设置。定位标记31利用由能够反射光的金属材料制成，在使用CCD(Charge Coupled Device，电荷耦合器件)等探测器件进行识别时，利用金属材料对光线的反射，便于定位标记31的识别。
具体的，在制作薄膜晶体管50的工艺进程中，首先在基板10上沉积栅极金属层，并对该栅极金属层进行图案化处理，以形成扫描线11、栅极11a和第一金属块311。然后在扫描线11、栅极11a及基板10上依次形成第一绝缘层13、有源层14以及第二绝缘层15。之后在第二绝缘层15上沉积源极金属层，并对该源极金属层进行图案化处理，以形成数据线12、源极12a、漏极12b以及沉积在第一金属块311上的标识码312。标识码312可以是符号、字母或数字等图案中的一种或多种组合。本申请实施例利用形成扫描线11及数据线12的制成工艺，同时形成定位标记31，可以省去制作定位标记31的工艺，提高制成效率。需要说明的是，以上工艺制程为本技术领域的技术人员所理解的工艺，在此不再赘述。
其中，第一金属块311与相应扫描线11以及相应GOA单元电性21连接。即扫描线11通过定位标记31与相应GOA单元21连接。
在一些实施例中，请参阅图3，定位标记31包括第二金属块313，第二金属块313通过刻蚀形成标识槽314。第二金属块313与扫描线11同层设置。
具体的，在制作薄膜晶体管50的工艺进程中，首先在基板10上沉积栅极金属层，并对该栅极金属层进行图案化处理，以形成扫描线11、栅极11a和第一金属块311。通过激光打码技术或其他刻蚀技术在第二金属块313上进行刻蚀，以形成标识槽314。可以理解的是，当激光打码的刻蚀深度与第二金属块313的厚度一致时，可得到镂空的标识槽314。标识槽314可以是符号、字母或数字等图案中的一种或多种组合。需要说明的是，以上工艺制程为本技术领域的技术人员所理解的工艺，在此不再赘述。
其中，所述第二金属块313与相应扫描线11以及相应GOA单元21电性连接。即扫描线11通过定位标记31与相应GOA单元21连接。
进一步的，请参阅图4，图4为本申请实施例提供的定位标记31的平面示意图。如图4所示，第二金属块313包括第一端313a、第二端313b、以及至少一连接第一端313a和第二端313b的第三端313c。其中，第一端313a与相应GOA单元21连接。第二端313b与相应扫描线11连接。可以理解的是，扫描线11与相应GOA单元21之间通过第二金属块313进行电性连接。而第二金属块313上通过激光打标等刻蚀工艺形成标识槽314，当激光打码的刻蚀深度与第二金属块313的厚度一致时，标识槽314为镂空形态，第二金属块313可能存在断开的状态。因此，在第二金属块313上保留至少一连接第一端313a和第二端313b的第三端313c，能够有效实现扫描线11以及相应GOA单元21之间的电性连接。
在本申请实施例中，请继续参阅图1，阵列基板100还包括多条信号连接走线32。信号连接走线32用于连接相应GOA单元21和相应定位标记31。
进一步的，阵列基板100上还设置有多个过孔34，多个过孔34与多条信号连接走线32一一对应，且信号连接走线32通过对应过孔34与相应定位标记31电性连接。
具体的，由于GOA电路区域20设置有公共电极线33和多条信号连接走线32，公共电极线33和多条信号连接32形成类似“丁”字形。由于同层金属容易产生静电炸伤，因此，通常公共电极线33与扫描线11同层设置，信号连接走线32与数据线12同层设置。由于定位标记31用于实现扫描线11以及相应GOA单元21之间的电性连接，因此信号连接走线32需要通过对应过孔34实现与相应定位标记31的电性连接。
本申请实施例还提供一种显示面板，其包括以上所述的阵列基板，具体可参照以上对该阵列基板的描述，在此不做赘述。
本申请实施例提供的显示面板通过将GOA单元级数的定位标记设置在阵列基板中与GOA单元对应的虚拟子像素单元内，与现有技术相比，由于定位标记设置在显示区域的边缘，能够提高定位标记的识别度，利于工程段的人定位，同时能够在GOA电路区域内节省更多的空间，用于进一步加粗公共电极线，从而提高公共电极线的稳定性。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种阵列基板，其特征在于，所述阵列基板包括显示区域以及设置在所述显示区域外的GOA电路区域，所述GOA电路区域包括多个级联设置的GOA单元；其中，
所示显示区域边缘设置有多个虚拟子像素单元，多个所述虚拟子像素单元与多个所述GOA单元一一对应，每一所述虚拟子像素单元上均形成有一定位标记，所述定位标记用于识别相应所述GOA单元对应的级数；
所述阵列基板还包括多条信号连接走线，所述信号连接走线用于连接相应所述GOA单元和相应所述定位标记；
所述阵列基板上设有多条沿着列方向排列的数据线和多条沿着行方向排列的扫描线，多条所述数据线和多条所述扫描线交叉设置；每一所述定位标记与相应所述扫描线以及相应所述GOA单元电性连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述定位标记包括第一金属块和设置在所述第一金属块上的标识码；所述第一金属块与所述扫描线同层设置，所述标识码与所述数据线同层设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一金属块与相应所述扫描线以及相应所述GOA单元电性连接。
4.根据权利要求2所述的阵列基板，其特征在于，所述定位标记包括第二金属块，所述第二金属块通过刻蚀形成标识槽；所述第二金属块与所述扫描线同层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二金属块与相应所述扫描线以及相应所述GOA单元电性连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述第二金属块包括第一端、第二端、以及至少一连接所述第一端和所述第二端的第三端，其中，所述第一端与相应所述GOA单元连接，所述第二端与相应所述扫描线连接。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板上还设置有多个过孔，所述多个过孔与所述多条信号连接走线一一对应，且所述信号连接走线通过对应所述过孔与相应所述定位标记电性连接。
8.一种显示面板，其特征在于，包括如权利要求1至7任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010285176.1A CN111341758B (zh) | 2020-04-13 | 2020-04-13 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010285176.1A CN111341758B (zh) | 2020-04-13 | 2020-04-13 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111341758A CN111341758A (zh) | 2020-06-26 |
| CN111341758B true CN111341758B (zh) | 2022-04-08 |
Family
ID=71186712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010285176.1A Active CN111341758B (zh) | 2020-04-13 | 2020-04-13 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341758B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114333580B (zh) * | 2021-12-21 | 2022-11-25 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205507317U (zh) * | 2016-04-01 | 2016-08-24 | 厦门天马微电子有限公司 | 显示模组及显示装置 |
| CN110888250A (zh) * | 2019-11-19 | 2020-03-17 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
| CN110911584B (zh) * | 2019-11-29 | 2022-08-09 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制作方法、显示装置 |
-
2020
- 2020-04-13 CN CN202010285176.1A patent/CN111341758B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111341758A (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10271429B2 (en) | Display device and method for manufacturing the same | |
| CN111880344B (zh) | 一种显示面板及其制备方法、显示装置 | |
| CN109244086B (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN106647083B (zh) | 一种阵列基板、液晶显示面板及触控显示装置 | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| CN110085552A (zh) | 一种显示面板、显示装置及显示面板的制作方法 | |
| US6710547B2 (en) | Organic EL display device | |
| CN109768143B (zh) | 像素结构 | |
| CN111341758B (zh) | 阵列基板及显示面板 | |
| CN105280648B (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| CN102479702B (zh) | 薄膜晶体管阵列面板制造方法 | |
| CN109283758A (zh) | 阵列基板及其制作方法、显示装置 | |
| JP4995227B2 (ja) | 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法 | |
| CN111509008A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN100559587C (zh) | 整合于显示面板的栅极驱动电路及其制作方法 | |
| JP2001135896A (ja) | Ｃｏｆ基板 | |
| CN100499085C (zh) | 像素结构的制造方法 | |
| JPS61153619A (ja) | 薄膜トランジスタ− | |
| CN103926773A (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
| CN106098709A (zh) | 阵列基板、显示装置 | |
| CN109659310A (zh) | 像素结构以及像素结构的制作方法 | |
| CN114335018A (zh) | 一种显示面板的制备方法及显示面板 | |
| CN103489875A (zh) | 阵列基板、显示装置及阵列基板的制作方法 | |
| CN118411963B (zh) | 显示面板及电子设备 | |
| CN118411964B (zh) | 显示面板及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |