Nothing Special   »   [go: up one dir, main page]

CN1113053A - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN1113053A
CN1113053A CN95104195A CN95104195A CN1113053A CN 1113053 A CN1113053 A CN 1113053A CN 95104195 A CN95104195 A CN 95104195A CN 95104195 A CN95104195 A CN 95104195A CN 1113053 A CN1113053 A CN 1113053A
Authority
CN
China
Prior art keywords
frequency
signal
dividing ratio
divider
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95104195A
Other languages
English (en)
Other versions
CN1099763C (zh
Inventor
竹内勇雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1113053A publication Critical patent/CN1113053A/zh
Application granted granted Critical
Publication of CN1099763C publication Critical patent/CN1099763C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18—Automatic scanning over a band of frequencies
    • H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
    • H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种包括压控振荡器、分频电路、信号源、相位比 较电路、加法电路、转换电路和控制电路的频率合成 器。该分频电路以1/N和1/(N+1)的分频比对 其上所加的压控振荡器的输出分频，其中N为整 数。信号源输出基频信号，相位比较电路将N分频 信号和(N+1)分频信号与基频信号进行相位比较，加 法电路将基频信号与N分频信号相位相比产生的信 号与将基频信号与(N+1)分频信号相位相位产生的 信号相加。转换电路将加法电路输出转为直流信 号。控制电路控制电路的分频比。

Description

本发明涉及频率合成器，具体讲，涉及由锁相环（PLL）电路构成的频率合成器。
由PLL电路构成的频率合成器产生和输出一个频率信号，该信号具有基准振荡器输出的基频信号频率整数倍的频率。以下得到的频率合成器其频率可改变成处于小于整数倍的频率。
图1示出这种频率合成器的实例。该频率合成器为N分数系统，并将基准振荡器1的基频信号输出到相位比较器2上。
相位比较器2检测分频器7的分频信号（随后将描述）与基频信号间的相位差。相位比较器2将根据相位差检测所得的误差信号加到加法器3上。加法器3将从自动相位内插电路9输出的内插信号加到相位比较器2的误差信号上。加法器3将最终相加的误差信号加到低通滤波器（LPF）4上。LPF4将该误差信号转换为直流误差信号。LPF4将最终的直流误差信号加到压控振荡器（VCO）5上作为控制信号。VCO5将振荡信号加到频率信号输出端6、分频器7和控制单元8上。
分频器7将VCO5的振荡输出分频。分频器7在控制单元8的控制下交替地将分频比切换为预定值1/N（N为整数）或1/（N+1）。分频器7将分频后的信号加到相位比较器2上。控制单元8还控制自动相位内插电路9，这样，自动相位内插电路9在每个预定周期内输出一个内插信号。
参照图2A到2C的时序图来描述频率合成器的工作。假定基准振荡器1如图2A所示输出一个周期的基频信号，则分频器7如图2B所示在基频信号的某一时刻ta具有1/N的分频比。当基频信号从时刻ta进到时刻tb时，分频器7将1/N的分频比改为1/（N+1）的分频比。当基频信号从时刻tb变到时刻tc时，又将1/（N+1）的分频比恢复到1/N。因而，在各个时刻，分频器7重复地切换分频比1/（N+1）和1/N。
当分频比如上设定后，相位比较器如图2C所示检测在一个时刻的预定的相位误差φ1，在该点上，基频信号的每两个周期上分频比被从1/N切换到1/（N+1）。结果，VCO5的振荡频率被打乱。
在图1所示频率合成器中，自动相位内插电路9在基频信号的每两个周期内为内插相位误差φ1输出内插信号。随后，加法器3将内插信号加到相位误差信号上以消除相位误差φ1，这样，VCO5输出稳定的振荡输出。
于是，VCO5可以输出为基频信号频率（N+0.5）倍频率的频率信号。这样，频率合成器可使其频率改变为小于整数倍的中间频率。
然而在图1的频率合成器中，自动相位内插电路9和外围电路变得更为复杂。具体讲，自动相位内插电路9是由将数字控制数据转换成模拟电平的数/模转换器构成。这样，自动相位内插电路9的电路结构就复杂。因此，如果频率合成器包括自动相位内插电路，则PLL电路将更复杂。
本发明的目的在于提供一种可解决前述问题的频率合成器。
根据本发明提供的频率合成器包括：压控振荡器、分频电路、信号源、相位比较电路、加法电器、转换电路和控制电路。分频电路将压控振荡器的输出以1/N和1/（N+1）的分频比分频，其中N为任意整数。信号源输出一基频信号。相位比较电路将分频电路所加的N分频信号和分频电路所加的1/（N+1）分频的信号与信号源的基频信号进行相位比较。加法电路将由相位比较电路输出的基频信号与N分频信号进行相位比较所产生的信号，与由相位比较电路的基频信号输出与（N+1）分频的信号进行相位比较所得的信号相加。转换电路将加法电路的输出转换为直流信号并将其加到压控振荡器上。控制电路控制分频电路的分频比。控制电路周期地将分频电路的分频比改为1/N或1/（N+1）。
根据本发明，由于分频电路的分频比在各不同时刻具有周期性，则分频信号与基频信号间的相位差周期地改变。当分频信号与基频信号相位比较所获的结果被加入后，平均相位差可变得相等。结果，压控振荡器可被稳定地控制，且压控振荡器的振荡输出可通过使分频电路的分频比1/N与1/（N+1）相结合来得到控制。
图1为方框图，示出频率合成器电路结构的一个实例;
图2A-2C为时序图，用于说明图1的频率合成器的工作;
图3为方框图，示出根据本发明第一实施例的频率合成器;
图4A-4C为时序图，用于说明图3所示频率合成器的工作;
图5的方框图，示出根据本发明第二实施例的频率合成器;和
图6A-6C为时序图，用于说明根据本发明第二实施例的频率合成器。
首先，参照图3和图4A至4C描述根据本发明第一实施例的频率合成器。在图3和图4A-4C中，与图1相同的零部件标以相同标号且不再赘述。
图3为方框图，示出根据本发明第一实施例的频率合成器的电路结构。
如图3所示，基准振荡器1将基频信号fr加到第一和第二相位比较器11、12上。基频信号fr频率为600MHz。第一比较器11检测第一分频器14的分频信号与基频信号间的相位误差。第二相位比较器12检测第二分频器15的分频信号与基频信号之间的相位误差。
加法器13将两个相位比较器11、12输出的相位误差信号相加。加法器13将相加后的相位误差信号经LPF4加到VCO5上作为控制信号。VCO5将振荡输出fc加到频率信号输出端6和第一、第二分频器14，15上。
第一和第二分频器14，15在每个预定周期在1/N与1/（N+1）之间（即1/2744/和/1/2745）切换分频比。第一和第二分频器14、15在控制单元16的控制下切换分频比。
第一分频器14将分频输出加到第一相位比较器14和控制单元16上。第二分频器将分频输出加到第二相位比较器12上。控制单元16根据第一分频器14的分频输出的每个周期切换第一和第二分频器14、15的分频比。在此情况下，当第一分频器14的分频比设为1/2744时，第二分频器15的分频比设为1/2745，且反之亦然。
参照图4A-4C描述本发明第一实施例的频率合成器的工作。
假定基准振荡器1在图4A的时刻输出600MHz的基频信号。则第一分频器14的分频比在如图4B所示的基频信号的某个时刻t1设置为1/2744，且第二分频器15的分频比在如图4C所示的基频信号的某个时刻t1设置为1/2745。VCO5输出的振荡频率为1.6吉赫。
当在此状态下第一和第二分频器14，15被启动后，第一分频器14在图4B所示的一个时期内基频信号的时刻t1之后到时刻t2之前的一点即早于t20.3纳秒的时刻输出分频输出脉冲。0.3纳秒的时间对应于1.6吉赫周期的一半。第二分频器15在图4C所示的基频信号的时刻t1之后直到时刻t2之后一点即滞后于t20.3纳秒的时刻输出分频输出脉冲。也就是说，第二分频器15输出分频脉冲的时间在与1.6吉赫的半周期对应的时间内。
第一相位比较器11检测第一分频器14的输出脉冲与基频信号之间的相位差信号。第二相位比较器12检测第二分频器15的分频输出脉冲与基频信号间的相位差信号。第一和第二相位比较器11和12分别检测对应的相位差信号（即相当于0.3纳秒之差的相位差信号）。相位差信号分别为超前于基频信号0.3纳秒的相位差信号和滞后于基频信号0.3纳秒的相位差信号。这样，加法器13将上述两个相位误差信号相加以输出一个其相位差已消除的相位误差信号。
因此，加法器13经LPF4使其中相位差消除了的相位误差信号加到VCO5上。随后，可使VCO5不断地输出稳定的振荡输出。
当第一分频器14输出分频输出脉冲后，在控制单元16在如图4B所示的控制下将第一分频器14切换到1/2745的分频比上。第二分频器15也在控制单元16如图4B的控制下切换到1/2744的分频比上。结果，在从基频信号的时刻t2延后一个周期的时刻t3，第一比较器11检测出第一分频器14的分频输出脉冲与基频信号之间没有相位差。另外，第二相位比较器12也测出第二分频器15的分频输出脉冲与基频信号之间没有相位差。具体讲，在第一分频器14略前于t2时刻起至时刻t3间输出脉冲的周期比基频信号的周期长0.3纳秒。该时间周期相当于当第一分频器14以1/2745的分频比将1.6吉赫的振荡频率分频时所需的一个时间周期。在第二分频器15略后于时刻t2后至时刻t3输出分频输出脉冲的周期比基频信号的一个周期短0.3纳秒。该周期相当于第二分频器15以1/2744分频比将1.6吉赫的振荡频率分频所需的一个周期。
因此，在时刻t3由第一和第二相位比较器11、12所测出的相位差为零。这样，当加法器13将两个相位误差信号相加后，加法器13输出已经消除了相位差的相位误差信号。于是，零相位差的相位误差信号被加到VCO5上。以下将重复从时刻t1到时刻t3的处理过程。
结果，VCO5输出与当分频比为1/2744.5时输出的振荡相同的信号。随后，当分频比为1/2744.5时所获的约1.6吉赫的频率信号从端子6输出出来。在环路稳定且精确的情况下，VCO5的振荡频率将为1646.7兆赫。
这样的频率合成器可输出其频率为基频信号的频率（整数+0.5）倍的频率信号。本发明频率合成器的电路装置由于需内插的相位误差信号不同于图1的频率合成器，因而结构简单。另外，在图3的频率合成器中，在环路稳定的情况下，加到VCO5上的相位误差信号具有恒定为零的相位差。这样，环路可稳定地振荡。
由于本发明的频率合成器可输出其频率为基频信号频率（整数+0.5）倍的频率信号，则基准振荡信号的频率可高到足以获得所需频率的信号。此外，可以减少使环路达到稳定所需的时间。还有，由于可增加基准振荡信号的频率，由基准振荡信号产生的寄生信号可容易地被LPF4衰减掉。因而，可以消除寄生信号所造成的坏影响。
参照图5和图6A-6E描述本发明第二实施例的频率合成器。在图5中，与图1相同的零部件标以相同的标号且不再赘述。根据本发明的第二实施例，该频率合成器可输出其频率为基频信号频率（整数+0.5）倍的频率信号。
如图5所示，基准振荡器1将基准振荡信号fr加到第一、第二、第三和第四相位比较器21、22、23、24上。第一相位比较器21将基准振荡信号与第一分频器24的分频信号进行相位比较;第二相位比较器22将基准振荡信号与第二分频器27的分频信号进行相位比较;第三相位比较器23将基准振荡信号与第三分频器28的分频信号进行相位比较;第四相位比较器24将基准振荡信号与第四分频器29的分频信号进行相位比较。
第一、二、三和四相位比较器21、22、23和24的相位误差信号加到加法器25上并进行相加。加法器25将相加的结果经LPF4加到VCO5上。VCO5将振荡输出fc加到频率信号输出端6和第一、二、三和四分频器26，27，28和29上。四个分频器26，27，28，29在每一预定周期将其分频比在1/N与1/（N+1）之间切换，其中N为整数。每个分频器都在控制单元30的控制之下切换分频比。
第一、二、三、四分频器26，27，28，29将其中已与基频信号进行相位比较后的分频信号加到第一、二、三、四相位比较器21、22、23和24上。第四分频器29将分频信号加到控制单元30上。控制单元30控制分频器26-29的分频比。假定一个周期代表其中输出脉冲以分频信号加入的间隔，则控制单元30每次4个周期地设置分频器26-29的分频比为1/（N+1）。此外，在其它周期中，控制单元30将分频器26-29的分频比设置为1/N。然而，控制单元30在不同的时刻将分频器26-29的分频比设为1/（N+1）。
参照图6A-6E来描述这样构造的频率合成器。当基准振荡器1在图6A所示的周期输出基频信号时，分频器26，27，28和29的分频输出脉冲的时序在图6B，6C，6D和6E所示的基频信号的某时刻t11时一致。在时刻t11，相位比较器21-24的相位误差信号为零。
在从时刻t11起的第一个周期中（靠近时刻t12直到分频脉冲被输出后），第一分频器26的分频比设为1/（N+1），其余分频器27、28、29的分频比如图6B所示设为1/N。在下一个周期中（靠近时刻t13直到分频脉冲被输出后），第二分频器27的分频比设为1/（N+1），其余分频器26，28，29的分频比如图6C所示设为1/N。在再下一周期（靠近时刻t14直到分频脉冲被输出后），第三分频器28的分频比被设为1/（N+1），其余分频器26，27，29的分频比如图6D所示设为1/N。在进而跟随的周期（直到时刻t15）中，第四分频器29的分频比设为1/（N+1），而其余分频器26，27，28的分频比如图6E所示设为1/N。
由于四个分频器26至29的分频比在四个周期过去后的时刻t15已经顺序地改变了，分频器26-29的分频输出脉冲相位相一致，且相位误差被除去。在从时刻t11至时刻t12，t13，t14的四个周期中所获的相位误差与在时刻t12、t13、t14的相一致，因为，一个分频器以1/（N+1）的分频比将振荡信号分频，而其余的三个分频器将以1/N的分频比将振荡信号分频，且加法器25将这些相信误差信号相加。于是，相位误差被除去。因此，在每一时刻的相位误差都被除去，环路也工作稳定。
根据该实施例，由于分频比在每四个周期移1，则频率合成器可产生其频率为基频信号频率（整数+0.5）或（整数+0.25）倍的频率信号。图5所示的频率合成器也可达到与图3所示频率合成器相似的效果。
如上所述，虽然该频率合成器可以产生其频率为基频信号频率（整数+0.5）或（整数+0.25）倍的频率信号，但本发明并不限于此，本发明的频率合成器可产生其频率为其它带小数点十进制倍数的频率信号。具体讲，可提供其分频比被切换的分频器和多个对应于十进制小数点的相位比较器，这样，通过平均来使每一周期中的相位误差减少。
另外，前述实施例中的各频率和分频比被借助于实例进行了描述，且它们是可以任意改变的。

Claims (6)

1、一种频率合成器，其特征在于包括：
压控振荡装置；
分频装置，用于以1/N和1/(N+1)的分频比对所述压控振荡装置的输出分频，其中N为任意整数；
用于输出基频信号的信号源；
相位比较装置，用于将由所述分频装置以1/N和1/(N+1)的所述分频比分频后的信号与从所述信号源加上的所述基频信号进行相位比较；
加法装置，用于将通过所述基频信号与被1/N的分频比分频的所述信号由所述相位比较装置进行相位比较所得的信号，与通过所述基频信号与被1/(N+1)的分频比分频的所述信号由所述相位比较装置进行相位比较所得的信号相加；
转换装置，用于转换所述加法装置的输出，并将直流输出加到所述压控振荡装置上；以及
控制装置，用于控制所述分频装置的所述分频比，其中所述控制装置周期地将所述分频比改变为1/N或1/(N+1)。
2、如权利要求1的频率合成器，其特征在于所述分频装置包括至少两个以1/N和1/（N+1）的分频比对输入信号进行分频的分频器，所述控制装置根据所述两个分频器任何一个的输出信号将所述分频比切换为1/N或1/（N+1）。
3、如权利要求2的频率合成器，其特征在于所述相位比较装置包括至少两个其上加有来自所述信号源的所述基频信号和从所述两个分频器所输出的相位比较信号的相位比较器，且所述来自信号源的基频信号和来自所述相位比较器的输出信号被加到所述加法装置上。
4、如权利要求1的频率合成器，其特征在于所述分频装置包括以1/N和1/（N+1）的所述分频比对输入信号进行分频的第一和第二分频器，所述控制装置控制所述第一分频器，这样，所述第一分频器的所述分频比周期地改变到1/N和1/（N+1），所述控制装置控制所述第二分频器，这样，所述第二分频器的所述分频比周期地改变到1/（N+1）和1/N，且所述压控振荡装置输出其频率为所述基频信号频率（N+0.5）倍的频率信号。
5、如权利要求1的频率合成器，其特征在于所述分频装置包括以1/N和1/（N+1）的所述分频比对输入信号进行分频的第一、第二、第三和第四分频器，所述控制装置将所述第一、二、三和四分频器任何一个的分频比设为1/（N+1），并将具余分频器的分频比周期地改为1/N，且所述压控振荡装置输出其频率为所述基频信号的频率（N+0.25）倍的频率信号。
6、如权利要求1的频率合成器，其特征在于所述转换装置由低通滤波器构成。
CN95104195A 1994-04-28 1995-04-28 频率合成器 Expired - Fee Related CN1099763C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6092557A JPH07297713A (ja) 1994-04-28 1994-04-28 周波数シンセサイザ
JP092557/1994 1994-04-28
JP092557/94 1994-04-28

Publications (2)

Publication Number Publication Date
CN1113053A true CN1113053A (zh) 1995-12-06
CN1099763C CN1099763C (zh) 2003-01-22

Family

ID=14057725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95104195A Expired - Fee Related CN1099763C (zh) 1994-04-28 1995-04-28 频率合成器

Country Status (4)

Country Link
JP (1) JPH07297713A (zh)
KR (1) KR100343078B1 (zh)
CN (1) CN1099763C (zh)
GB (1) GB2288931B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959868A (zh) * 2011-05-18 2013-03-06 旭化成微电子株式会社 累加器型n分数锁相环频率合成器及其控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19816656C2 (de) * 1998-04-15 2000-08-10 Suedwestrundfunk Anstalt Des O Verfahren zum Erzeugen von Frequenzen
WO2000045515A1 (fr) 1999-01-29 2000-08-03 Sanyo Electric Co., Ltd. Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable
JP5229081B2 (ja) * 2009-04-10 2013-07-03 富士通株式会社 半導体装置
GB2580631B (en) * 2019-01-17 2022-04-27 Cml Microcircuits Uk Ltd Phase-locked loop circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959868A (zh) * 2011-05-18 2013-03-06 旭化成微电子株式会社 累加器型n分数锁相环频率合成器及其控制方法
CN102959868B (zh) * 2011-05-18 2015-09-16 旭化成微电子株式会社 累加器型n分数锁相环频率合成器及其控制方法

Also Published As

Publication number Publication date
CN1099763C (zh) 2003-01-22
GB2288931B (en) 1998-09-23
GB2288931A (en) 1995-11-01
KR950035076A (ko) 1995-12-30
JPH07297713A (ja) 1995-11-10
KR100343078B1 (ko) 2002-12-16
GB9508511D0 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
US6456164B1 (en) Sigma delta fractional-N frequency divider with improved noise and spur performance
US5521948A (en) Frequency synthesizer
CN1158768C (zh) 带有抖动补偿的分数n分频的频率综合器
CN1118937C (zh) 数字锁相环电路和时钟发生方法
CN1127200C (zh) 用数字字调整的频率合成电路
CN1280991C (zh) 产生合成分数频率的方法和分数n频率合成器
US7583117B2 (en) Delay lock clock synthesizer and method thereof
KR100237539B1 (ko) 주파수 합성기
CN1158766C (zh) 数字锁相环电路
CN1768479A (zh) 用于抖动补偿的方法和系统
US6125158A (en) Phase locked loop and multi-stage phase comparator
CN104601171A (zh) 小数分频器和小数分频锁相环
JPH06244721A (ja) 周波数合成におけるスプリアス低減装置および方法
JPH04356804A (ja) デジタル信号合成方法及び装置
US4878231A (en) N-PI phase/frequency detector
CN1099763C (zh) 频率合成器
CN86101017A (zh) 振荡电路
CN1494217A (zh) 低稳态误差的锁相回路及其校正电路
US5050195A (en) Narrow range digital clock circuit
CN1232043C (zh) 混合式锁相回路及其控制方法
US5027373A (en) N-pi phase/frequency detector
JP3356059B2 (ja) クロック信号生成装置
JP3506287B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JP2002280897A (ja) フルディジタルｐｌｌ回路
KR20030066791A (ko) 정밀 위상 생성기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030122

Termination date: 20100428