CN111223871B

CN111223871B - 一种存储器件的制备方法以及存储器件

Info

Publication number: CN111223871B
Application number: CN202010039022.4A
Authority: CN
Inventors: 付洋; 胡思平
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2020-01-14
Filing date: 2020-01-14
Publication date: 2023-07-04
Anticipated expiration: 2040-01-14
Also published as: CN111223871A

Abstract

本申请实施例公开了一种存储器件的制备方法以及存储器件，其中，所述方法包括：提供第一晶圆，所述第一晶圆包括用于形成存储单元的正面以及与所述正面相对的背面；刻蚀所述第一晶圆，形成从所述正面延伸至所述第一晶圆内部的第一开孔；在所述正面上形成第一绝缘层，所述第一绝缘层填充所述第一开孔；刻蚀所述第一绝缘层，形成贯穿所述第一绝缘层的第二开孔，所述第二开孔在所述第一晶圆上的正投影位于所述第一开孔内，所述第二开孔的侧壁通过所述第一绝缘层与所述第一晶圆隔离；在所述第二开孔内形成第一导电层；由所述第一晶圆的背面减薄所述第一晶圆，暴露所述第一导电层以形成贯穿所述第一晶圆的导电通孔。

Description

一种存储器件的制备方法以及存储器件

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器件的制备方法以及存储器件。

背景技术

在新型3D NAND(三维与非型)存储器产品构架中，存储单元区(Cell area) 和外围电路区(如CMOS)制作在不同晶圆上，通过三维特种工艺的将电路连接在一起。在完成存储单元的制备后，从背面打薄存储单元区所在的晶圆，并从晶圆的背面上开孔，通过孔连接存储单元与背面金属引线，从而将存储单元的电极导电引出。

然而，在从晶圆的背面上开孔的过程中，极易损伤到晶圆正面的结构，往往需要严格控制刻蚀工艺的进行，对刻蚀工艺提出极高要求。

发明内容

有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种存储器件的制备方法以及存储器件。

为达到上述目的，本申请的技术方案是这样实现的：

本申请实施例提供了一种存储器件的制备方法，所述方法包括：

提供第一晶圆，所述第一晶圆包括用于形成存储单元的正面以及与所述正面相对的背面；

刻蚀所述第一晶圆，形成从所述正面延伸至所述第一晶圆内部的第一开孔；

在所述正面上形成第一绝缘层，所述第一绝缘层填充所述第一开孔；

刻蚀所述第一绝缘层，形成贯穿所述第一绝缘层的第二开孔，所述第二开孔在所述第一晶圆上的正投影位于所述第一开孔内，所述第二开孔的侧壁通过所述第一绝缘层与所述第一晶圆隔离；

在所述第二开孔内形成第一导电层；

由所述第一晶圆的背面减薄所述第一晶圆，暴露所述第一导电层以形成贯穿所述第一晶圆的导电通孔。

上述方案中，所述存储器件包括位于存储单元之间的隔离沟槽；

在形成所述第一绝缘层时，所述第一绝缘层填充所述第一开孔和所述隔离沟槽。

上述方案中，所述第一开孔的深度大于或等于减薄后的第一晶圆的厚度。

上述方案中，采用以下刻蚀剂执行刻蚀所述第一绝缘层，形成所述第二开孔：所述刻蚀剂以所述第一晶圆为刻蚀停止层，去除位于所述第二开孔预设形成位置内的所述第一绝缘层。

上述方案中，所述第一绝缘层包括位于所述第一晶圆的正面上第一部分以及填充在所述第一开孔内部的第二部分；

所述第一导电层包括形成在所述第一部分内的部分以及形成在所述第二部分内的部分。

上述方案中，所述第一开孔的开口尺寸和所述第二开孔的开口尺寸沿所述第一晶圆的正面到背面的方向减小。

上述方案中，减薄所述第一晶圆后，所述方法还包括：

在所述第一晶圆的背面形成第二绝缘层；

在所述第二绝缘层内形成与所述第一导电层导电连接的第二导电层；

在所述第二导电层上形成焊盘。

本申请实施例还提供了一种存储器件，包括：

第一衬底，所述第一衬底包括形成有存储单元的正面以及与所述正面相对的背面；

贯穿所述第一衬底的第一开孔，在所述第一开孔内形成有第一绝缘层，在所述第一绝缘层内形成有第一导电层；

其中，所述第一开孔通过从所述第一衬底的正面向所述第一衬底的内部刻蚀，再由所述第一衬底的背面减薄至暴露出所述第一开孔而形成。

上述方案中，所述第一绝缘层还包括位于所述第一衬底的正面上的第一部分；

所述第一导电层还包括位于所述第一部分内的部分，所述第一导电层的侧壁呈直线延伸。

上述方案中，所述第一开孔的开口尺寸和所述第一导电层的横截面积沿所述第一衬底的正面到背面的方向减小。

本申请实施例所提供的存储器件的制备方法以及存储器件，其中，所述方法包括：提供第一晶圆，所述第一晶圆包括用于形成存储单元的正面以及与所述正面相对的背面；刻蚀所述第一晶圆，形成从所述正面延伸至所述第一晶圆内部的第一开孔；在所述正面上形成第一绝缘层，所述第一绝缘层填充所述第一开孔；刻蚀所述第一绝缘层，形成贯穿所述第一绝缘层的第二开孔，所述第二开孔在所述第一晶圆上的正投影位于所述第一开孔内，所述第二开孔的侧壁通过所述第一绝缘层与所述第一晶圆隔离；在所述第二开孔内形成第一导电层；由所述第一晶圆的背面减薄所述第一晶圆，暴露所述第一导电层以形成贯穿所述第一晶圆的导电通孔。如此，可以简单、可靠地获得贯穿存储单元所在的第一晶圆的导电通孔，避免了对第一晶圆正面上结构造成损伤，工艺成本更低、可控性更高。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

图1为采用相关技术中制备方法得到的存储器件的结构剖面示意图；

图2为本申请实施例提供的存储器件的制备方法的流程示意图；

图3a至图3h为本申请实施例提供的存储器件的制备过程中的器件结构剖面示意图；

图4为第一晶圆正面形成存储单元后的结构剖面示意图；

图5为第一晶圆和第二晶圆键合后的结构剖面示意图。

具体实施方式

下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向 (旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图1为采用相关技术中制备方法得到的存储器件的结构剖面示意图；需要说明的是，图中仅示出了存储单元区所在的晶圆(wafer)上的形成有贯穿晶圆的导电连接孔(TSC)的部分区域的结构。相关技术中，在完成晶圆正面的制备工艺后，将晶圆上下翻转，从晶圆背面(图中wafer上表面)进行打薄，并从晶圆的背面上开孔，通过孔连接存储单元与背面金属引线，进而连接背面的焊垫(Pad)，将存储单元的电极导电引出。

但是，在相关技术中存在以下问题：一方面，从晶圆的背面开孔是为了与形成在晶圆正面的连接孔(PC1)连通，如果开孔过程中刻蚀工艺出现偏差，极易导致存储单元和背面电路断路，因此必须严格控制刻蚀的工艺窗口，工艺的有效窗口小，难度大。另一方面，开孔过程中，既要保证晶圆被刻穿，从而与PC1打通，又要控制不能刻蚀过多，避免对PC1内的导电材料造成损坏；刻蚀晶圆一般采用干法刻蚀(如等离子体刻蚀)，在刻穿晶圆时，刻蚀气体直接轰击PC1内的导电材料，此时需要严格控制刻蚀气体对PC1的破坏，工艺难度大。此外，晶圆背面的开孔过程是单独的一道工艺，涉及到多种工艺步骤，延长了制备周期，增大了制备成本。

基于此，本申请实施例提供了一种存储器件的制备方法；具体请参见图2。如图所示，所述方法包括以下步骤：

步骤201、提供第一晶圆，所述第一晶圆包括用于形成存储单元的正面以及与所述正面相对的背面；

步骤202、刻蚀所述第一晶圆，形成从所述正面延伸至所述第一晶圆内部的第一开孔；

步骤203、在所述正面上形成第一绝缘层，所述第一绝缘层填充所述第一开孔；

步骤204、刻蚀所述第一绝缘层，形成贯穿所述第一绝缘层的第二开孔，所述第二开孔在所述第一晶圆上的正投影位于所述第一开孔内，所述第二开孔的侧壁通过所述第一绝缘层与所述第一晶圆隔离；

步骤205、在所述第二开孔内形成第一导电层；

步骤206、由所述第一晶圆的背面减薄所述第一晶圆，暴露所述第一导电层以形成贯穿所述第一晶圆的导电通孔。

下面，结合图3a至图3h中存储器件的制备过程中的器件结构剖面示意图，对本申请实施例提供的存储器件及其制备方法再作进一步详细的说明。

首先，请参考图3a。提供第一晶圆30，所述第一晶圆30包括用于形成存储单元的正面以及与所述正面相对的背面。

如图所示，所述第一晶圆30的第一表面301即为所述正面，所述第一晶圆 30的第二表面302即为所述背面。

这里，所述第一晶圆指形成存储器件的广义范围上的晶圆，可以包括至少一个单质半导体材料(例如为硅(Si)晶圆、锗(Ge)晶圆)、至少一个III-V 化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料、至少一个绝缘体上硅/绝缘体上锗(SOI/GeOI)、或者在本领域已知的其他半导体材料。在一具体实施例中，所述第一晶圆为硅晶圆。

接下来，请参考图3b(以下，图3b至图3h仅对应示出了图3a中虚线框位置处的部分结构)。刻蚀所述第一晶圆30，形成从所述正面(图中第一表面 301)延伸至所述第一晶圆内部的第一开孔。

这里，刻蚀所述第一晶圆可以采用干法刻蚀工艺执行，如等离子体刻蚀。

为了隔离第一晶圆上的各存储单元，所述存储器件通常包括位于存储单元之间的隔离沟槽，如深沟槽隔离(DTI)。本申请实施例中，可以在DTI的沟槽刻蚀工艺前或工艺后增加一步所述第一开孔的刻蚀工艺；由于相比于相关技术中制备方法，本实施例提供的制备方法采用晶圆正面刻蚀形成所述第一开孔取代了晶圆背面刻蚀，因而不会导致工艺成本增加。

在实际应用中，可以根据设计需要，控制形成所述第一开孔的位置和深度，工艺可控性更高。

为了后续的减薄工艺提供准备，在形成第一开孔时，所述第一开孔的深度可以大于或等于减薄后的第一晶圆的厚度。

形成的所述第一开孔的开口尺寸沿所述第一晶圆的正面到背面的方向减小，这与采用相关技术的方法形成的贯穿晶圆的开孔的形状有明显不同。

接下来，请参考图3c。在所述正面(图中第一表面301)上形成第一绝缘层31，所述第一绝缘层31填充所述第一开孔。

所述第一绝缘层31的材料例如包括氧化硅(SiO₂)。

在一实施例中，所述第一绝缘层31包括位于所述第一晶圆30的正面上第一部分311以及填充在所述第一开孔内部的第二部分312；换言之，在形成第一绝缘层31的步骤中，不仅填充了所述第一开孔，而且同时完成了覆盖第一晶圆30的正面上的绝缘层的沉积步骤。

在实际制备中，填充所述第一开孔的步骤可以与存储单元之间的隔离沟槽的填充步骤在同一工序中进行；具体地，在形成第一绝缘层31时，所述第一绝缘层31填充所述第一开孔和所述隔离沟槽。如此，与相关技术相比，本实施例减少了一步填充工艺，节省了成本。

接下来，请参考图3d。刻蚀所述第一绝缘层31，形成贯穿所述第一绝缘层 31的第二开孔，所述第二开孔在所述第一晶圆30上的正投影位于所述第一开孔内，所述第二开孔的侧壁通过所述第一绝缘层31与所述第一晶圆30隔离。

这里，刻蚀形成所述第二开孔的工序所用的掩膜版可以采用刻蚀形成连接孔PC1的掩膜版(PC1 mask)，从而无需增加额外的工艺流程，即可完成第二开孔的刻蚀，与相关技术相比，减少了填充之后再开孔的工艺，节省了成本。

在一具体实施例中，采用以下刻蚀剂执行刻蚀所述第一绝缘层31，形成所述第二开孔：所述刻蚀剂以所述第一晶圆30为刻蚀停止层，去除位于所述第二开孔预设形成位置内的所述第一绝缘层31。例如，当所述第一晶圆30为硅晶圆、所述第一绝缘层31的材料为氧化硅时，采用对氧化硅和硅的刻蚀选择比较大的刻蚀剂来刻蚀第二开孔预设形成位置内的氧化硅，从而可以控制刻蚀工艺停止在第一开孔底部的第一晶圆30上。

这里，并不对所述刻蚀剂作气体还是液体作出具体限定。

如图所示，形成的所述第二开孔的开口尺寸沿所述第一晶圆30的正面到背面的方向减小。

接下来，请参考图3e。在所述第二开孔内形成第一导电层32。

所述第一导电层32的材料例如包括金属钨(W)。

在所述第一绝缘层31包括位于所述第一晶圆30的正面上第一部分311以及填充在所述第一开孔内部的第二部分312的实施例中，所述第一导电层32 包括形成在所述第一部分内的部分321以及形成在所述第二部分内的部分322。换言之，形成所述第一导电层32时，既填充了所述第二开孔贯穿所述第一晶圆 30的部分，又填充了所述第二开孔位于所述第一晶圆30正面上的部分。

在一实施例中，所述第一导电层32中的所述部分321与所述部分322的材料相同。在其它实施例中，所述第一导电层32中的所述部分321与所述部分 322的材料也可以不同；即先使用一种导电材料填充所述第二开孔中位于所述第二部分312内的区域，形成所述部分322；再换另一种导电材料填充所述第二开孔中位于所述第一部分311内的区域，形成所述部分321；如此，所述第二开孔在一步刻蚀工序中得到，所述部分321和所述部分322在一步沉积工序的两个阶段被填充，不仅缩减了形成工序，而且制备得到的结构仍然可以根据功能需求作为两个独立的导电连接孔使用。

应当理解，通过本申请实施例提供的制备方法，在一步工序中既形成了贯穿晶圆的导电通孔(部分322所处的结构)，又形成了位于晶圆正面之上的连接孔(部分321所处的结构)；也即，部分322对应于相关技术实施例中的导电连接孔TSC，部分321对应于相关技术实施例中的连接孔PC1；如此，采用第一导电层32的结构取代了相关技术中TSC和PC1两部分结构；并且形成的所述第一导电层32的侧壁呈直线延伸，不存在弯折区，进而不存在对准问题以及断路风险。

如图所示，由于所述第二开孔的开口尺寸沿所述第一晶圆30的正面到背面的方向减小，因此，在所述第二开孔内形成的所述第一导电层32的横截面积也沿所述第一晶圆30的正面到背面的方向减小。

在实际制备过程中，在形成所述第一导电层32后，所述方法还包括：在所述第一晶圆30的正面形成存储单元，所述存储单元与所述第一导电层32导电连接。

图4为第一晶圆正面形成存储单元后的结构剖面示意图。

在本实施例中，所述存储器件具体为3D NAND存储器，所述存储单元具体为NAND存储单元。

如图4所示，在形成所述第一导电层32后，在所述第一晶圆30上形成堆叠结构以及贯穿所述堆叠结构的沟道结构以及阵列共源极(Array Common Source，ACS)。

其中，堆叠结构例如包括若干交替层叠的栅极层以及介质层。所述介质层间隔在两相邻的栅极层之间，其材料例如包括氧化硅。所述栅极层可以通过先在所述第一晶圆上形成伪栅极层(或称牺牲层，其材料例如包括氮化硅)与介质层交替层叠的叠层结构(例如Nitride-Oxide，NO叠层结构)，然后在刻蚀叠层结构形成栅缝隙(Gate Line Slit，GLS)的步骤后，通过GLS去除所述伪栅极层，并在所述伪栅极层的位置处填充电极材料以形成栅极层，所述栅极层的材料例如包括金属钨。当然，本申请实施例也不排除所述栅极层是直接与介质层交替形成在所述第一晶圆上的情况。

所述沟道结构形成在沟道通孔(Channel Hole，CH)内。具体地，通过刻蚀交替层叠在第一晶圆上的伪栅极层/栅极层以及介质层形成CH；在CH内形成沿CH的径向向内的方向依次设置的阻挡层、存储层以及隧穿层结构，以起到控制三维存储器电荷存储功能的作用；在隧穿层内形成沟道层，从而为三维存储器提供载流子流通的通道；在沟道层顶部形成存储单元的漏极。

所述ACS形成在所述GLS内。具体地，在GLS底部形成有源极掺杂区(存储单元的源极)，所述源极掺杂区与所述沟道层可以通过第一晶圆导通，在所述源极掺杂区上设置有源极金属电极；如此，形成了完整的电流通路。例如，在执行读操作时，位线加正压，电流从漏极进入，经沟道层，第一晶圆，源极掺杂区，从源极金属电极流出。

为了将各栅极层导电引出，所述方法还可以包括形成台阶区的步骤。具体地，通过光刻-刻蚀工艺，使得每一堆叠的介质层和一栅极层构成一层台阶；在台阶区的各栅极层上形成导电插塞，从而使得每一栅极层可以通过与之对应的导电插塞引出，实现向所述存储区传输控制信息。

在存储单元上还可以形成互连层以及钝化层等结构。

应当理解，图4仅示出了一个存储单元(或称阵列存储区)的情况，在所述第一晶圆上可以形成若干个这样的结构。

所述存储单元与其对应连接的第一导电层32位于同一隔离沟槽(图中未示出)内部。

接下来，请参考图3f。翻转所述第一晶圆30，以使所述第一晶圆30的背面(图中第二表面302)朝上，从而执行后续的背面工艺。

接下来，请参考图3g。由所述第一晶圆30的背面减薄所述第一晶圆30，暴露所述第一导电层32以形成贯穿所述第一晶圆30的导电通孔。

如图所示，减薄所述第一晶圆30后，形成所述第一晶圆30的第三表面303；应当理解，此时，所述第三表面303即为所述第一晶圆30的背面。

所述减薄所述第一晶圆30例如通过化学机械研磨工艺执行。在减薄所述第一晶圆30时，减薄工艺可以在完全暴露所述第一开孔内的所述第一绝缘层31 时停止。在实际制备过程中，由于所述第一晶圆30与所述第一绝缘层31的材质不同，当减薄工艺进行至暴露所述第一绝缘层31时，减薄设备(如CMP设备)的工作信号会发生变化，通过检测信号的变化可以控制减薄的终止。

如此，在减薄工艺后，即完成了贯穿所述第一晶圆30的导电通孔的制备，无需从背面执行额外的开孔工艺，既节省了工艺时间和成本，又避免了背面开孔的工艺难度问题以及对正面PC1结构的损伤问题。通过在所述第一晶圆30 的正面预先形成第一开孔，可以简单、可靠地获得贯穿第一晶圆30的导电通孔；由于第一开孔是在所述第一晶圆30的正面刻蚀形成的，其位置与深度均可根据设计需要自由控制，因此无需如相关技术一样考虑工艺窗口问题，最终形成的导电通孔的位置与深度的可控性更高。

接下来，请参考图3h。所述方法还可以包括：

在所述第一晶圆30的背面(图中第三表面303)形成第二绝缘层33；

在所述第二绝缘层33内形成与所述第一导电层32导电连接的第二导电层 34；

在所述第二导电层34上形成焊盘35。

这里，所述第二绝缘层33的材料可以与所述第一绝缘层31的材料相同；所述第二导电层34的材料可以与所述第一导电层32的材料相同。在其他一些实施例中，所述第二导电层34的材料可以与所述第一导电层32的材料不同，以满足不同的功能需求。

所述焊盘35的材料例如包括铝(Al)，即所述焊盘35可以为铝焊盘。所述焊盘35用于将存储单元的电路引出至器件外部。

应当理解，所述第二绝缘层33与所述第二导电层34仅用于指出形成在第一晶圆30背面上的互连结构，本申请实施例中不对第二绝缘层33与第二导电层34的数量、位置、结构作具体限定。所述第二绝缘层33与所述第二导电层 34的数量可以有一层也可以有多层；所述第二导电层34既可以是导电连接孔结构也可以是线路层结构；所述第二导电层34既可以直接与所述第一导电层 32接触，也可以通过其他互连结构与所述第一导电层32导电连接。

图3h示出了所述第二导电层34为线路层，并通过导电连接孔与所述第一导电层32导电连接的情况。在本实施例中，通过以下步骤形成上述结构：在所述第一晶圆30的第三表面303上形成一层绝缘层，在所述绝缘层内形成连接所述第一导电层32的导电连接孔，再在结构表面形成一层绝缘层，在所述绝缘层内形成连接所述导电连接孔的线路层。应当理解，这里仅作为对本申请实施例中第一晶圆30背面上的互连结构的形成方法的一种示意性说明，不应理解为对所述第二绝缘层33以及所述第二导电层34的限制。

在所述第二导电层34上形成焊盘35，既包括直接在第二导电层34上形成焊盘35从而二者直接接触，又包括在第二导电层34形成其他互连结构然后再形成焊盘35的情况。

在一具体实施例中，所述第二导电层34的厚度例如为所述第一导电层32 的1/20；由于已通过所述第一晶圆30的正面形成所述第一导电层32，因此降低了背面的工艺难度，减少了背面导电层的填充时间。

应当理解，所述方法还可以包括将存储单元所在晶圆与外围电路所在晶圆键合的步骤。具体地，请参考图5，如图所示：

提供第二晶圆40，所述第二晶圆40上形成有外围电路(图中未示出)；

键合所述第一晶圆30和所述第二晶圆40。

如此，使得所述外围电路通过所述第一导电层32与所述第一晶圆30背面的金属引线导电连接。

这里，所述第二晶圆40通过三维特种工艺与所述第一晶圆30正面上的结构连接；也即，所述第一晶圆30以正面(与第一表面301同向的、第一晶圆上形成器件结构的外表面)作为键合面，完成与所述第二晶圆40键合。进一步结合图4中示出的第一晶圆正面形成存储单元后的结构，在所述第一晶圆上形成有存储单元(在所述存储单元上还可以形成有互连层、钝化层等结构)，所述第一晶圆30以形成所述存储单元的表面与所述第二晶圆40键合。

本申请实施例对所述第一晶圆30和所述第二晶圆40键合的步骤与所述存储器件制备过程中的其他步骤之间的先后顺序不作具体限定。应当理解，所述键合所述第一晶圆30和所述第二晶圆40的步骤，至少发生在形成所述存储单元后；而在一具体实施例中，所述键合所述第一晶圆30和所述第二晶圆40的步骤，可以发生在减薄所述第一晶圆30之前。

在所述第一晶圆30的背面通过金属引线提供电力来源，从而实现所述外围电路与外部电路连接。

需要说明的是，本申请实施例中不限定所述存储器件的具体结构；在一具体实施例中，所述存储器件可以是3D NAND存储器。所述3D NAND存储器采用存储单元和外围电路制作在不同晶圆上，然后再通过三维特种工艺将电路连接在一起而制成。

本申请实施例还提供了一种存储器件。

所述存储器件，包括：

可以理解地，本实施例提供的存储器件可以通过上述存储器件的制备方法的实施例制备得到。

其中，所述第一衬底对应于完成存储器件制备后的第一晶圆；可以理解地，在完成存储器件制备后，通常通过切割工艺将形成在晶圆上的若干器件分割成独立的芯片(Chip)，而在每一独立的芯片中的所述第一衬底即为制备过程中采用的所述第一晶圆的一部分。

在一实施例中，所述第一绝缘层还包括位于所述第一衬底的正面上的第一部分；

由于工艺原因，在所述存储器件中，所述第一开孔的开口尺寸和所述第一导电层的横截面积沿所述第一衬底的正面到背面的方向减小。

所述存储器件还可以包括：与所述第一衬底键合的第二衬底，所述第二衬底上形成有外围电路。

如此，所述外围电路通过所述第一导电层与所述第一衬底背面的金属引线导电连接。

这里，与所述第一衬底类似，所述第二衬底对应于完成存储器件制备后的第二晶圆。

需要说明的是，本申请提供的存储器件实施例与存储器件的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。

还需要说明的是，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims

1.一种存储器件的制备方法，其特征在于，所述方法包括：

在所述第二开孔内形成第一导电层；

提供第二晶圆，所述第二晶圆上形成有外围电路；

所述第一晶圆以正面与所述第二晶圆键合；

在第一晶圆与第二晶圆键合之后，由所述第一晶圆的背面减薄所述第一晶圆，暴露所述第一导电层以形成贯穿所述第一晶圆的导电通孔。

2.根据权利要求1所述的存储器件的制备方法，其特征在于，所述存储器件包括位于存储单元之间的隔离沟槽；

3.根据权利要求1所述的存储器件的制备方法，其特征在于，所述第一开孔的深度大于或等于减薄后的第一晶圆的厚度。

4.根据权利要求1所述的存储器件的制备方法，其特征在于，采用以下刻蚀剂执行刻蚀所述第一绝缘层，形成所述第二开孔：所述刻蚀剂以所述第一晶圆为刻蚀停止层，去除位于所述第二开孔预设形成位置内的所述第一绝缘层。

5.根据权利要求1所述的存储器件的制备方法，其特征在于，所述第一绝缘层包括位于所述第一晶圆的正面上第一部分以及填充在所述第一开孔内部的第二部分；

6.根据权利要求1所述的存储器件的制备方法，其特征在于，所述第一开孔的开口尺寸和所述第二开孔的开口尺寸沿所述第一晶圆的正面到背面的方向减小。

7.根据权利要求1所述的存储器件的制备方法，其特征在于，减薄所述第一晶圆后，所述方法还包括：

在所述第一晶圆的背面形成第二绝缘层；

在所述第二绝缘层内形成与所述第一导电层导电连接的第二导电层；在所述第二导电层上形成焊盘。