Nothing Special   »   [go: up one dir, main page]

CN110957284A - 芯片的三维封装结构及其封装方法 - Google Patents

芯片的三维封装结构及其封装方法 Download PDF

Info

Publication number
CN110957284A
CN110957284A CN201911229312.9A CN201911229312A CN110957284A CN 110957284 A CN110957284 A CN 110957284A CN 201911229312 A CN201911229312 A CN 201911229312A CN 110957284 A CN110957284 A CN 110957284A
Authority
CN
China
Prior art keywords
layer
metal
chip
packaging
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911229312.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201911229312.9A priority Critical patent/CN110957284A/zh
Publication of CN110957284A publication Critical patent/CN110957284A/zh
Priority to US17/112,835 priority patent/US11735564B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种芯片的三维封装结构及其封装方法，该结构包括：两片以上具有焊垫的芯片，两片以上芯片呈阶梯型构造层叠，焊垫设置于阶梯型构造的阶梯台面中；形成于焊垫上的金属连接柱；封装层，覆盖金属连接柱及芯片；重新布线层，形成于封装层上；金属凸块，形成于重新布线层上。通过将多个芯片以阶梯型构造层叠结合，同时通过设置于阶梯型构造的阶梯台面中的焊垫与金属连接柱电连接实现芯片电路的引出，整个封装结构不需要通过TSV穿孔制程，有效降低封装结构的封装成本；另外，相较于TSV孔工艺打线工艺成熟且工艺简单，可大幅提高封装结构的良率；最后封装结构不需要基板支撑，可减少封装结构的封装厚度。

Description

芯片的三维封装结构及其封装方法
技术领域
本发明属于半导体封装领域，特别是涉及一种芯片的三维封装结构及其封装方法。
背景技术
随着集成电路制造业的快速发展，目前集成电路前道工艺已经到了摩尔定律后段，制程已经达到了曝光物理极限，投资成本过高，所以未来发展人们将以后段先进封装为发展方向。
现有的半导体封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SiP)等。其中，圆片级封装(WLP)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(WLP)具有其独特的优点：①封装加工效率高，可以多个圆片同时加工；②具有倒装芯片封装的优点，即轻、薄、短、小；③与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺；④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLP的研究、开发和生产。
以上现有的三维封装技术中，都使用硅通孔技术(TSV)实现芯片的三维堆叠，但是TSV的制程工艺复杂、难度大且价格高，直接增大了芯片三维封装的成本。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片的三维封装结构及其封装方法，用于解决现有技术中现有芯片的三维封装工艺复杂，封装成本高等的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片的三维封装结构，所述三维封装结构至少包括：
两片以上具有焊垫的芯片，两片以上所述芯片呈阶梯型构造层叠，所述焊垫设置于所述阶梯型构造的阶梯台面中；
金属连接柱，形成于所述焊垫上并与所述焊垫电连接；
封装层，覆盖所述金属连接柱及所述芯片，且所述封装层的顶面显露所述金属连接柱；
重新布线层，形成于所述封装层上，所述金属连接柱与所述重新布线层电连接；
金属凸块，形成于所述重新布线层上。
可选地，所述芯片包括存储芯片。
可选地，所述焊垫的材料包括金属铝。
可选地，所述金属连接柱的材料包括金、银、铝、铜中的至少一种，所述封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
可选地，所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
可选地，所述金属凸块包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块包括金属柱，以及形成于所述金属柱上的焊球。
可选地，所述金属柱的材料包括铜或镍。
本发明还提供一种芯片的三维封装方法，所述封装方法至少包括以下步骤：
提供支撑基底，于所述支撑基底上形成分离层，所述分离层包括与所述支撑基底接触的第一面及相对的第二面；
提供两片以上具有焊垫的芯片，将所述芯片层叠接合于所述分离层的第二面上，上下相邻两所述芯片接合，且层叠接合的所述芯片呈阶梯型构造，所述焊垫设置于所述阶梯形构造的阶梯台面中；
于所述焊垫上形成金属连接柱，所述金属连接柱与所述焊垫电连接；
采用封装层封装所述金属连接柱及所述芯片，并使得所述封装层的顶面显露所述金属连接柱；
于所述封装层上形成重新布线层，所述金属连接柱与所述重新布线层电连接；
于所述重新布线层上形成金属凸块；
去除所述分离层及所述支撑基底。
可选地，所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种；所述分离层包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底表面，然后采用紫外固化或热固化工艺使其固化成型。
可选地，采用表面贴装工艺将所述芯片层叠结合于所述分离层的第二面上。
可选地，所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
可选地，形成所述重新布线层的步骤包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述封装层表面上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层表面形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层，所述金属连接柱与所述图形化的金属布线层电连接。
如上所述，本发明的芯片的三维封装结构及其封装方法，通过将多个芯片以阶梯型构造层叠结合，同时通过设置于阶梯型构造的阶梯台面中的焊垫与金属连接柱电连接实现芯片电路的引出，整个封装结构不需要通过TSV穿孔制程即能实现芯片电路的引出，有效降低封装结构的封装成本；另外，相较于TSV孔电连接工艺来说打线工艺成熟且工艺简单，可大幅提高封装结构的良率；最后封装结构不需要基板支撑，可减少封装结构的封装厚度。
附图说明
图1显示为本发明的芯片的三维封装结的构封装方法的流程示意图。
图2～图9显示为本发明的芯片的三维封装结的构封装方法各步骤所呈现的结构示意图，其中，图9还显示为本发明的芯片的三维封装结构的结构示意图。
元件标号说明
10 支撑基底
11 分离层
12 芯片
121 焊垫
122 阶梯台面
13 金属连接柱
14 封装层
15 重新布线层
151 介质层
152 金属布线层
16 金属凸块
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图9所示，本实施例提供一种芯片的三维封装结构，所述三维封装结构包括：
两片以上具有焊垫121的芯片12，两片以上所述芯片12呈阶梯型构造层叠，所述焊垫121设置于所述阶梯型构造的阶梯台面中；
金属连接柱13，形成于所述焊垫121上并与所述焊垫121电连接；
封装层14，覆盖所述金属连接柱13及所述芯片12，且所述封装层14的顶面显露所述金属连接柱13；
重新布线层15，形成于所述封装层14上，所述金属连接柱13与所述重新布线层15电连接；
金属凸块16，形成于所述重新布线层15上。
本实施例提出的芯片的三维封装结构，通过将多个所述芯片以阶梯型构造层叠结合，同时通过设置于阶梯型构造的阶梯台面中的焊垫与金属连接柱(即打线)电连接实现芯片电路的引出，整个封装结构不需要通过TSV孔实现芯片电路的引出，有效降低封装结构的封装成本；另外，相较于TSV孔电连接工艺来说打线工艺成熟且工艺简单，可大幅提高封装结构的良率；最后封装结构不需要基板支撑，可减少封装结构的封装厚度。
所述芯片12可以是现有的任意适于三维封装的半导体芯片，可以是独立功能芯片，例如存储芯片、电路芯片等，也可以是集成功能芯片，例如APU芯片、GPU芯片等，在此不做限制，较佳地，本实施例的封装结构更适于存储芯片的封装。
作为示例，所述芯片12中的所述焊垫121的材料包括金属铝，为铝焊垫。制备所述焊垫121时，为了提高焊垫的电学性能及与芯片12的粘接性能等，还可在所述焊垫121下形成粘接层，在所述焊垫121上形成抗反射层。
作为示例，所述金属连接柱13的材料包括金、银、铝、铜中的至少一种。
作为示例，所述封装层14的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。所述封装层14的顶面为经过研磨或抛光的平整表面，以提高所述重新布线层15的质量。
作为示例，所述重新布线层15包括介质层151及金属布线层152，所述介质层151的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层152的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。这里需要说明的是，所述介质层151及所述金属布线层152的材料、层数及分布形貌，可根据芯片的具体情况进行设置，在此不作限制。
作为示例，所述金属凸块16包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块16包括金属柱，以及形成于所述金属柱上的焊球，较佳地，所述金属柱为铜柱或镍柱。在本实施例中，所述金属凸块16为金锡焊球，其制作步骤包括：首先于所述重新布线层15表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球；或者采用植球工艺形成金锡焊球。
实施例二
如图1至图9所示，本实施例提供一种芯片的三维封装方法，上述实施例一所述芯片的三维封装结构可以采用本封装方法制备，但不限于本实施例的封装方法。
具体地，如图2至图9示意出了本实施例中三维封装方法各步骤所呈现的结构示意图。
如图1及图2所示，首先进行步骤S1，提供支撑基底10，于所述支撑基底10上形成分离层11，所述分离层11包括与所述支撑基底10接触的第一面及相对的第二面。
作为示例，所述支撑基底10包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种。在本实施例中，所述支撑基底10选用为玻璃基底，所述玻璃基底成本较低，容易在其表面形成分离层11，且能降低后续的剥离工艺的难度。
作为示例，所述分离层11包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底10表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述聚合物层包括LTHC光热转换层，后续在剥离所述支撑基底10时，可以基于激光对LTHC光热转换层进行加热，以使所述芯片12及所述支撑基底10自所述LTHC光热转换层处相互分离。
如图1及图3所示，接着进行步骤S2，提供两片以上具有焊垫121的芯片12，将所述芯片12层叠接合于所述分离层11的第二面上，上下相邻两所述芯片12接合，且层叠接合的所述芯片12呈阶梯型构造，所述焊垫121设置于所述阶梯形构造的阶梯台面122中。
所述芯片12可以是现有的任意适于三维封装的半导体芯片，可以是独立功能芯片，例如存储芯片、电路芯片等，也可以是集成功能芯片，例如APU芯片、GPU芯片等，在此不做限制，较佳地，本实施例的封装结构更适于存储芯片的封装。
作为示例，采用表面贴装工艺将所述芯片12层叠结合于所述分离层11的第二面上。
作为示例，所述芯片12中的所述焊垫121的材料包括金属铝，为铝焊垫。制备所述焊垫121时，为了提高焊垫的电学性能及与芯片12的粘接性能等，还可在所述焊垫121下形成粘接层，在所述焊垫121上形成抗反射层。
这里需要说明的是，阶梯型构造的芯片层叠结构中，每层芯片的功能可以相同也可以不同，每层芯片的大小可以相同也可以不同，每层芯片的阶梯台面的大小可以相同也可以不同，以上参数可根据封装结构的具体封装要求进行设定，在此不做限制。
如图1及图4所示，接着进行步骤S3，于所述焊垫121上形成金属连接柱13，所述金属连接柱13与所述焊垫121电连接。
作为示例，采用焊线工艺制作所述金属连接柱13，所述焊线工艺包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述金属连接柱13的材料包括金、银、铝、铜中的至少一种。
作为示例，采用电镀或化学镀的方法制作所述金属连接柱13；所述金属连接柱13的材料包括金、银、铝、铜中的至少一种。
当然，也可以采用现有其他的打线工艺形成所述金属连接柱13，以实现芯片的电路引出，在此不做限制。
如图1、图5及图6所示，接着进行步骤S4，采用封装层14封装所述金属连接柱13及所述芯片12，并使得所述封装层14的顶面显露所述金属连接柱13。
作为示例，采用封装层14封装所述金属连接柱13及所述芯片12的方法包括圧缩成形、传递模塑成型、液封成型、真空层压及旋涂中的一种。所述封装层14的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
具体地，如图5及图6所示，在形成所述封装层14后，可采用研磨或者抛光的方法作用于所述封装层14的上表面，以提供表面平整的所述第一封装层14，提高产品质量。
如图1及图7所示，接着进行步骤S5，于所述封装层14上形成重新布线层15，所述金属连接柱13与所述重新布线层15电连接。
如图6所示，作为示例，所述重新布线层15包括介质层151及金属布线层152；所述介质层151的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层152的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
作为示例，形成所述重新布线层包括以下步骤：首先采用化学气相沉积工艺或物理气相沉积工艺于所述封装层14表面上形成介质层151，并对所述介质层151进行刻蚀形成图形化的介质层151；然后采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层151表面形成金属布线层152，并对所述金属布线层152进行刻蚀形成图形化的金属布线层152，所述金属连接柱13与所述图形化的金属布线层152电连接。这里需要说明的是，所述介质层151及所述金属布线层152的材料、层数及分布形貌，可根据芯片的具体情况进行设置，在此不作限制。
如图1及图8所示，接着进行步骤S6，于所述重新布线层15上形成金属凸块16。
作为示例，所述金属凸块16包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块16包括金属柱，以及形成于所述金属柱上的焊球，较佳地，所述金属柱为铜柱或镍柱。在本实施例中，所述金属凸块16为金锡焊球，其制作步骤包括：首先于所述重新布线层15表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球；或者采用植球工艺形成金锡焊球。
如图1及图9所示，最后进行步骤S7，去除所述分离层11及所述支撑基底10。
当所述分离层11包括粘合胶层时，可采用曝光方法使所述粘合胶降低粘性，以实现其与芯片12的分离；当所述分离层11包括LTHC光热转换层时，基于激光对所述LTHC光热转换层进行加热，以使所述芯片12及所述支撑基底10自所述LTHC光热转换层处相互分离。
综上所述，本发明的芯片的三维封装结构及其封装方法，通过将多个芯片以阶梯型构造层叠结合，同时通过设置于阶梯型构造的阶梯台面中的焊垫与金属连接柱电连接实现芯片电路的引出，整个封装结构不需要通过TSV穿孔制程即能实现芯片电路的引出，有效降低封装结构的封装成本；另外，相较于TSV孔电连接工艺来说打线工艺成熟且工艺简单，可大幅提高封装结构的良率；最后封装结构不需要基板支撑，可减少封装结构的封装厚度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种芯片的三维封装结构，其特征在于，所述三维封装结构至少包括：
两片以上具有焊垫的芯片，两片以上所述芯片呈阶梯型构造层叠，所述焊垫设置于所述阶梯型构造的阶梯台面中；
金属连接柱，形成于所述焊垫上并与所述焊垫电连接；
封装层，覆盖所述金属连接柱及所述芯片，且所述封装层的顶面显露所述金属连接柱；
重新布线层，形成于所述封装层上，所述金属连接柱与所述重新布线层电连接；
金属凸块，形成于所述重新布线层上。
2.根据权利要求1所述的芯片的三维封装结构，其特征在于：所述芯片包括存储芯片。
3.根据权利要求1所述的芯片的三维封装结构，其特征在于：所述焊垫的材料包括金属铝。
4.根据权利要求1所述的芯片的三维封装结构，其特征在于：所述金属连接柱的材料包括金、银、铝、铜中的至少一种，所述封装层的材料包括聚酰亚胺、硅胶及环氧树脂中的一种。
5.根据权利要求1所述的芯片的三维封装结构，其特征在于：所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
6.根据权利要求1所述的芯片的三维封装结构，其特征在于：所述金属凸块包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块包括金属柱，以及形成于所述金属柱上的焊球。
7.根据权利要求6所述的芯片的三维封装结构，其特征在于：所述金属柱的材料包括铜或镍。
8.一种芯片的三维封装方法，其特征在于，所述封装方法至少包括以下步骤：
提供支撑基底，于所述支撑基底上形成分离层，所述分离层包括与所述支撑基底接触的第一面及相对的第二面；
提供两片以上具有焊垫的芯片，将所述芯片层叠接合于所述分离层的第二面上，上下相邻两所述芯片接合，且层叠接合的所述芯片呈阶梯型构造，所述焊垫设置于所述阶梯形构造的阶梯台面中；
于所述焊垫上形成金属连接柱，所述金属连接柱与所述焊垫电连接；
采用封装层封装所述金属连接柱及所述芯片，并使得所述封装层的顶面显露所述金属连接柱；
于所述封装层上形成重新布线层，所述金属连接柱与所述重新布线层电连接；
于所述重新布线层上形成金属凸块；
去除所述分离层及所述支撑基底。
9.根据权利要求8所述的芯片的三维封装方法，其特征在于：所述支撑基底包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的一种；所述分离层包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基底表面，然后采用紫外固化或热固化工艺使其固化成型。
10.根据权利要求8所述的芯片的三维封装方法，其特征在于：采用表面贴装工艺将所述芯片层叠结合于所述分离层的第二面上。
11.根据权利要求8所述的芯片的三维封装方法，其特征在于：所述重新布线层包括介质层及金属布线层，所述介质层的材料包括由环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃组成的群组中的一种或两种以上组合；所述金属布线层的材料包括由铜、铝、镍、金、银及钛组成的群组中的一种或两种以上组合。
12.根据权利要求11所述的芯片的三维封装方法，其特征在于，形成所述重新布线层的步骤包括：
采用化学气相沉积工艺或物理气相沉积工艺于所述封装层表面上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化的介质层表面形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层，所述金属连接柱与所述图形化的金属布线层电连接。
CN201911229312.9A 2019-12-04 2019-12-04 芯片的三维封装结构及其封装方法 Pending CN110957284A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911229312.9A CN110957284A (zh) 2019-12-04 2019-12-04 芯片的三维封装结构及其封装方法
US17/112,835 US11735564B2 (en) 2019-12-04 2020-12-04 Three-dimensional chip packaging structure and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911229312.9A CN110957284A (zh) 2019-12-04 2019-12-04 芯片的三维封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN110957284A true CN110957284A (zh) 2020-04-03

Family

ID=69979722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911229312.9A Pending CN110957284A (zh) 2019-12-04 2019-12-04 芯片的三维封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN110957284A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165749A1 (en) * 2021-02-05 2022-08-11 Yangtze Memory Technologies Co., Ltd. Flip-chip stacking structures and methods for forming the same
CN114975242A (zh) * 2022-04-25 2022-08-30 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN114975416A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存封装结构及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275294A (zh) * 2016-04-01 2017-10-20 力成科技股份有限公司 薄型芯片堆叠封装构造及其制造方法
CN108028233A (zh) * 2015-09-23 2018-05-11 英特尔公司 用于实现多芯片倒装芯片封装的衬底、组件和技术

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028233A (zh) * 2015-09-23 2018-05-11 英特尔公司 用于实现多芯片倒装芯片封装的衬底、组件和技术
CN107275294A (zh) * 2016-04-01 2017-10-20 力成科技股份有限公司 薄型芯片堆叠封装构造及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165749A1 (en) * 2021-02-05 2022-08-11 Yangtze Memory Technologies Co., Ltd. Flip-chip stacking structures and methods for forming the same
US12166012B2 (en) 2021-02-05 2024-12-10 Yangtze Memory Technologies Co., Ltd. Flip-chip stacking structures and methods for forming the same
CN114975242A (zh) * 2022-04-25 2022-08-30 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN114975242B (zh) * 2022-04-25 2023-06-27 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN114975416A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存封装结构及其封装方法

Similar Documents

Publication Publication Date Title
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
WO2017041519A1 (zh) 一种芯片封装方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN215069984U (zh) 双层堆叠的3d扇出型封装结构
CN212084995U (zh) 晶圆级封装结构
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN114975409A (zh) 双层塑封的3d扇出型封装结构及其封装方法
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN215069986U (zh) 双层塑封的3d扇出型封装结构
CN114188225B (zh) 扇出型封装结构及封装方法
CN210182380U (zh) 半导体封装结构
CN210467768U (zh) 晶圆级芯片封装结构
CN209804639U (zh) 3d芯片封装结构
CN114188227A (zh) 扇出型封装结构及封装方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN113130414A (zh) 晶圆级3d封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information