CN110854137B - 显示面板、阵列基板及其制造方法 - Google Patents

Abstract

本公开关于一种显示面板、阵列基板及其制造方法，涉及显示技术领域。本公开的阵列基板包括衬底、缓冲层、薄膜晶体管、导电层和走线层，其中：缓冲层设于衬底一侧；薄膜晶体管设于缓冲层背离衬底的一侧，且包括有源层、栅绝缘层、栅极和源漏层，源漏层包括连接至有源层的源极和漏极；导电层设于缓冲层背离衬底的一侧；走线层设于导电层背离衬底的一侧，且与源漏层同层设置，走线层包括间隔的第一走线和第二走线，第一走线和第二走线均与导电层连接，且第二走线与源漏层连接。本公开的阵列基板可防止走线搭接不良，提高产品良率。

Description

显示面板、阵列基板及其制造方法

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示面板、阵列基板及阵列基板的制造方法。

背景技术

显示面板中通常分布有大量的薄膜晶体管和走线，由于电路结构复杂，而显示面板中同一膜层的面积有限，因而经常需要将位于不同膜层的线路连接起来，利用位于不同膜层的线路形成控制薄膜晶体管的电路，但是，在连接不同膜层时，需要对多个膜层刻蚀，以形成过孔，工艺难度较大，特别是对厚度较大的绝缘材料的缓冲层进行刻蚀时，刻蚀过程较难准确控制，容易造成缓冲层上方的走线与缓冲层下方的金属层搭接不良，影响电路正常工作，使产品良率降低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板、阵列基板及阵列基板的制造方法，可防止走线搭接不良，提高产品良率。

根据本公开的一个方面，提供一种阵列基板，包括：

衬底；

缓冲层，设于所述衬底一侧；

薄膜晶体管，设于所述缓冲层背离所述衬底的一侧，且包括有源层、栅绝缘层、栅极和源漏层，所述源漏层包括连接至所述有源层的源极和漏极；

导电层，设于所述缓冲层背离所述衬底的一侧；

走线层，设于所述导电层背离所述衬底的一侧，且与所述源漏层同层设置，所述走线层包括间隔的第一走线和第二走线，所述第一走线和所述第二走线均与所述导电层连接，且所述第二走线与所述源漏层连接。

在本公开的一种示例性实施例中，所述导电层与所述有源层同层设置，且材料相同。

在本公开的一种示例性实施例中，所述导电层与所述栅极同层设置，且材料相同。

在本公开的一种示例性实施例中，所述有源层设于所述缓冲层背离所述衬底的表面，所述栅绝缘层设于所述有源层背离所述衬底的表面，所述栅极设于所述栅绝缘层背离所述衬底的表面；

所述薄膜晶体管还包括：

介电层，覆盖所述栅极、所述缓冲层和所述导电层；

所述源漏层和所述走线层设于所述介电层背离所述衬底的表面，且所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接。

在本公开的一种示例性实施例中，所述有源层的材料包括铟镓锌氧化物。

根据本公开的一个方面，提供一种阵列基板的制造方法，所述阵列基板包括薄膜晶体管，所述制造方法包括：

在衬底一侧形成缓冲层；

在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极；

在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，所述源漏层包括连接至所述有源层的源极和漏极；所述走线层包括间隔的第一走线和第二走线，所述第一走线和所述第二走线均与所述导电层连接，且所述第二走线与所述源漏层连接。

在本公开的一种示例性实施例中，所述导电层与所述有源层同时形成；或者，所述导电层与所述栅极同时形成。

在本公开的一种示例性实施例中，在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极，包括：

通过一次构图工艺在所述缓冲层背离所述衬底的表面形成金属氧化物层，所述金属氧化物层包括有源区和导电区；

在所述有源区背离所述衬底的表面的部分区域依次层叠栅绝缘层和栅极；

对所述有源区被所述栅绝缘层露出的区域和所述导电区进行导体化处理，得到所述薄膜晶体管的有源层和导电层；

形成覆盖所述栅极、所述缓冲层和所述导电层的介电层；

在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，包括：

在所述介电层背离所述衬底的表面形成第一走线、第二走线以及所述薄膜晶体管的源极和漏极，所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接，所述第二走线与所述源极连接。

在本公开的一种示例性实施例中，在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极，包括：

在所述缓冲层背离所述衬底的表面形成所述薄膜晶体管的有源层；

形成覆盖所述有源层和所述缓冲层的绝缘材料层；

在所述绝缘材料层背离所述衬底的表面形成栅极材料层；

通过一次构图工艺对所述栅极材料层和所述绝缘材料层进行图案化，得到绝缘层和导电层、以及所述薄膜晶体管的栅绝缘层和栅极，所述导电层位于所述绝缘层背离所述衬底的表面，所述栅极位于所述栅绝缘层背离所述衬底的表面；

形成覆盖所述栅极、所述缓冲层和所述导电层的介电层；

在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，包括：

在所述介电层背离所述衬底的表面形成第一走线、第二走线以及所述薄膜晶体管的源极和漏极，所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接，所述第二走线与所述源极连接。

根据本公开的一个方面，提供一种显示面板，包括上述任意一项所述的阵列基板。

本公开的显示面板、阵列基板及其制造方法，可通过与走线层异层设置的导电层将走线层的第一走线和第二走线连接，第二走线与薄膜晶体管的源漏层连接，从而可通过走线层向薄膜晶体管施加电信号。其中，由于导电层位于缓冲层背离衬底的一侧，因而可免于在缓冲层开设过孔，使工艺难度降低，降低出现走线搭接不良的风险，有利于保障电路正常工作，使产品良率得以提升。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中阵列基板的示意图。

图2为本公开阵列基板的第一种实施方式的示意图。

图3为本公开阵列基板的第二种实施方式的示意图。

图4为本公开制造方法一实施方式的流程图。

图5为本公开制造方法的第一种实施方式中步骤S120的流程图。

图6为图5中步骤S1230的结构示意图。

图7为本公开制造方法的第二种实施方式中步骤S120的流程图。

图8为图7中步骤S1240的结构示意图。

附图标记说明：

图1：100、衬底；200、遮光层；300、缓冲层；400、走线；500、有源层；600、栅绝缘层；700、栅极；800、介电层；900、走线。

图2-图8：1、衬底；2、缓冲层；3、薄膜晶体管；31、有源层；32、栅绝缘层；33、栅极；34、源漏层；341、源极；342、漏极；35、介电层；4、导电层；5、走线层；51、第一走线；52、第二走线；6、绝缘层；7、遮光层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。

相关技术中，显示面板分为LCD(Liquid Crystal Display)显示面板和OLED(Organic Light Emitting Diode)显示面板。显示面板包括具有薄膜晶体管阵列和走线的阵列基板，如图1所示，以采用顶栅型薄膜晶体管的OLED显示面板为例，其阵列基板可包括衬底100、遮光层200、缓冲层300、薄膜晶体管和走线400，其中：

遮光层200设于衬底100一侧，示例性的，其厚度可为600～1000nm。缓冲层300覆盖遮光层200，其材料为氧化硅或氮化硅的绝缘材料，示例性的，其厚度可为600～1000nm。

薄膜晶体管设于缓冲层300背离衬底100的一侧，且包括沿背离衬底100的方向依次层叠的有源层500、栅绝缘层600、栅极700、介电层800和源漏层900，源漏层900包括源极和漏极，源极和漏极与有源层500连接。

走线400与源漏层900同层设置，且包括第一段和第二段，第一段和第二段均通过贯穿介电层800和缓冲层300的过孔与遮光层200连接，第二段与源漏层900连接，可通过第一段、遮光层200和第二段向薄膜晶体管传输电信号。同时，通过遮光层200将走线400的第一段和第二段连接起来，可避让走线的其它线路。但是，为了保证缓冲层300覆盖遮光层200的效果，防止遮光层200与其它膜层短路，缓冲层300的厚度较大，但这会增大开设过孔的难度，特别是在进行干法刻蚀时，较厚的缓冲层300容易出现刻蚀不完全，造成走线400与遮光层200的搭接不良；或者，也可能会出现过刻蚀，对遮光层200造成损伤，也会造成走线400与遮光层200的搭接不良。

本公开实施方式提供了一种阵列基板，如图2和图3所示，该阵列基板可包括衬底1、缓冲层2、薄膜晶体管3、导电层4和走线层5，其中：

缓冲层2设于衬底1一侧。薄膜晶体管3设于缓冲层2背离衬底1的一侧，且包括有源层31、栅绝缘层32、栅极33和源漏层34，源漏层34包括连接至有源层31的源极341和漏极342。

导电层4设于缓冲层2背离衬底1的一侧。走线层5设于导电层4背离衬底1的一侧，且与源漏层34同层设置，走线层5包括间隔的第一走线51和第二走线52，第一走线51和第二走线52均与导电层4连接，且第二走线52与源漏层34连接。

本公开实施方式的阵列基板，可通过与走线层5异层设置的导电层4将走线层5的第一走线51和第二走线52连接，第二走线52与薄膜晶体管3的源漏层34连接，从而可通过走线层5向薄膜晶体管3施加电信号。其中，由于导电层4位于缓冲层2背离衬底1的一侧，因而可免于在缓冲层2开设过孔，使工艺难度降低，降低出现走线搭接不良的风险，有利于保障电路正常工作，使产品良率得以提升。

下面对本公开实施方式阵列基板的各部分进行说明：

如图2和图3所示，衬底1可以是PI(聚酰亚胺)、PET(聚对苯二甲酸乙二醇酯)或者玻璃等柔性或硬质材质，在此不做特殊限定。

如图2和图3所示，缓冲层2可设于衬底1一侧，缓冲层2的材料和厚度在此不做特殊限定，举例而言，缓冲层2的材料可包括氧化硅、氮化硅中的至少一种，缓冲层2的厚度为600～1000nm。

如图2和图3所示，薄膜晶体管3设于缓冲层2背离衬底1的一侧，且包括有源层31、栅绝缘层32、栅极33和源漏层34，其中，有源层31的材料可以是铟镓锌氧化物(IGZO)或其它金属氧化物，也可以是其它导电材料。

栅绝缘层32位于有源层31和栅极33之间，源漏层34包括连接至有源层31的源极341和漏极342，栅极33的材料可以是金属，例如，铜或铜的合金。薄膜晶体管3可以是顶栅型结构，有源层31、栅绝缘层32和栅极33可沿背离衬底1的方向依次层叠于缓冲层2背离衬底1的表面。当然，薄膜晶体管3也可以是底栅型结构，栅极33、栅绝缘层32和有源层31可沿背离衬底1的方向依次层叠于缓冲层2背离衬底1的表面。

如图2和图3所示，导电层4设于缓冲层2背离衬底1的一侧，且位于薄膜晶体管3以外，即在垂直于衬底1的方向上，与薄膜晶体管3没有重叠区域。导电层4的材料可以是铜、钼等金属，也可以是氧化铟镓锌等金属氧化物，只要能够导电即可，在此不对其材料进行特殊限定。进一步的，为了简化工艺，可使导电层4与有源层31同层设置，且材料相同，从而可与有源层31通过一次构图工艺形成；或者，也可使导电层4与栅极33同层设置，且材料相同，从而可与栅极33通过一次构图工艺形成。

如图2和图3所示，走线层5设于导电层4背离衬底1的一侧，且与源漏层34同层设置，走线层5可包括间隔的第一走线51和第二走线52，第一走线51和第二走线52均与导电层4连接，且第二走线52与源漏层34连接，从而可通过第一走线51、导电层4和第二走线52形成的路径向薄膜晶体管3传输电信号，该路径不用穿过缓冲层2，因而可免于在缓冲层2开设过孔，使工艺难度降低，降低出现走线搭接不良的风险。

下面以薄膜晶体管3为顶栅型结构为例，对本公开的阵列基板进行示例性说明：

如图2所示，在本公开阵列基板的第一种实施方式中，薄膜晶体管3的有源层31设于缓冲层2背离衬底1的表面，且有源层31的材料可为IGZO。栅绝缘层32设于有源层31背离衬底1的表面，栅极33设于栅绝缘层32背离衬底1的表面，导电层4可设于缓冲层2背离衬底1的表面，且与有源层31的材料和厚度相同，可与有源层31同时形成。同时，薄膜晶体管3还可包括绝缘材质的介电层35，介电层35覆盖栅极33、缓冲层2和导电层4。源漏层34和走线层5设于介电层35背离衬底1的表面，且源极341和漏极342通过贯穿介电层35的过孔与有源层31连接，源极341和漏极342通过不同的过孔与有源层31连接；第一走线51和第二走线52通过贯穿介电层35的过孔与导电层4连接，且第一走线51和第二走线52通过不同的过孔与导电层4连接。

如图3所示，在本公开阵列基板的第二种实施方式中，薄膜晶体管3的有源层31、栅绝缘层32和栅极33的设置方式可与第一种实施方式相同。导电层4可与栅极33同层设置，且材料和厚度相同，从而可与栅极33同时形成，具体而言，缓冲层2背离衬底1的表面上对应于栅极33的区域可形成有绝缘层6，绝缘层6与栅绝缘层32的材料和厚度相同，可通过同一次构图工艺形成，栅极33设于绝缘层6背离衬底1的表面，从而可在依次形成绝缘材料层和栅极材料层后，再通过一次刻蚀工艺，同时形成栅极33。栅绝缘层32、绝缘层6和导电层4，以简化工艺。同时，薄膜晶体管3还可包括绝缘材质的介电层35，介电层35覆盖栅极33、缓冲层2和导电层4。源漏层34和走线层5的设置方式可与上述第一种实施方式相同，在此不再赘述。

需要说明的是，图2和图3中走线层仅为示意性示出连接关系，并不构成对其形状和具体结构的限定。

在本公开的第三种实施方式中，薄膜晶体管3的结构和走线层5设置方式可与上述第一种实施方式相同，不同点在于，本实施方式中，导电层4可直接设于缓冲层2背离衬底1的表面，而不需要上述的绝缘层6，在通过构图工艺形成栅绝缘层32后，再通过一次构图工艺同时形成栅极33和导电层4。

此外，在本公开的一些实施方式中，例如上述的第一种和第二种实施方式，如图2和图3所示，阵列基板还可包括遮光层7，其可设于衬底1靠近缓冲层2的一侧，且被缓冲层2覆盖。遮光层7的材料可为遮光的金属材料，其位于对应于薄膜晶体管3的位置，从而可防止外界光线对影响薄膜晶体管3的电学性能。同时，对应于导电层4的位置，也可设置遮光层，但由于走线层5通过导电层4实现了连接，而不再依赖于遮光层，因此，对应于导电层4的位置也可不设置遮光层，以简化结构。

本公开实施方式提供一种阵列基板的制造方法，如图4所示，该阵列基板可为上述任意实施方式的阵列基板，且该阵列基板包括薄膜晶体管。本公开实施方式的制造方法可包括步骤S110-步骤S130，其中：

步骤S110、在衬底一侧形成缓冲层；

步骤S120、在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极；

步骤S130、在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，所述源漏层包括连接至所述有源层的源极和漏极；所述走线层包括间隔的第一走线和第二走线，所述第一走线和所述第二走线均与所述导电层连接，且所述第二走线与所述源漏层连接。

本公开实施方式的制造方法的有益效果可参考上文中阵列基板的实施方式，在此不再赘述。

下面对本公开实施方式制造方法的各步骤进行说明：

在步骤S110-步骤S130中，如图2和图3所示，衬底1、缓冲层2、薄膜晶体管3、导电层4和走线层5的结构可参考上文中阵列基板的实施方式，在此不再详述。其中，导电层4可与有源层31或栅极33中的一个同时形成，以便简化工艺。

在本公开制造方法的第一种实施方式中，如图2所示，薄膜晶体管3为顶栅型结构，且导电层4与有源层31同层设置，且同时形成。具体而言，如图5所示，步骤S120可包括步骤S1210-步骤S1250，其中：

步骤S1210、通过一次构图工艺在所述缓冲层背离所述衬底的表面形成金属氧化物层，所述金属氧化物层包括有源区和导电区；

金属氧化物层的材料可包括IGZO，可先在缓冲层2背离衬底1的表面形成金属氧化物材料，在对该金属氧化物材料进行图案化，得到有源区和导电区，有源区用于形成有源层31，导电区用于形成导电层4。

步骤S1220、在所述有源区背离所述衬底的表面的部分区域依次层叠栅绝缘层和栅极。

栅极33位于栅绝缘层32背离衬底1的表面，且栅绝缘层32和栅极33的结构可参考上文中阵列基板的实施方式，在此不再详述。

步骤S1230、对所述有源区被所述栅绝缘层露出的区域和所述导电区进行导体化处理，得到所述薄膜晶体管的有源层和导电层。

如图6所示，可使用等离子体对有源区未被栅绝缘层覆盖的区域和导电区进行导体化，该等离子体可以使H₂、He或NH₃等。有源区被导体化后，可得到有源层31，导电区被导体化后可得到导电层4。

步骤S1240、形成覆盖所述覆盖栅极、所述缓冲层和所述导电层的介电层。

如图2所示，介电层35的结构可参考上文中阵列基板的实施方式，在此不再详述。

步骤S1250、在所述介电层背离所述衬底的表面形成第一走线、第二走线以及所述薄膜晶体管的源极和漏极，所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接，所述第二走线与所述源极连接。

如图2所示，源极341和漏极342通过贯穿介电层35的过孔与有源层31连接，源极341和漏极342通过不同的过孔与有源层31连接；第一走线51和第二走线52通过贯穿介电层35的过孔与导电层4连接，且第一走线51和第二走线52通过不同的过孔与导电层4连接。

可通过干法刻蚀形成上述的过孔，其中采用的工艺气体可包括SF₆、CF₄、O₂中的一种或多种，同时，栅极33的材料可采用铜或铜的合金，以免对该工艺气体刻蚀。

在本公开制造方法的第二种实施方式中，如图3所示，薄膜晶体管3为顶栅型结构，且导电层4与栅极33同层设置，且同时形成。具体而言，如图7所示，步骤S120可包括步骤S1210-步骤S1250，其中：

步骤S1210、在所述缓冲层背离所述衬底的表面形成所述薄膜晶体管的有源层。

步骤S1220、形成覆盖所述有源层和所述缓冲层的绝缘材料层。

步骤S1230、在所述绝缘材料层背离所述衬底的表面形成栅极材料层。

步骤S1240、通过一次构图工艺对所述栅极材料层和所述绝缘材料层进行图案化，得到绝缘层和导电层、以及所述薄膜晶体管的栅绝缘层和栅极，所述导电层位于所述绝缘层背离所述衬底的表面，所述栅极位于所述栅绝缘层背离所述衬底的表面。

如图8所示，栅绝缘层32和绝缘层6均位于缓冲层2背离衬底1的表面，栅极33层叠于栅绝缘层32背离衬底1的表面，导电层4层叠于绝缘层6背离衬底1的表面。

步骤S1250、形成覆盖所述栅极、所述缓冲层和所述导电层的介电层。

相应的，步骤S130包括：

在所述介电层背离所述衬底的表面形成第一走线、第二走线以及所述薄膜晶体管的源极和漏极，所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接，所述第二走线与所述源极连接。

本实施方式中形成的阵列基板的结构可参考上文中阵列基板的第二种实施方式，具体如图3所示，在此不再详述其结构。

在本公开制造方法的第三种实施方式中，阵列基板的各步骤与上述第二种实施方式相同，不同点在于，本实施方式中，导电层4可直接设于缓冲层2背离衬底1的表面，而不需要上述的绝缘层6，在通过构图工艺形成栅绝缘层32后，再通过一次构图工艺同时形成栅极33和导电层4。

此外，在本公开制造方法的一些实施方式中，在步骤S110前，该制造方法还可包括：

在衬底1的一侧形成遮光层。

如图2和图3所示，遮光层7的结构可参考上文中阵列基板的实施方式中的遮光层7，在此不再赘述。在形成遮光层7后，再执行步骤S110，使缓冲层2覆盖遮光层7。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本公开实施方式还提供一种显示面板，可用于手机、平板电脑、电子纸等电子设备。本公开的显示面板可包括上述任意实施方式的阵列基板，因而具有与上述阵列基板相同的技术效果。该显示面板可以是OLED显示面板，除阵列基板外，其还可以包括设于阵列基板上的OLED发光器件，该发光器件可包括向背离阵列基板的方向层叠的阳极、发光层和阴极，阵列基板的薄膜晶体管可与OLED发光器件的阳极连接，用于驱动发光层发光。当然，本公开的显示面板也可以是LCD显示面板，其具体结构在此不再详述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (6)

1.一种阵列基板，其特征在于，包括：

衬底；

缓冲层，设于所述衬底一侧；

薄膜晶体管，设于所述缓冲层背离所述衬底的一侧，且包括有源层、栅绝缘层、栅极和源漏层，所述源漏层包括连接至所述有源层的源极和漏极；

导电层，设于所述缓冲层背离所述衬底的一侧；所述导电层与所述栅极同层设置，且材料相同；

走线层，设于所述导电层背离所述衬底的一侧，且与所述源漏层同层设置，所述走线层包括间隔的第一走线和第二走线，所述第一走线和所述第二走线均与所述导电层连接，且所述第二走线与所述源漏层连接；

遮光层，设于所述衬底靠近缓冲层的一侧，且被所述缓冲层覆盖，所述遮光层位于对应于所述薄膜晶体管的位置。

2.根据权利要求1所述的阵列基板，其特征在于，所述有源层设于所述缓冲层背离所述衬底的表面，所述栅绝缘层设于所述有源层背离所述衬底的表面，所述栅极设于所述栅绝缘层背离所述衬底的表面；

所述薄膜晶体管还包括：

介电层，覆盖所述栅极、所述缓冲层和所述导电层；

所述源漏层和所述走线层设于所述介电层背离所述衬底的表面，且所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接。

3.根据权利要求1所述的阵列基板，其特征在于，所述有源层的材料包括铟镓锌氧化物。

4.一种阵列基板的制造方法，其特征在于，所述阵列基板包括薄膜晶体管，所述制造方法包括：

在衬底的一侧形成遮光层；

在衬底一侧形成覆盖所述遮光层的缓冲层；

在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极；所述导电层与所述栅极同时形成；

在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，所述源漏层包括连接至所述有源层的源极和漏极；所述走线层包括间隔的第一走线和第二走线，所述第一走线和所述第二走线均与所述导电层连接，且所述第二走线与所述源漏层连接。

5.根据权利要求4所述的制造方法，其特征在于，在所述缓冲层背离所述衬底的一侧形成导电层以及所述薄膜晶体管的有源层、栅绝缘层和栅极，包括：

在所述缓冲层背离所述衬底的表面形成所述薄膜晶体管的有源层；

形成覆盖所述有源层和所述缓冲层的绝缘材料层；

在所述绝缘材料层背离所述衬底的表面形成栅极材料层；

通过一次构图工艺对所述栅极材料层和所述绝缘材料层进行图案化，得到绝缘层和导电层、以及所述薄膜晶体管的栅绝缘层和栅极，所述导电层位于所述绝缘层背离所述衬底的表面，所述栅极位于所述栅绝缘层背离所述衬底的表面；

形成覆盖所述栅极、所述缓冲层和所述导电层的介电层；

在所述导电层背离所述衬底的一侧形成同层设置的走线层和所述薄膜晶体管的源漏层，包括：

在所述介电层背离所述衬底的表面形成第一走线、第二走线以及所述薄膜晶体管的源极和漏极，所述源极和所述漏极通过不同的过孔与所述有源层连接，所述第一走线和第二走线通过不同的过孔与所述导电层连接，所述第二走线与所述源极连接。

6.一种显示面板，其特征在于，包括权利要求1-3任一项所述的阵列基板。

Images