CN110828472A - 三维存储器及其制备方法、及电子设备 - Google Patents
三维存储器及其制备方法、及电子设备 Download PDFInfo
- Publication number
- CN110828472A CN110828472A CN201910973298.7A CN201910973298A CN110828472A CN 110828472 A CN110828472 A CN 110828472A CN 201910973298 A CN201910973298 A CN 201910973298A CN 110828472 A CN110828472 A CN 110828472A
- Authority
- CN
- China
- Prior art keywords
- edge
- memory
- dimensional memory
- storage structure
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 198
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000003860 storage Methods 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种三维存储器及其制备方法、及电子设备。三维存储器包括：存储结构；第一非存储结构；第二非存储结构；所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。本发明解决了由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法、及电子设备。
背景技术
电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。
三维存储器由于边缘堆叠结构的宽度较小，导致边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而将影响三维存储器的电性能，如读写、编程或者擦除等性能。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法、及电子设备，以解决由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
本发明提供一种三维存储器，包括：
存储结构；
第一非存储结构；
第二非存储结构；
所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。
其中，所述存储结构在所述第一方向上包括核心区与第一台阶区，所述第二非存储结构与所述第一台阶区之间形成第一阶梯孔。
其中，所述第一非存储结构在所述第二方向上形成第二台阶区，所述第二台阶区与所述存储结构形成之间形成第二阶梯孔。
其中，所述第一非存储结构的宽度为5um-15um；和/或，所述第二非存储结构的宽度为5um-15um。
其中，所述存储结构包括衬底、以及设于所述衬底上的堆叠结构，所述堆叠结构上形成有延伸至所述衬底的沟道孔，所述沟道孔内形成有外延结构。
其中，所述第一阶梯孔内形成有所述外延结构，所述第二阶梯孔内形成有所述外延结构。
本发明提供一种三维存储器的制备方法，包括：
提供存储结构，所述存储结构包括第一方向的第一边缘与第二方向的第二边缘，所述第二边缘与所述第一边缘相连接；
在所述存储结构的周缘形成第一非存储结构，所述第一非存储结构包围所述第一边缘；
在所述存储结构的周缘形成第二非存储结构，所述第二非存储结构包围所述第二边缘。
本发明提供一种三维存储器，所述三维存储器包括至少两个上述的存储单元，至少两个所述存储结构层叠设置。
本发明提供一种电子设备，包括处理器和上述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
综上所述，本发明的第一非存储结构包围存储结构第一方向的第一边缘，可以增加存储结构第一方向边缘处的堆叠结构的宽度，可以使得存储结构第一方向边缘处的堆叠结构的宽度与存储结构中间区域的堆叠结构的宽度基本相同，从而存储结构第一方向边缘的沟道孔的特性将变成为和中间区域的沟道孔的特性基本相同，存储结构第一方向边缘的沟道孔内形成的外延结构将会和中间区域的沟道孔内形成的外延结构的厚度相同，从而解决了存储结构由于第一方向边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而将影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
本发明的第二非存储结构包围第二边缘，使得存储结构第二方向的第二边缘处的堆叠结构的宽度增加，可以使得存储结构第二方向的第二边缘处的堆叠结构的宽度与存储结构中间区域的堆叠结构的宽度基本相同，从而存储结构第二边缘的沟道孔的特性将变成为和中间区域的沟道孔的特性基本相同，存储结构第二边缘的沟道孔内形成的外延结构的厚度将会和中间区域的沟道孔内形成的外延结构的厚度相同，从而解决了存储结构由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的三维存储器的正视结构示意图。
图2为传统的另一种三维存储器的俯视结构示意图。
图3为本发明实施例提供的三维存储器的正视结构示意图。
图4为本发明实施例提供的三维存储器的俯视结构示意图。
图5为本发明实施例提供的第一阶梯孔排布方式的第一种俯视结构示意图。
图6为本发明实施例提供的第一阶梯孔排布方式的第二种俯视结构示意图。
图7是本发明实施例提供的另一种三维存储器的俯视结构示意图。
图8是本发明实施例提供的三维存储器的制备方法的流程示意图。
图9为本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器1的结构。
请参阅图1，传统的三维存储器1包括存储结构10，存储结构10包括核心区101和第一台阶区102，与核心区101不相邻的第一台阶区102的边缘位置处的堆叠结构104的宽度较小，导致第一台阶区102的边缘位置处的沟道孔105的特性与存储结构10中间区域的沟道孔105的特性不同，在后续沟道孔105内形成外延结构30时，边缘位置处的外延结构30较薄，甚至缺失；同时，与第一台阶区102不相邻的核心区101的边缘位置处的堆叠结构104的宽度也较小，核心区101的边缘位置处的沟道孔105的特性与存储结构10中间区域的沟道孔105的特性也不同，在后续沟道孔105内形成外延结构30时，边缘位置处的外延结构30较薄，甚至缺失，较薄或缺失的外延结构30将会影响三维存储器1的电连接性能，导致三维存储器1的电性能，如读写、编程或者擦除等性能较差。
请参阅图2，同时，当传统的三维存储器1为至少两侧堆叠的存储结构时，传统的三维存储器1由于边缘位置处的外延结构30较薄，甚至缺失，从而在栅极牺牲层104b被金属替换形成栅极层的过程中，损坏外延结构30和衬底103，且在外延结构30或衬底103发生损坏时，将会造成上下两层的沟道孔105无法对准，进而造成上下两层的沟道的电连接性能较差，三维存储器1的电性能较差。同时，由于传统的三维存储器1只在第一方向X上设有台阶结构，第二方向Y上未设置台阶结构，三维存储器1的局部应力不均匀，这同样也会造成上下两层的存储结构10的沟道无法对准，进而造成上下两层的沟道的电连接性能较差，三维存储器1的电性能较差。
基于上述问题，本发明提供一种三维存储器1。请参阅图3-图4，图3-图4为本发明提供的一种三维存储器1。本发明的三维存储器1在存储结构10的边缘位置增加第一非存储结构40与第二非存储结构50，进而使得存储结构10的边缘位置由于第一非存储结构40与第二非存储结构50的设置，而变成为三维存储器1的中间位置，存储结构10的边缘位置的沟道孔105变为三维存储器1的中间位置的沟道孔105，从而在存储结构10的沟道孔105中形成外延结构30时，外延结构30不会变薄，进而解决了外延结构30较薄或缺失将会影响三维存储器1的电连接性能，导致三维存储器1的电性能，如读写、编程或者擦除等性能较差的技术问题。
如下将介绍本发明的三维存储器1。三维存储器1包括存储结构10与第一非存储结构40，存储结构10包括沿第一方向X的第一边缘10a，第一非存储结构40包围第一边缘10a。本申请中，存储结构10可以实现存储、编程、擦除以及读写等功能。存储结构10包括衬底103、以及设于衬底103上的堆叠结构104，堆叠结构104上形成有延伸至衬底103的沟道孔105，沟道孔105内形成有外延结构30。
所述存储结构10包括衬底103、以及设于所述衬底103上的堆叠结构104，所述堆叠结构104上形成有延伸至所述衬底103的沟道孔105，所述沟道孔105内形成有外延结构30。
本发明中，第一非存储结构40包围存储结构10第一方向X的第一边缘10a，可以增加存储结构10第一方向X边缘处的堆叠结构104的宽度，可以使得存储结构10第一方向X边缘处的堆叠结构104的宽度与存储结构10中间区域的堆叠结构104的宽度基本相同，从而存储结构10第一方向X边缘的沟道孔105的特性将变成为和中间区域的沟道孔105的特性基本相同，存储结构10第一方向X边缘的沟道孔105内形成的外延结构30将会和中间区域的沟道孔105内形成的外延结构30的厚度相同，从而解决了存储结构10由于第一方向X边缘的沟道孔105内形成的外延结构30较薄，甚至容易缺失，从而将影响三维存储器1的电性能，如读写、编程或者擦除等性能的技术问题。
本申请中，衬底103的材质例如为硅，当然还可以为其他含硅的衬底103，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底103内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构104为绝缘层104a和栅极牺牲层104b交替层叠的叠层。可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底103上交替沉积。绝缘层104a例如由氧化硅构成，栅极牺牲层104b例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。绝缘层104a还可以为氮氧化硅等，栅极牺牲层104b还可以为无定型硅、多晶硅、氧化铝等。
在一个具体的实施例中，存储结构10包括沿第一方向X的一个第一边缘10a，第一非存储结构40包围该一个第一边缘10a。在另一个具体的实施例中，存储结构10包括沿第一方向X的两个第一边缘10a，两个第一边缘10a相对设置，第一非存储结构40为相应的两部分，第一非存储结构40相应的两部分分别包围一个第一边缘10a。
三维存储器1还包括第二非存储结构50，存储结构10还包括沿第二方向Y的第二边缘10b，第二边缘10b与第一边缘10a相连接，第二非存储结构50包围第二边缘10b。
从而，本申请通过第二非存储结构50包围第二边缘10b，使得存储结构10第二方向Y的第二边缘10b处的堆叠结构104的宽度增加，可以使得存储结构10第二方向Y的第二边缘10b处的堆叠结构104的宽度与存储结构10中间区域的堆叠结构104的宽度基本相同，从而存储结构10第二边缘10b的沟道孔105的特性将变成为和中间区域的沟道孔105的特性基本相同，存储结构10第二边缘10b的沟道孔105内形成的外延结构30的厚度将会和中间区域的沟道孔105内形成的外延结构30的厚度相同，从而解决了存储结构10由于边缘的沟道孔105内形成的外延结构30较薄，甚至容易缺失，影响三维存储器1的电性能，如读写、编程或者擦除等性能的技术问题。
在一个具体的实施例中，存储结构10包括沿第二方向Y的一个第二边缘10b，第二非存储结构50包围该一个第二边缘10b。在另一个具体的实施例中，存储结构10包括沿第二方向Y的两个第二边缘10b，两个第二边缘10b相对设置，第二非存储结构50为相应的两部分，第二非存储结构50相应的两部分分别包围两个第二边缘10b。
从而，在本申请的第一非存储结构40包围第一边缘10a，第二非存储结构50包围第二边缘10b的情况下，存储结构10的所有边缘均被包围，存储结构10将不存在边缘的沟道孔105，存储结构10的所有沟道孔105将作为中间区域的沟道孔105，形成存储结构10的沟道孔105的堆叠结构104的宽度相近，从而在沟道孔105内形成外延结构30时，所有的外延结构30的厚度基本相同，不会影响三维存储器1的电性能。
本实施例中，存储结构10在第一方向X上包括核心区101与第一台阶区102，第二非存储结构50与第一台阶区102之间形成第一阶梯孔60。核心区101用于形成存储阵列，第一台阶区102用于与其他部件进行导通。
本申请中，核心区101、第一台阶区102、第一存储结构10以及第二存储结构10具有共用的衬底103。
具体的，形成的第一阶梯孔60位于存储结构10的沟道孔105的外侧，从而当第一阶梯孔60作为三维存储器1的边缘的孔结构时，存储结构10的边缘的沟道孔105将作为三维存储器1的中间区域的沟道孔105，在沟道孔105内后续形成外延结构30时，外延结构30同样将形成在第一阶梯孔60，第一阶梯孔60内的外延结构30将充当三维存储器1边缘的外延结构30，而第一阶梯孔60内的外延结构30将不作为有效的外延结构30，从而不管第一阶梯孔60内的外延结构30性能如何均将不会影响三维存储器1的性能。而存储结构10的沟道孔105由于没有了边缘沟道孔105，存储结构10的沟道孔105内的外延结构30的厚度将是均一的，不存在较薄的外延结构30，三维存储器1的电性能，如读写、编程或者擦除等性能较好。
第一非存储结构40在第二方向Y上形成第二台阶区，第二台阶区与存储结构10形成之间形成第二阶梯孔。本申请中，原始的三维存储器1在第二方向Y并未形成有台阶区，本申请通过将第二非存储结构50在第二方向Y上形成第二台阶区，从而第二台阶区将会作为第二方向Y上的三维存储器1的边缘结构，在第二方向Y上，形成的第二阶梯孔位于存储结构10的沟道孔105的外侧，从而当第二阶梯孔作为三维存储器1的边缘的孔结构时，存储结构10的边缘的沟道孔105将作为三维存储器1的中间区域的沟道孔105，在沟道孔105内后续形成外延结构30时，外延结构30同样将形成在第二阶梯孔，第二阶梯孔内的外延结构30将充当三维存储器1边缘的外延结构30，而第二阶梯孔内的外延结构30将不作为有效的外延结构30，从而不管第二阶梯孔内的外延结构30性能如何均将不会影响三维存储器1的性能。而存储结构10的沟道孔105由于没有了边缘沟道孔105，存储结构10的沟道孔105内的外延结构30的厚度将是均一的，不存在较薄的外延结构30，三维存储器1的电性能，如读写、编程或者擦除等性能较好。
在一个具体的实施例中，第一非存储结构40的宽度为5um-15um；和/或，第二非存储结构50的宽度为5um-15um。也就是说，第一非存储结构40的宽度与第二非存储结构50的宽度在5um-15um之内时，第一非存储结构40的宽度与第二非存储结构50的宽度将足够可以弥补存储结构10的边缘宽度不足的技术问题，且不会使得第一非存储结构40与第二非存储结构50所占用的三维存储器1的宽度太大。
请参阅图5-图6，在一个具体的实施例中，第一非存储结构40的宽度与第二非存储结构50中均可以形成多个第一阶梯孔60或第二阶梯孔，多个第一阶梯孔60或第二阶梯孔可以形成矩形结构或者形成菱形结构。
本发明还提供一种三维存储器1，三维存储器1包括至少两个上述的存储单元，至少两个存储结构10层叠设置。
请参阅图7，本申请中，三维存储器1的存储结构10的沟道孔105内的外延结构30厚度相同，外延结构30上的沟道层平整，上下两层的沟道孔105可以对准，上下两层的沟道可以对准，上下两层的沟道的电连接性能较好，三维存储器1的电性能较好。同时，本申请也在第二方向Y设置有台阶结构，三维存储器1的局部应力均匀，上下两层的存储结构10的沟道可以对准，进而上下两层的沟道的电连接性能较好，三维存储器1的电性能较好。
在一个具体的实施例中，当第一非存储结构40包围第一边缘10a，第二非存储结构50包围第二边缘10b，且第一非存储结构40与第二非存储结构50形成缺角的情况下，本申请通过增加与第一非存储结构40与第二非存储结构50材质相同的结构以将该缺角补齐，使得三维存储器1为一个完整的结构。
本发明还提供一种三维存储器1的制备方法，请参阅图8，图8为本发明提供的一种三维存储器1的制备方法的流程图。本申请通过在存储结构10的第一边缘10a设置第一非存储结构40，以使得第一非存储结构40包围第一边缘10a；在存储结构10的第二边缘10b设置第二非存储结构50，以使得第二非存储结构50包围第二边缘10b。存储结构10的所有沟道孔105将作为中间区域的沟道孔105，形成存储结构10的沟道孔105的堆叠结构104的宽度相近，从而在沟道孔105内形成外延结构30时，所有的外延结构30的厚度基本相同，不会影响三维存储器1的电性能。
三维存储器1的制备方法在图8中示出。如图8所示，该方法可以大致概括为如下过程：提供存储结构10(S1)，在存储结构10的周缘形成第一非存储结构40(S2)，在存储结构10的周缘形成第二非存储结构50(S3)。以下将分别描述。
请参阅图8，该方法首先执行S1-S3的操作：
S1，提供存储结构10，存储结构10包括第一方向X的第一边缘10a与第二方向Y的第二边缘10b，第二边缘10b与第一边缘10a相连接。存储结构10的具体结构在上文中描述，在此不再赘述。
S2，在存储结构10的周缘形成第一非存储结构40，第一非存储结构40包围第一边缘10a。该步骤在上文中描述，在此不再赘述。
S3，在存储结构10的周缘形成第二非存储结构50，第二非存储结构50包围第二边缘10b。该步骤在上文中描述，在此不再赘述。
第一非存储结构40包围存储结构10第一方向X的第一边缘10a，可以增加存储结构10第一方向X边缘处的堆叠结构104的宽度，可以使得存储结构10第一方向X边缘处的堆叠结构104的宽度与存储结构10中间区域的堆叠结构104的宽度基本相同，从而存储结构10第一方向X边缘的沟道孔105的特性将变成为和中间区域的沟道孔105的特性基本相同，存储结构10第一方向X边缘的沟道孔105内形成的外延结构30将会中间区域的沟道孔105内形成的外延结构30的外延结构30的厚度相同，从而解决了存储结构10由于第一方向X边缘的沟道孔105内形成的外延结构30较薄，甚至容易缺失，从而将影响三维存储器1的电性能，如读写、编程或者擦除等性能的技术问题。
本申请通过第二非存储结构50包围第二边缘10b，使得存储结构10第二方向Y的第二边缘10b处的堆叠结构104的宽度增加，可以使得存储结构10第二方向Y的第二边缘10b处的堆叠结构104的宽度与存储结构10中间区域的堆叠结构104的宽度基本相同，从而存储结构10第二边缘10b的沟道孔105的特性将变成为和中间区域的沟道孔105的特性基本相同，存储结构10第二边缘10b的沟道孔105内形成的外延结构30的厚度将会和中间区域的沟道孔105内形成的外延结构30的厚度相同，从而解决了存储结构10由于边缘的沟道孔105内形成的外延结构30较薄，甚至容易缺失，影响三维存储器1的电性能，如读写、编程或者擦除等性能的技术问题。
请参阅图9，除了上述三维存储器1、三维存储器1的驱动方法及其驱动装置，本发明还提供一种电子设备。电子设备包括处理器2和上述的三维存储器1，处理器2用于向三维存储器1中写入数据和读取数据。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (9)
1.一种三维存储器，其特征在于，包括：
存储结构；
第一非存储结构；
第二非存储结构；
所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。
2.根据权利要求1所述的三维存储器，其特征在于，
所述存储结构在所述第一方向上包括核心区与第一台阶区，所述第二非存储结构与所述第一台阶区之间形成第一阶梯孔。
3.根据权利要求2所述的三维存储器，其特征在于，
所述第一非存储结构在所述第二方向上形成第二台阶区，所述第二台阶区与所述存储结构形成之间形成第二阶梯孔。
4.根据权利要求1所述的三维存储器，其特征在于，
所述第一非存储结构的宽度为5um-15um；和/或，所述第二非存储结构的宽度为5um-15um。
5.根据权利要求2或3所述的三维存储器，其特征在于，
所述存储结构包括衬底、以及设于所述衬底上的堆叠结构，所述堆叠结构上形成有延伸至所述衬底的沟道孔，所述沟道孔内形成有外延结构。
6.根据权利要求5所述的三维存储器，其特征在于，
所述第一阶梯孔内形成有所述外延结构，所述第二阶梯孔内形成有所述外延结构。
7.一种三维存储器的制备方法，其特征在于，包括：
提供存储结构，所述存储结构包括第一方向的第一边缘与第二方向的第二边缘，所述第二边缘与所述第一边缘相连接；
在所述存储结构的周缘形成第一非存储结构，所述第一非存储结构包围所述第一边缘；
在所述存储结构的周缘形成第二非存储结构，所述第二非存储结构包围所述第二边缘。
8.一种三维存储器，其特征在于，
所述三维存储器包括至少两个如权利要求1-6任一项所述的存储单元，至少两个所述存储结构层叠设置。
9.一种电子设备，其特征在于，
包括处理器和如权利要求1-6、8任一项所述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910973298.7A CN110828472B (zh) | 2019-10-14 | 2019-10-14 | 三维存储器及其制备方法、及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910973298.7A CN110828472B (zh) | 2019-10-14 | 2019-10-14 | 三维存储器及其制备方法、及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110828472A true CN110828472A (zh) | 2020-02-21 |
| CN110828472B CN110828472B (zh) | 2023-08-18 |
Family
ID=69549305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910973298.7A Active CN110828472B (zh) | 2019-10-14 | 2019-10-14 | 三维存储器及其制备方法、及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828472B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090267135A1 (en) * | 2008-04-28 | 2009-10-29 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device and method of manufacturing the same |
| US20100133598A1 (en) * | 2008-12-03 | 2010-06-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| US20110147818A1 (en) * | 2009-12-17 | 2011-06-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| CN102569206A (zh) * | 2010-12-30 | 2012-07-11 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US20170077027A1 (en) * | 2015-09-10 | 2017-03-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20170256559A1 (en) * | 2016-03-04 | 2017-09-07 | SK Hynix Inc. | Semiconductor device and manufacturing method for the same |
| CN107425005A (zh) * | 2016-05-23 | 2017-12-01 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| CN108074937A (zh) * | 2016-11-10 | 2018-05-25 | 爱思开海力士有限公司 | 制造半导体装置的方法 |
| CN108431961A (zh) * | 2015-10-28 | 2018-08-21 | 桑迪士克科技有限责任公司 | 用于与多级存储器器件集成的具有多级栅极电极的场效应晶体管 |
| US20180247953A1 (en) * | 2016-05-23 | 2018-08-30 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| CN108470737A (zh) * | 2018-03-19 | 2018-08-31 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN108831886A (zh) * | 2018-09-21 | 2018-11-16 | 长江存储科技有限责任公司 | 三维存储器 |
| US20180366487A1 (en) * | 2017-06-16 | 2018-12-20 | Sandisk Technologies Llc | Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof |
| CN109192735A (zh) * | 2018-10-15 | 2019-01-11 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109244076A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件 |
| CN109244075A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
| CN109844931A (zh) * | 2019-01-02 | 2019-06-04 | 长江存储科技有限责任公司 | 具有贯穿阶梯触点的三维存储设备及其形成方法 |
-
2019
- 2019-10-14 CN CN201910973298.7A patent/CN110828472B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090267135A1 (en) * | 2008-04-28 | 2009-10-29 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device and method of manufacturing the same |
| US20100133598A1 (en) * | 2008-12-03 | 2010-06-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| US20110147818A1 (en) * | 2009-12-17 | 2011-06-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| CN102569206A (zh) * | 2010-12-30 | 2012-07-11 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US20170077027A1 (en) * | 2015-09-10 | 2017-03-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN108431961A (zh) * | 2015-10-28 | 2018-08-21 | 桑迪士克科技有限责任公司 | 用于与多级存储器器件集成的具有多级栅极电极的场效应晶体管 |
| US20170256559A1 (en) * | 2016-03-04 | 2017-09-07 | SK Hynix Inc. | Semiconductor device and manufacturing method for the same |
| CN107425005A (zh) * | 2016-05-23 | 2017-12-01 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| US20180247953A1 (en) * | 2016-05-23 | 2018-08-30 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| CN108074937A (zh) * | 2016-11-10 | 2018-05-25 | 爱思开海力士有限公司 | 制造半导体装置的方法 |
| US20180366487A1 (en) * | 2017-06-16 | 2018-12-20 | Sandisk Technologies Llc | Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof |
| CN108470737A (zh) * | 2018-03-19 | 2018-08-31 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN109244076A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件 |
| CN109244075A (zh) * | 2018-09-04 | 2019-01-18 | 长江存储科技有限责任公司 | 3d存储器件的制造方法 |
| CN108831886A (zh) * | 2018-09-21 | 2018-11-16 | 长江存储科技有限责任公司 | 三维存储器 |
| CN109192735A (zh) * | 2018-10-15 | 2019-01-11 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109844931A (zh) * | 2019-01-02 | 2019-06-04 | 长江存储科技有限责任公司 | 具有贯穿阶梯触点的三维存储设备及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110828472B (zh) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI713203B (zh) | 記憶體元件及其製作方法 | |
| KR101755234B1 (ko) | 비휘발성 메모리 장치 | |
| CN100405582C (zh) | 电荷捕获存储器件及其制造方法 | |
| US20060141710A1 (en) | NOR-type flash memory device of twin bit cell structure and method of fabricating the same | |
| KR20120052664A (ko) | 비휘발성 메모리 장치 | |
| CN106328654B (zh) | 半导体器件及其形成方法 | |
| CN110676259B (zh) | 三维存储结构及其制作方法 | |
| US10269823B2 (en) | Flash memory semiconductor device | |
| CN102956644A (zh) | 具有垂直存储器单元的非易失性存储器件及其制造方法 | |
| KR100807221B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| CN108470737A (zh) | 三维存储器及其制造方法 | |
| US8604535B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| CN109273456B (zh) | 三维存储器的制造方法 | |
| US20070090453A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| CN110739015B (zh) | 三维存储器及其驱动方法、及其驱动装置、及电子设备 | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| CN108933145B (zh) | 三维存储器 | |
| CN110828472B (zh) | 三维存储器及其制备方法、及电子设备 | |
| TWI780950B (zh) | 半導體裝置與其製作方法 | |
| US20230157016A1 (en) | Semiconductor device and method of fabricating the same | |
| US6989305B2 (en) | Method of manufacturing semiconductor device | |
| US20120223379A1 (en) | Non-volatile memory devices and methods of manufacturing the same | |
| CN111403410B (zh) | 存储器及其制备方法 | |
| CN210535667U (zh) | 三维存储结构 | |
| CN101800251A (zh) | 电荷俘获非挥发半导体存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |