CN110675805A - 像素电路、显示装置及像素驱动方法 - Google Patents

Abstract

本发明公开了一种像素电路，包括：第一子电路、第二子电路和发光器件；所述第一子电路用于根据所述扫描线提供的扫描信号和参考信号在第一时间段时输出重置信号至电路并对电路进行补偿动作、第一数据线提供的第一数据信号向像素单元写入数据信号、以及在第二时间段时向发光器件输出相应的驱动电流；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流，以及在第二时间段时输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

Description

像素电路、显示装置及像素驱动方法

技术领域

本发明涉及液晶显示领域，尤其涉及像素电路、显示装置及像素驱动方法。

背景技术

在电流型显示器驱动背板工作过程中，需要在一帧的时间内向发光器件提供一个稳定的电流，以维持其一定的亮度，从而确保灰阶的可控性。在主动式电流驱动背板中为了保持逐行扫描的状态，避免不同像素间信号的干扰，其像素驱动电路最初的架构为2T1C(即2个TFT和1个电容)，如图1，在图1中，Data为数据信号；Scan为扫描信号；ELVDD为直流高电平；Vss为直流低电平；T1和T2均为TFT；C为电容；Diode为发光二极管。但是由于其中驱动TFT T1长期维持在工作状态下，导致该器件受到Stress影响，从而发生Vth shift的现象；而OLED为目前主要的电流型驱动背板的发光元件，同时又因发光元件OLED的有机材料属性，因此容易受到环境等因素的影响而发生材料的退化，其直接影响即为发光效率的降低。以上两种因素导致了2T1C电路无法在量产的产品上采用，必须采用更加复杂的电路来补偿上述两个问题带来的影响。目前比较有效率的像素补偿电路至少为4T以上，以如图2和图34T2C电路为例，即4个TFT和2个电容，在图2中，Data为数据信号；SCAN1和SCAN2为扫描信号；ELVDD为直流高电平；T1、T2、T3和T4均为TFT；C、C1和C2为电容。

所有像素补偿电路(包括所述4T2C结构)在时序上均大致分为四个步骤：重置(Reset)、补偿(Compensation)、写入(Data input)和(Emission)发光。每一行像素均包括上述步骤，随像素分辨率不断提高，划分到每一个步骤的时间不断缩减，直接影响像素的补偿效果和发光效率。

由于在同样的发光效率下，MicroLED所需要的空间远远小于OLED，因此对于MicroLED像素补偿电路来说，可以在空间充裕的条件下通过修改原有电路的结构，以提高电路补偿效果和发光效率。

发明内容

为解决上述技术问题，本发明提供一种像素电路、显示装置及像素驱动方法，采用两个子电路交替工作，以提高电路补偿效果和发光效率。

本发明提供的技术方案如下：

本发明公开了一种像素电路，包括：第一子电路、第二子电路和发光器件；

所述第一子电路，与所述发光器件的第一端、扫描线、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和参考信号在第一时间段时输出重置信号至电路并对电路进行补偿动作、第一数据线提供的第一数据信号向像素单元写入数据信号、以及在第二时间段时向发光器件输出相应的驱动电流；所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流，以及在第二时间段时输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

优选的，所述第一子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电容以及第二电容；

所述第一晶体管的控制端输入第一驱动控制信号，所述第一晶体管的第一通路端连接第一电源端，所述第一晶体管的第二通路端连接第四晶体管的第一通路端；

第二晶体管的控制端输入第一数据写入控制信号，第二晶体管的第一通路端连接第一数据线，第二晶体管的第二通路端连接第四晶体管的控制端；

第三晶体管的控制端输入第一复位控制信号，第三晶体管的第一通路端连接第一电容的一端，第三晶体管的第二通路端连接第二电源端；

第一电容的另一端连接至第四晶体管的控制端；第四晶体管的第二通路端连接至第六晶体管的第一通路端；

第五晶体管的控制端输入第一补偿控制信号，第五晶体管的第一通路端输入参考信号，第五晶体管的第二通路端连接至第四晶体管的控制端；

第二电容的一端连接至第三晶体管的第一通路端，第二电容的另一端连接至第六晶体管的第一通路端；

第六晶体管的控制端输入第一发光控制信号，第六晶体管的第二通路端连接至发光器件；

第二子电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第三电容以及第四电容；

所述第十一晶体管的控制端输入第二驱动控制信号，所述第十一晶体管的第一通路端连接第一电源端，所述第十一晶体管的第二通路端连接第十四晶体管的第一通路端；

第十二晶体管的控制端输入第二数据写入控制信号，第十二晶体管的第一通路端连接第二数据线，第十二晶体管的第二通路端连接第十四晶体管的控制端；

第十三晶体管的控制端输入第二复位控制信号，第十三晶体管的第一通路端连接第三电容的一端，第十三晶体管的第二通路端连接第二电源端；

第三电容的另一端连接至第十四晶体管的控制端；第十四晶体管的第二通路端连接至第十六晶体管的第一通路端；

第十五晶体管的控制端输入第二补偿控制信号，第十五晶体管的第一通路端输入参考信号，第十五晶体管的第二通路端连接至第十四晶体管的控制端；

第四电容的一端连接至第十三晶体管的第一通路端，第四电容的另一端连接至第十六晶体管的第一通路端；

第十六晶体管的控制端输入第二发光控制信号，第十六晶体管的第二通路端连接至发光器件。

优选的，所述第一时间段和所述第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段。

本发明还公开一种显示装置，包括所述的像素电路。

本发明还公开一种像素驱动方法，所述像素驱动方法适用于上述像素电路，包括：

步骤1、第一时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号向所述发光器件输出相应的驱动电流；

步骤2、第二时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号向所述发光器件输出相应的驱动电流；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；

所述步骤1和所述步骤2交替执行。

本发明还公开一种像素电路，包括：第一子电路、第二子电路和发光器件；

所述第一子电路，与所述发光器件的第一端、扫描线、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号在第一时间段时输出重置信号至电路、对电路进行补偿动作，以及在第二时间段时向发光器件输出相应的驱动电流和向像素单元写入数据信号；

所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号，以及在第二时间段时输出重置信号至电路和对电路进行补偿动作；

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

优选的，所述第一子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第六晶体管、第一电容以及第二电容；

所述第一晶体管的控制端输入第一驱动控制信号，所述第一晶体管的第一通路端连接第一电源端，所述第一晶体管的第二通路端连接第四晶体管的第一通路端；

第二晶体管的控制端与第三晶体管的控制端相连接并输入第一数据写入控制信号或第一补偿控制信号，第二晶体管的第一通路端连接第一数据线，所述第一数据线用于分时输入第一数据信号或第一复位控制信号，第二晶体管的第二通路端连接第四晶体管的控制端；

第三晶体管的第一通路端连接第一电容的一端，第三晶体管的第二通路端连接第二电源端；

第一电容的另一端连接至第四晶体管的控制端；第四晶体管的第二通路端连接至第六晶体管的第一通路端；

第二电容的一端连接第三晶体管的第一通路端，第二电容的另一端连接第六晶体管的第一通路端；

第六晶体管的控制端输入第一发光控制信号，第六晶体管的第二通路端连接第二电源端；

第二子电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十六晶体管、第三电容以及第四电容；

所述第十一晶体管的控制端输入第二驱动控制信号，所述第十一晶体管的第一通路端连接第一电源端，所述第十一晶体管的第二通路端连接第十四晶体管的第一通路端；

第十二晶体管的控制端与第十三晶体管的控制端相连接并输入第二数据写入控制信号或第二补偿控制信号，第十二晶体管的第一通路端连接第二数据线，所述第二数据线用于分时输入第二数据信号或第二复位控制信号，第十二晶体管的第二通路端连接第十四晶体管的控制端；

第十三晶体管的第一通路端连接第三电容的一端，第十三晶体管的第二通路端连接第二电源端；

第三电容的另一端连接至第十四晶体管的控制端；第十四晶体管的第二通路端连接至第十六晶体管的第一通路端；

第四电容的一端连接第十三晶体管的第一通路端，第四电容的另一端连接第十六晶体管的第一通路端；

第十六晶体管的控制端输入第二发光控制信号，第十六晶体管的第二通路端连接第二电源端。

优选的，所述第一时间段和所述第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段。

本发明还公开了一种显示装置，其特征在于，包括如上述权利要求6-8任意一项所述的像素电路。

本发明还公开了一种像素驱动方法，其特征在于，所述像素驱动方法适用于上述像素电路，包括：

步骤1、第一时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号输出重置信号至电路以及对电路进行补偿动作；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号；

步骤2、第二时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号输出重置信号至电路以及对电路进行补偿动作；

所述步骤1和所述步骤2交替执行。

与现有技术相比，本发明通过修改原有4T2C电路的结构，采用两个子电路交替工作，电路补偿与发光不在一帧的时间内同时发生，提高电路补偿效果和发光效率。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为现有技术像素驱动电路架构为2T1C示意图；

图2为现有技术中一种4T2C像素补偿电路的示意图；

图3为现有技术中另一种4T2C像素补偿电路的示意图；

图4为本发明一种像素电路的具体电路结构示意图；

图5为本发明一种像素电路的时序图；

图6为本发明另一种像素电路的具体电路结构示意图；

图7为本发明另一种像素电路的时序图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

图4为本发明一种像素电路的电路示意图；如图4所示，一种像素电路，包括：第一子电路(图4中表示为A)、第二子电路(图4中表示为B)和发光器件D；

所述第一子电路，与所述发光器件的第一端、扫描线(图未示)、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和参考信号Ref在第一时间段时输出重置信号至电路并对电路进行补偿动作、第一数据线提供的第一数据信号向像素单元写入数据信号以及在第二时间段时向发光器件输出相应的驱动电流，其中参考信号Ref为电路提供的。

所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流，以及在第二时间段时输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号。

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

其中，第一电源端接入高电平，第二电源端接入低电平；第一数据线和第二数据线为相邻的两个数据线。本实施例中像素电路的第一子电路和第二子电路为两侧电路架构对称方式，其中左右单侧的子电路在原来4T2C的基础上增加一条参考信号线，增加了2个TFT，分别用来控制参考信号的写入和输入到发光器件的驱动信号。电路左侧称为第一子电路，右侧称为第二子电路。

具体的，如图4所示，所述第一子电路包括：第一晶体管T1_A、第二晶体管T2_A、第三晶体管T3_A、第四晶体管T4_A、第五晶体管T5_A、第六晶体管T6_A、第一电容C1_A以及第二电容C2_A；

所述第一晶体管T1_A的控制端输入第一驱动控制信号ScanA-1，所述第一晶体管T1_A的第一通路端连接第一电源端ELVDD，所述第一晶体管T1_A的第二通路端连接第四晶体管T4_A的第一通路端；

第二晶体管T2_A的控制端输入第一数据写入控制信号ScanA-2，第二晶体管T2_A的第一通路端连接第一数据线DataA，第二晶体管T2_A的第二通路端连接第四晶体管T4_A的控制端；

第三晶体管T3_A的控制端输入第一复位控制信号ScanA-4，第三晶体管T3_A的第一通路端连接第一电容C1_A的一端，第三晶体管T3_A的第二通路端连接第二电源端Vss；

第一电容C1_A的另一端连接至第四晶体管T4_A的控制端；第四晶体管T4_A的第二通路端连接至第六晶体管T6_A的第一通路端；

第五晶体管T5_A的控制端输入第一补偿控制信号ScanA-3，第五晶体管T5_A的第一通路端输入参考信号Ref，第五晶体管T5_A的第二通路端连接至第四晶体管T4_A的控制端；

第二电容C2_A的一端连接至第三晶体管T3_A的第一通路端，第二电容C2_A的另一端连接至第六晶体管T6_A的第一通路端；

第六晶体管T6_A的控制端输入第一发光控制信号ScanA，第六晶体管T6_A的第二通路单连接至发光器件D。

所述第一子电路的扫描线提供的扫描信号包括第一驱动控制信号ScanA-1、第一数据写入控制信号ScanA-2、第一复位控制信号ScanA-4、第一补偿控制信号ScanA-3和第一发光控制信号ScanA。

第二子电路包括：第十一晶体管T1_B、第十二晶体管T2_B、第十三晶体管T3_B、第十四晶体管T4_B、第十五晶体管T5_B、第十六晶体管T6_B、第三电容C1_B以及第四电容C2_B；

所述第十一晶体管T1_B的控制端输入第二驱动控制信号ScanB-1，所述第十一晶体管T1_B的第一通路端连接第一电源端ELVDD，所述第十一晶体管T1_B的第二通路端连接第十四晶体管T4_B的第一通路端；

第十二晶体管T2_B的控制端输入第二数据写入控制信号ScanB-2，第十二晶体管T2_B的第一通路端连接第二数据线DataB，第十二晶体管T2_B的第二通路端连接第十四晶体管T4_B的控制端；

第十三晶体管T3_B的控制端输入第二复位控制信号ScanB-4，第十三晶体管T3_B的第一通路端连接第三电容C1_B的一端，第十三晶体管T3_B的第二通路端连接第二电源端Vss；

第三电容C1_B的另一端连接至第十四晶体管T4_B的控制端；第十四晶体管T4_B的第二通路端连接至第十六晶体管T6_B的第一通路端；

第十五晶体管T5_B的控制端输入第二补偿控制信号ScanB-3，第十五晶体管T5_B的第一通路端输入参考信号Ref，第十五晶体管T5_B的第二通路端连接至第十四晶体管T4_B的控制端；

第四电容C2_B的一端连接至第十三晶体管T3_B的第一通路端，第四电容C2_B的另一端连接至第十六晶体管T6_B的第一通路端；

第十六晶体管T6_B的控制端输入第二发光控制信号ScanB,第十六晶体管T6_B的第二通路端连接至发光器件D。

所述第二子电路的扫描线提供的扫描信号包括第二驱动控制信号ScanB-1、第二数据写入控制信号ScanB-2、第二复位控制信号ScanB-4、第二补偿控制信号ScanB-3和第二发光控制信号ScanB。本实施例中，优选地，一个第一时间段和一个第二时间段的时长相等，例如两者均可以为1帧、2帧、多帧或任何合适的时段，此时两个驱动模块内的驱动晶体管的老化速度基本一致。作为一种可选实施方案，第一时间段和第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段(第一时间段和第二时间段的时长均为一帧)。

下面以第一子电路为例说明其运行机制。

电路在重置Reset后，所有像素的第二晶体管T2_A与第六晶体管T6_A关闭，第一晶体管T1_A、第三晶体管T3_A、第四晶体管T4_A、第五晶体管T5_A打开，电路进行补偿动作；补偿完成后第一晶体管T1_A、第三晶体管T3_A、第五晶体管T5_A、第六晶体管T6_A关闭，然后逐行扫描打开第二晶体管T2_A，依次写入数据信号；最后一行数据信号写完后第二晶体管T2_A、第三晶体管T3_A、第五晶体管T5_A关闭，第一晶体管T1_A、第四晶体管T4_A、第六晶体管T6_A打开，发光器件进入发光Emission步骤。

将原来在一帧的时间中需要完成的电路重置Reset、电路补偿Compensation、数据信号写入Data input、发光Emission四个步骤分成2帧完成，图5为本发明一种像素电路的时序图。如图5所示，其中电路重置Reset、电路补偿Compensation、数据信号写入Datainput在一帧(Frame1)，发光Emission单独用一帧(Frame2)完成。第一子电路与第二子电路交错完成不同的步骤，例如第一子电路在完成电路重置Reset、电路补偿Compensation、数据信号写入Data input步骤时，第二子电路在完成发光Emission步骤，下一帧再交换，如此相对发光器件来说每一帧都有第一子电路或第二子电路对其提供发光电流，四个步骤的总运行时间变为原来的2倍。

本发明还公开一种显示装置，包括上述像素电路。

本发明还公开一种像素驱动方法，所述像素驱动方法适用于上述像素电路，包括：

步骤1、第一时间段(Frame1)，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号向所述发光器件输出相应的驱动电流；

步骤2、第二时间段(Frame2)，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号向所述发光器件输出相应的驱动电流；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；

所述步骤1和所述步骤2交替执行。

图6为本发明另一种像素电路的电路示意图。如图6所示，另一种像素电路，包括：第一子电路(图6中表示为A)、第二子电路(图6中表示为B)和发光器件；

所述第一子电路，与所述发光器件的第一端、扫描线、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号在第一时间段时输出重置信号至电路、对电路进行补偿动作，以及在第二时间段时向发光器件输出相应的驱动电流和向像素单元写入数据信号；

所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号，以及在第二时间段时输出重置信号至电路和对电路进行补偿动作；

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

具体的，如图6所示，所述第一子电路包括：第一晶体管T1_A、第二晶体管T2_A、第三晶体管T3_A、第四晶体管T4_A、第五晶体管T5_A、第六晶体管T6_A、第一电容C1_A以及第二电容C2_A；

所述第一晶体管T1_A的控制端输入第一驱动控制信号ScanA-1，所述第一晶体管T1_A的第一通路端连接第一电源端，所述第一晶体管T1_A的第二通路端连接第四晶体管T4_A的第一通路端；

第二晶体管T2_A的控制端与第三晶体管T3_A的控制端相连接并输入第一数据写入控制信号ScanA-2或第一补偿控制信号ScanA-3，第二晶体管T2_A的第一通路端连接第一数据线，所述第一数据线用于分时输入第一数据信号Data A或第一复位控制信号ScanA-4，第二晶体管T2_A的第二通路端连接第四晶体管T4_A的控制端；

第三晶体管T3_A的第一通路端连接第一电容C1_A的一端，第三晶体管T3_A的第二通路端连接第二电源端；

第一电容C1_A的另一端连接至第四晶体管T4_A的控制端；第四晶体管T4_A的第二通路端连接至第六晶体管T6_A的第一通路端；

第二电容C2_A的一端连接第三晶体管T3_A的第一通路端，第二电容C2_A的另一端连接第六晶体管T6_A的第一通路端；

第六晶体管T6_A的控制端输入第一发光控制信号ScanA，第六晶体管T6_A的第二通路端连接第二电源端。

所述第一子电路的扫描线提供的扫描信号包括第一驱动控制信号ScanA-1、第一数据写入控制信号ScanA-2或第一补偿控制信号ScanA-3和第一发光控制信号Scan。

第二子电路包括：第十一晶体管T1_B、第十二晶体管T2_B、第十三晶体管T3_B、第十四晶体管T4_B、第十六晶体管T6_B、第三电容C1_A以及第四电容C2_A；

所述第十一晶体管T1_B的控制端输入第二驱动控制信号ScanB-1，所述第十一晶体管T1_B的第一通路端连接第一电源端，所述第十一晶体管T1_B的第二通路端连接第十四晶体管T4_B的第一通路端；

第十二晶体管T2_B的控制端与第十三晶体管T3_B的控制端相连接并输入第二数据写入控制信号ScanB-2或第二补偿控制信号ScanB-3，第十二晶体管T2_B的第一通路端连接第二数据线，所述第二数据线用于分时输入第二数据信号Data B或第二复位控制信号ScanB-4，第十二晶体管T2_B的第二通路端连接第十四晶体管T4_B的控制端；

第十三晶体管T3_B的第一通路端连接第三电容C1_A的一端，第十三晶体管T3_B的第二通路端连接第二电源端；

第三电容C1_A的另一端连接至第十四晶体管T4_B的控制端；第十四晶体管T4_B的第二通路端连接至第十六晶体管T6_B的第一通路端；

第四电容C2_B的一端连接第十三晶体管T3_B的第一通路端，第四电容C2_B的另一端连接第十六晶体管T6_B的第一通路端；

第十六晶体管T6_B的控制端输入第二发光控制信号ScanB，第十六晶体管T6_B的第二通路端连接第二电源端。

所述第二子电路的扫描线提供的扫描信号包括第二驱动控制信号ScanB-1、第二数据信号Data B或第二复位控制信号ScanB-4和第二发光控制信号ScanB。

本实施例中，优选地，一个第一时间段和一个第二时间段的时长相等，例如两者均可以为1帧、2帧、多帧或任何合适的时段，此时两个驱动模块内的驱动晶体管的老化速度基本一致。作为一种可选实施方案，第一时间段和第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段(第一时间段和第二时间段的时长均为一帧)。

下面以第一子电路为例说明其运行机制。

电路在重置Reset后，所有像素的第二晶体管T2_A与第六晶体管T6_A关闭，第一晶体管T1_A、第三晶体管T3_A、第四晶体管T4_A、第五晶体管T5_A打开，电路进行补偿动作；补偿完成后第一晶体管T1_A、第三晶体管T3_A、第五晶体管T5_A、第六晶体管T6_A关闭，然后逐行扫描打开第二晶体管T2_A，依次写入数据信号；最后一行数据信号写完后第二晶体管T2_A、第三晶体管T3_A、第五晶体管T5_A关闭，第一晶体管T1_A、第四晶体管T4_A、第六晶体管T6_A打开，LED发光进入发光Emission步骤。

将原来在一帧的时间中需要完成的电路重置Reset、电路补偿Compensation、数据信号写入Data input、发光Emission四个步骤分成2帧完成，图7为本发明另一种像素电路的时序图。如图7所示。其中电路重置Reset、电路补偿Compensation在一帧，数据信号写入Data input和发光Emission在另一帧完成。第一子电路与第二子电路交错完成不同的步骤，例如第一子电路在完成电路重置Reset、电路补偿Compensation步骤时，第二子电路在完成数据信号写入Data input、发光Emission步骤，下一帧再交换，如此分配的优点在于没有单独引出参考信号，数据线分不同时间段提供数据信号和参考信号(即图7中标记为DataA信号线分时提供第一数据信号Data A或第一复位控制信号ScanA-4，标记为Data B信号线分时提供第二数据信号Data B或第二复位控制信号ScanB-4)，第二晶体管T2_A与第三晶体管T3_A可共用同一条信号线(即图7中标记为ScanA-2信号线分时提供第一数据写入控制信号ScanA-2或第一补偿控制信号ScanA-3,标记为ScanB-2信号线分时提供第二数据写入控制信号ScanB-2或第二补偿控制信号ScanB-3)，电路规模缩小，补偿时间延长，发光时间缩短，但是四个步骤的总运行时间仍然是改良前的2倍。

本发明以上所述两种像素电路基于相同的技术构思，即将原来在一帧的时间中需要完成的电路重置Reset、电路补偿Compensation、数据信号写入Data input、发光Emission四个步骤分成2帧完成，可以将电路重置Reset、电路补偿Compensation在同一帧完成，数据信号写入Data input、发光Emission在另一帧完成，也可以将电路重置Reset、电路补偿Compensation、数据信号写入Data input在同一帧完成，发光Emission单独一帧完成。通过第一子电路和第二子电路交替工作，提高发光效率，同时也提高电路补偿效果。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括：第一子电路、第二子电路和发光器件；

所述第一子电路，与所述发光器件的第一端、扫描线、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和参考信号在第一时间段时输出重置信号至电路并对电路进行补偿动作、第一数据线提供的第一数据信号向像素单元写入数据信号、以及在第二时间段时向发光器件输出相应的驱动电流；所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流，以及在第二时间段时输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

2.根据权利要求1所述的像素电路，其特征在于，所述第一子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电容以及第二电容；

所述第一晶体管的控制端输入第一驱动控制信号，所述第一晶体管的第一通路端连接第一电源端，所述第一晶体管的第二通路端连接第四晶体管的第一通路端；

第二晶体管的控制端输入第一数据写入控制信号，第二晶体管的第一通路端连接第一数据线，第二晶体管的第二通路端连接第四晶体管的控制端；

第三晶体管的控制端输入第一复位控制信号，第三晶体管的第一通路端连接第一电容的一端，第三晶体管的第二通路端连接第二电源端；

第一电容的另一端连接至第四晶体管的控制端；第四晶体管的第二通路端连接至第六晶体管的第一通路端；

第五晶体管的控制端输入第一补偿控制信号，第五晶体管的第一通路端输入参考信号，第五晶体管的第二通路端连接至第四晶体管的控制端；

第二电容的一端连接至第三晶体管的第一通路端，第二电容的另一端连接至第六晶体管的第一通路端；

第六晶体管的控制端输入第一发光控制信号，第六晶体管的第二通路单连接至发光器件；

第二子电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第三电容以及第四电容；

所述第十一晶体管的控制端输入第二驱动控制信号，所述第十一晶体管的第一通路端连接第一电源端，所述第十一晶体管的第二通路端连接第十四晶体管的第一通路端；

第十二晶体管的控制端输入第二数据写入控制信号，第十二晶体管的第一通路端连接第二数据线，第十二晶体管的第二通路端连接第十四晶体管的控制端；

第十三晶体管的控制端输入第二复位控制信号，第十三晶体管的第一通路端连接第三电容的一端，第十三晶体管的第二通路端连接第二电源端；

第三电容的另一端连接至第十四晶体管的控制端；第十四晶体管的第二通路端连接至第十六晶体管的第一通路端；

第十五晶体管的控制端输入第二补偿控制信号，第十五晶体管的第一通路端输入参考信号，第十五晶体管的第二通路端连接至第十四晶体管的控制端；

第四电容的一端连接至第十三晶体管的第一通路端，第四电容的另一端连接至第十六晶体管的第一通路端；

第十六晶体管的控制端输入第二发光控制信号,第十六晶体管的第二通路端连接至发光器件。

3.根据权利要求1所述的像素电路，其特征在于，所述第一时间段和所述第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段。

4.一种显示装置，其特征在于，包括如上述权利要求1-3任意一项所述的像素电路。

5.一种像素驱动方法，其特征在于，所述像素驱动方法适用于上述权利要求1-3中任一所述的像素电路，包括：

步骤1、第一时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号向所述发光器件输出相应的驱动电流；

步骤2、第二时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号向所述发光器件输出相应的驱动电流；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号输出重置信号至电路、对电路进行补偿动作以及向像素单元写入数据信号；

所述步骤1和所述步骤2交替执行。

6.一种像素电路，其特征在于，包括：第一子电路、第二子电路和发光器件；

所述第一子电路，与所述发光器件的第一端、扫描线、第一数据线和第一电源端连接；所述第一子电路用于根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号在第一时间段时输出重置信号至电路、对电路进行补偿动作，以及在第二时间段时向发光器件输出相应的驱动电流和向像素单元写入数据信号；

所述第二子电路，与所述发光器件的第一端、扫描线、第二数据线和第一电源端连接；所述第二子电路用于根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号在第一时间段时向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号，以及在第二时间段时输出重置信号至电路和对电路进行补偿动作；

所述发光器件，其第二端与第二电源端连接，用于根据接收到的驱动电流进行发光。

7.根据权利要求6所述的像素电路，其特征在于：

所述第一子电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第六晶体管、第一电容以及第二电容；

所述第一晶体管的控制端输入第一驱动控制信号，所述第一晶体管的第一通路端连接第一电源端，所述第一晶体管的第二通路端连接第四晶体管的第一通路端；

第二晶体管的控制端与第三晶体管的控制端相连接并输入第一数据写入控制信号或第一补偿控制信号，第二晶体管的第一通路端连接第一数据线，所述第一数据线用于分时输入第一数据信号或第一复位控制信号，第二晶体管的第二通路端连接第四晶体管的控制端；

第三晶体管的第一通路端连接第一电容的一端，第三晶体管的第二通路端连接第二电源端；

第一电容的另一端连接至第四晶体管的控制端；第四晶体管的第二通路端连接至第六晶体管的第一通路端；

第二电容的一端连接第三晶体管的第一通路端，第二电容的另一端连接第六晶体管的第一通路端；

第六晶体管的控制端输入第一发光控制信号，第六晶体管的第二通路端连接第二电源端；

第二子电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十六晶体管、第三电容以及第四电容；

所述第十一晶体管的控制端输入第二驱动控制信号，所述第十一晶体管的第一通路端连接第一电源端，所述第十一晶体管的第二通路端连接第十四晶体管的第一通路端；

第十二晶体管的控制端与第十三晶体管的控制端相连接并输入第二数据写入控制信号或第二补偿控制信号，第十二晶体管的第一通路端连接第二数据线，所述第二数据线用于分时输入第二数据信号或第二复位控制信号，第十二晶体管的第二通路端连接第十四晶体管的控制端；

第十三晶体管的第一通路端连接第三电容的一端，第十三晶体管的第二通路端连接第二电源端；

第三电容的另一端连接至第十四晶体管的控制端；第十四晶体管的第二通路端连接至第十六晶体管的第一通路端；

第四电容的一端连接第十三晶体管的第一通路端，第四电容的另一端连接第十六晶体管的第一通路端；

第十六晶体管的控制端输入第二发光控制信号，第十六晶体管的第二通路端连接第二电源端。

8.根据权利要求6所述的像素电路，其特征在于，所述第一时间段和所述第二时间段中的一者为奇数帧时间段，另一者为偶数帧时间段。

9.一种显示装置，其特征在于，包括如上述权利要求6-8任意一项所述的像素电路。

10.一种像素驱动方法，其特征在于，所述像素驱动方法适用于上述权利要求6-8中任一所述像素电路，包括：

步骤1、第一时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号输出重置信号至电路以及对电路进行补偿动作；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号；

步骤2、第二时间段，所述第一子电路根据所述扫描线提供的扫描信号和所述第一数据线提供的第一数据信号向所述发光器件输出相应的驱动电流以及向像素单元写入数据信号；第二子电路根据所述扫描线提供的扫描信号和所述第二数据线提供的第二数据信号输出重置信号至电路以及对电路进行补偿动作；

所述步骤1和所述步骤2交替执行。

Images