Nothing Special   »   [go: up one dir, main page]

CN110634832A - 一种基于硅通孔转接板的封装结构及其制作方法 - Google Patents

一种基于硅通孔转接板的封装结构及其制作方法 Download PDF

Info

Publication number
CN110634832A
CN110634832A CN201910809269.7A CN201910809269A CN110634832A CN 110634832 A CN110634832 A CN 110634832A CN 201910809269 A CN201910809269 A CN 201910809269A CN 110634832 A CN110634832 A CN 110634832A
Authority
CN
China
Prior art keywords
silicon
chip
silicon via
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910809269.7A
Other languages
English (en)
Inventor
李恒甫
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianfang Semiconductor Co Ltd filed Critical Shanghai Xianfang Semiconductor Co Ltd
Priority to CN201910809269.7A priority Critical patent/CN110634832A/zh
Publication of CN110634832A publication Critical patent/CN110634832A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种基于硅通孔转接板的封装结构及其制作方法。上述基于硅通孔转接板的封装结构包括：转接板，开设有贯通其正面和背面的第一硅通孔和第二硅通孔；第一芯片，设置在转接板靠近正面的一侧，且与第一硅通孔电连接；第一塑封体，包封第一芯片，第一塑封体内设置有第一导电互联结构，第一导电互联结构与第二硅通孔电连接；第二芯片，设置在第一芯片背离第一硅通孔的一侧，且与第一导电互联结构电连接；重布线结构，设置在转接板靠近背面的一侧，且分别与第一硅通孔和第二硅通孔电连接。封装密度高，封装尺寸更紧凑，输出终端I/O数量多，适用于多种尺寸的芯片封装，芯片位置排布灵活性高，硅通孔利用率高，降低封装成本，适于广泛推广和应用。

Description

一种基于硅通孔转接板的封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种基于硅通孔转接板的封装结构及其制作方法。
背景技术
随着目前对电子产品高传输、高带宽、低功耗、低延迟的要求越来越高，对多芯片封装技术的需求也不断增加，新的封装技术层出不穷，不仅要实现多芯片的高密度封装，还需要封装尺寸更加紧凑、有更多的输出终端I/O数量，而基于硅通孔转接板相关的封装技术是满足此要求的技术之一。TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，这是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案，被称为继引线键合(wire bonding)、载带键合(TAB)和倒装芯片(FC)之后的第4代封装技术。TSV技术不仅能够实现高集成还可以满足实现高性能、低延迟、高频率、大宽带等特点的产品需要。
中国专利文献(CN105428331A)公开了一种基于硅通孔转接板的封装结构，包括硅通孔转接板、倒装芯片、底部填充胶、塑封料和BGA焊球，倒装芯片倒装焊在硅通孔转接板的正面，塑封料包封倒装芯片以及硅通孔转接板，并裸露硅通孔转接板的背面，硅通孔转接板背面植BGA焊球，底部填充胶位于倒装芯片与硅通孔转接板之间。这种封装结构结合了扇出及转接板技术实现系统级封装，使多颗裸芯片或多组堆叠芯片组件组装在一块硅通孔转接板上，形成二维封装结构，不满足多芯片三维封装的需求，封装密度小，使不同尺寸的芯片封装受到限制，并且对于硅通孔转接板上硅通孔的利用率不高，不利于降低封装成本。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的基于硅通孔转接板的封装结构不满足多芯片三维封装的需求、封装密度小、不适用多种尺寸芯片封装、不利于降低封装成本缺陷，从而提供一种基于硅通孔转接板的封装结构及其制作方法。
本发明第一方面提供一种基于硅通孔转接板的封装结构，包括：
转接板，开设有贯通其正面和背面的第一硅通孔和第二硅通孔；
第一芯片，设置在所述转接板靠近正面的一侧，且与所述第一硅通孔电连接；
第一塑封体，包封所述第一芯片，所述第一塑封体内设置有第一导电互联结构，所述第一导电互联结构与所述第二硅通孔电连接；
第二芯片，设置在所述第一芯片背离所述第一硅通孔的一侧，且与所述第一导电互联结构电连接；
重布线结构，设置在所述转接板靠近背面的一侧，且分别与所述第一硅通孔和所述第二硅通孔电连接。
进一步地，所述第一导电互联结构包括：
导电件，贯通所述第一塑封体的正面和背面，所述导电件包括导电柱或导电孔；
第一转移线，其一端与所述导电件连接，另一端与所述第二硅通孔连接。
进一步地，所述重布线结构包括第二转移线和外接焊球，所述第二转移线的一端与所述第一硅通孔或第二硅通孔连接，另一端与所述外接焊球连接。
进一步地，所述第一芯片通过第二导电互联结构与所述第一硅通孔电连接，所述第二导电互联结构包封在所述第一塑封体内。
进一步地，所述的基于硅通孔转接板的封装结构还包括包封所述第二芯片的第二塑封体。
进一步地，所述第二芯片通过第三导电互联结构与所述第一导电互联结构电连接，所述第三导电互联结构包封在所述第二塑封体内。
进一步地，所述第一芯片远离所述第一硅通孔的一面与所述第一塑封体的正面齐平。
本发明第二方面提供一种上述的基于硅通孔转接板的封装结构的制作方法，包括：
提供转接板，所述转接板上开设有贯通其正面与背面的第一硅通孔和第二硅通孔；
在所述转接板靠近正面的一侧放置第一芯片，将所述第一芯片的正面与所述第一硅通孔电连接；
制作包封所述第一芯片的第一塑封体及包封在所述第一塑封体内的第一导电互联结构，使所述第一导电互联结构与所述第二硅通孔电连接；
在所述第一芯片背离所述第一硅通孔的一侧放置第二芯片，将所述第二芯片的正面与所述第一导电互联结构电连接；
在所述转接板靠近背面的一侧制作重布线结构，使所述重布线结构分别与所述第一硅通孔和所述第二硅通孔电连接。
进一步地，制作所述第一塑封体及所述第一导电互联结构的方法包括：
在所述第二硅通孔上制作第一转移线，使所述第一转移线的一端与所述第二硅通孔电连接，在所述第一转移线的另一端连接导电件，并制作第一塑封体包封所述第一芯片、第一转移线和导电件；或者
在所述第二硅通孔上制作第一转移线，使所述第一转移线的一端与所述第二硅通孔电连接，制作第一塑封体包封所述第一芯片和第一转移线，在所述第一塑封体上制作通孔暴露出所述第一转移线的另一端，并在所述通孔内形成导电件。
进一步地，所述的基于硅通孔转接板的封装结构的制作方法还包括：
制作第二塑封体包封所述第二芯片。
本发明技术方案，具有如下优点：
1.本发明提供的基于硅通孔转接板的封装结构，利用转接板上的第一硅通孔和第二硅通孔，第一芯片和第二芯片上下堆叠设置，第一芯片与转接板上的第一硅通孔连接，第二芯片通过第一塑封体内的第一导电互联结构与第二硅通孔连接，并设置重布线结构分别与第一硅通孔和第二硅通孔电连接，实现了仅仅基于一块硅通孔转接板的芯片三维集成封装，封装密度高，封装尺寸更紧凑，有更多的输出终端I/O数量，适用于多种尺寸的芯片封装，芯片位置排布灵活性高，并且对于硅通孔转接板上硅通孔的利用率高，有利于降低封装成本，适于广泛推广和应用。
2.本发明提供的基于硅通孔转接板的封装结构，通过设置贯通第一塑封体的导电柱或导电孔及第一转移线实现第二芯片与重布线结构的连接，导电柱或导电孔结构提高了连接关系的可靠性。
3.本发明提供的基于硅通孔转接板的封装结构，可以通过机械研磨、化学刻蚀、UV照射等平坦化工艺使第一塑封体的正面与第一芯片远离第一硅通孔的一面齐平，从而能够有效减小封装结构整体厚度，进而有利于缩小电子产品的体积。
4.本发明提供的基于硅通孔转接板的封装结构的制备方法，合理利用转接板上的硅通孔，实现多芯片三维集成封装，操作简便、易于实现，具有广阔的封装应用前景；通过将加工好的导电件与第一转移线互联后包封或者制作好第一塑封件后开通孔并填充导电金属，制作形成的第一导电互联结构可靠性强，连接稳定。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明申请实施例中基于硅通孔转接板的封装结构的结构示意图；
图2为本发明实施例中基于硅通孔转接板的封装结构的制作方法的流程示意图。
附图标记说明：
1-转接板；2-第一硅通孔；3-第二硅通孔；4-第一芯片；5-第一塑封体；6-第二芯片；7-导电件；8-第一转移线；9-第一焊接结构；10-第三转移线；11-第二塑封体；12-第二焊接结构；13-第四转移线；14-第二转移线；15-外接焊球；16-PCB板。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
第一方面，本发明实施例提供一种基于硅通孔转接板的封装结构。
上述基于硅通孔转接板的封装结构包括：
转接板1，开设有贯通其正面和背面的第一硅通孔2和第二硅通孔3；
第一芯片4，设置在转接板1靠近正面的一侧，且与第一硅通孔2电连接；
第一塑封体5，包封第一芯片4，第一塑封体5内设置有第一导电互联结构，第一导电互联结构与第二硅通孔3电连接；
第二芯片6，设置在第一芯片4背离第一硅通孔2的一侧，且与第一导电互联结构电连接；
重布线结构，设置在转接板1靠近背面的一侧，且分别与第一硅通孔2和第二硅通孔3电连接。
本发明实施例提供的基于硅通孔转接板的封装结构，利用转接板1上的第一硅通孔2和第二硅通孔3，第一芯片4和第二芯片6上下堆叠设置，第一芯片4与转接板1上的第一硅通孔2连接，第二芯片6通过第一塑封体5内的第一导电互联结构与第二硅通孔3连接，并设置重布线结构分别与第一硅通孔2和第二硅通孔3电连接，实现了仅仅基于一块硅通孔转接板的芯片三维集成封装，封装密度高，封装尺寸更紧凑，有更多的输出终端I/O数量，适用于多种尺寸的芯片封装，芯片位置排布灵活性高，并且对于硅通孔转接板上硅通孔的利用率高，有利于降低封装成本，适于广泛推广和应用。
上述转接板1，其材质可以为硅、玻璃等，转接板1上开设的第一硅通孔2和第二硅通孔3贯穿转接板1形成TSV阵列。制备硅通孔转接板的方法属于现有技术，在此不做赘述。本实施例可以直接选用硅通孔转接板成品，或者根据需要制备并使用。第一硅通孔2和第二硅通孔3内部填充物质为导电金属，一般为铜，也可以为铝，钨、钛等其他金属。此外，上述第一硅通孔2和第二硅通孔3结构或材质可以相同或不同，“第一”、“第二”仅为了区分与第一芯片4电连接的硅通孔，以及与第二芯片6电连接的硅通孔。
本实施例对第一芯片4和第二芯片6的类型及结构不作出限制，例如，第一芯片4和第二芯片6可以是芯片本身、电路器件、或者芯片及其相关电路的封装结构，可以为单颗裸芯片或者是多颗裸芯片堆叠形成的芯片组件等，以上均在本发明请求保护的范围内。
第一塑封体5包封第一芯片4，第一塑封体5选用绝缘材料制成，可以为酚醛树脂、环氧树脂等具有光刻能力的有机材料，或者无机材料。
作为本实施例的优选，通过机械研磨、化学刻蚀、UV照射等平坦化工艺方法使第一塑封体5的正面与第一芯片4远离第一硅通孔2的一面齐平，能够有效减小封装结构整体厚度，从而有利于缩小电子产品的体积。
上述第一导电互联结构位于第一塑封体5内，用于连接第二芯片6与重布线结构，凡是能够实现上述功能的导电结构均在本发明请求保护的范围内。作为本实施例的优选，第一导电互联结构包括：导电件7，贯通第一塑封体5的正面和背面，导电件7包括导电柱或导电孔；第一转移线8，其一端与导电件7连接，另一端与第二硅通孔3连接。上述导电件7可以通过光刻或者化学腐蚀、PVD、CVD、电镀等工艺在第一塑封体5内形成通孔，并在通孔内进行导电金属填充以形成导电柱或导电孔，或者可以先将导电柱或导电孔制备成型再使用绝缘材料包封，通过机械研磨、化学刻蚀、UV照射等工艺方法平坦化处理露出导电件7的端部。上述第一转移线8的材质可以为铜、铝、镍、金、锡、银等金属，可以采用电镀、化镀、PVD、CVD等工艺制作。通过设置贯通第一塑封体5的导电柱或导电孔及第一转移线8实现第二芯片6与重布线结构的连接，导电柱或导电孔结构提高了连接关系的可靠性。
上述第一芯片4与第一硅通孔2通过第二导电互联结构电连接，第二导电互联结构包封在第一塑封体5内。第一芯片4的正面可以朝向或背离第一硅通孔2的一侧设置，优选地，第一芯片4的正面朝向第一硅通孔2的一侧设置，通过第一焊接结构9及第三转移线10与第一硅通孔2电连接，第一焊接结构9可以是凸点结构也可以是金属直接键合(图中仅示出了凸点键合结构)，如铜铜键合结构，第一焊接结构9的材质可以为铜、镍、锡、银、金等金属；第三转移线10的一端连接第一焊接结构9，另一端连接第一硅通孔2，第三转移线10的材质可以为铜、铝、镍、金、锡、银等金属，可以采用电镀、化镀、PVD、CVD等工艺制作。
作为本实施例的优选，基于硅通孔转接板的封装结构还包括包封第二芯片6的第二塑封体11。
第二芯片6的正面可以朝向或远离第二硅通孔3的一侧设置。优选地，第二芯片6的正面朝向第二硅通孔3的一侧设置，第二芯片6通过第三导电互联结构与第一导电互联结构电连接，第三导电互联结构包封在第二塑封体11内。具体地，第三导电互联结构包括第二焊接结构12和第四转移线13，第二芯片6的正面通过第二焊接结构12、第四转移线13与第一导电互联结构电连接，第二焊接结构12可以是凸点结构也可以是金属直接键合(图中仅示出了凸点键合结构)，如铜铜键合结构，第二焊接结构12的材质可以为铜、镍、锡、银、金等金属；第四转移线13的一端连接第二焊接结构12，另一端连接第一导电互联结构，第四转移线13的材质可以为铜、铝、镍、金、锡、银等金属，可以采用电镀、化镀、PVD、CVD等工艺制作。
上述重布线结构，也即用于将第一芯片4和第二芯片6与其他器件(如PCB板16)信号导通的结构，实现第一芯片4和第二芯片6的扇出封装。作为本实施例的优选，重布线结构包括第二转移线14和外接焊球15，第二转移线14的一端与第一硅通孔2或第二硅通孔3连接，另一端与外接焊球15连接。具体地，上述第二转移线14的材质一般为铜，也可以为铝，钨、钛等其他金属，外接焊球15为凸点结构，其材质可以为锡、镍、金或者其他金属，外接焊球15用于与其他器件，如PCB板16(印刷电路板)电连接。
第二方面，本实施例提供一种上述的基于硅通孔转接板的封装结构的制作方法。
上述制作方法包括步骤S1-S5：
步骤S1，提供转接板1，转接板1上开设有贯通其正面与背面的第一硅通孔2和第二硅通孔3。
上述设置有第一硅通孔2和第二硅通孔3的转接板1采用现有技术中制作硅通孔转接板的方法制得。为了便于后续制备过程，将转接板1通过粘附层连接在载片上。
步骤S2，在转接板1靠近正面的一侧放置第一芯片4，将第一芯片4的正面与第一硅通孔2电连接。
作为本实施例的优选，将第一芯片4的正面朝向转接板1设置，先在第一硅通孔2上制作第三转移线10，采用电镀、化镀、PVD、CVD等工艺制作，之后在第三转移线10上制作第一焊接结构9，采用凸点键合或金属直接键合的方式。
步骤S3，制作包封第一芯片4的第一塑封体5及包封在第一塑封体5内的第一导电互联结构，使第一导电互联结构与第二硅通孔3电连接。
作为本实施例的一种可选实施方式，制作第一塑封体5及第一导电互联结构的方法包括：
在第二硅通孔3上制作第一转移线8，使第一转移线8的一端与第二硅通孔3电连接，在第一转移线8的另一端连接导电件7，并制作第一塑封体5包封第一芯片4、第一转移线8和导电件7。
第一转移线8采用电镀、化镀、PVD、CVD等工艺制作。导电件7采用制作好的导电柱或导电孔(中空的导电柱)。优选地，控制导电件7远离第二硅通孔3的一端与第一芯片4的背面齐平，通过机械研磨、化学刻蚀、UV照射等工艺方法使第一塑封体5的正面与第一芯片4的背面以及导电件7远离第二硅通孔3的一端齐平，用以减薄封装结构的厚度。
作为本实施例的另一种可选实施方式，制作第一塑封体5及第一导电互联结构的方法包括：
在第二硅通孔3上制作第一转移线8，使第一转移线8的一端与第二硅通孔3电连接，制作第一塑封体5包封第一芯片4和第一转移线8，在第一塑封体5上制作通孔暴露出第一转移线8的另一端，并在通孔内形成导电件7。
第一转移线8采用电镀、化镀、PVD、CVD等工艺制作。通过光刻或者化学腐蚀、PVD、CVD、电镀等工艺在第一塑封体5上制作通孔，通过导电金属填充形成导电柱或导电孔。优选地，进一步通过机械研磨、化学刻蚀、UV照射等工艺方法使第一塑封体5的正面与第一芯片4的背面以及导电件7远离第二硅通孔3的一端齐平，用以减薄封装结构的厚度。
步骤S4，在第一芯片4背离第一硅通孔2的一侧放置第二芯片6，将第二芯片6的正面与第一导电互联结构电连接。
作为本实施例的优选，在第一导电互联结构远离第二硅通孔3的一端制作第四转移线13，并在第四转移线13不与第一导电互联结构连接的一端制作第二焊接结构12，并将第二芯片6正面的焊盘与第二焊接结构12连接。第四转移线13可以采用电镀、化镀、PVD、CVD等工艺制作，采用凸点键合或金属直接键合的方式制作第二焊接结构12。
作为本实施的优选，在将第二芯片6的正面与第一导电互联结构电连接之后，制作第二塑封体11包封第二芯片6以及第二焊接结构12及第四转移线13，可以采用机械研磨、化学刻蚀、UV照射等工艺方法使第二塑封体11的正面与第二芯片6的背面齐平，用以减薄封装结构的厚度。
步骤S5，在转接板1靠近背面的一侧制作重布线结构，使重布线结构分别与第一硅通孔2和第二硅通孔3电连接。
通过解键合工艺剥离粘附层及载片，并将封装体倒置以进行重布线结构的制备。在第一硅通孔2或第二硅通孔3远离第一芯片4和第二芯片6的一端制作第二转移线14，并在第二转移线14上制作外接焊球15。其中，第二转移线14可以采用电镀、化镀、PVD、CVD等工艺制作，外接焊球15通过电镀或植球的方式制作。进一步地，可以将外接焊球15与PCB板16焊接以进行电子器件制造。
需要强调的是，本申请第一芯片4的数量不限于图中示出的两个，第二芯片6也不限于图中示出的一个，此外，还可以在第二芯片6上方堆叠设置其他芯片等，以上可以根据实际情况进行合理选择和搭配，本发明并不对其作出限制。
本实施例提供的基于硅通孔转接板的封装结构的制备方法，合理利用转接板1上的硅通孔，实现多芯片三维集成封装，操作简便、易于实现，具有广阔的封装应用前景；通过将加工好的导电件7与第一转移线8互联后包封或者制作好第一塑封件后开通孔并填充导电金属，制作形成的第一导电互联结构可靠性强，连接稳定。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种基于硅通孔转接板的封装结构，其特征在于，包括：
转接板(1)，开设有贯通其正面和背面的第一硅通孔(2)和第二硅通孔(3)；
第一芯片(4)，设置在所述转接板(1)靠近正面的一侧，且与所述第一硅通孔(2)电连接；
第一塑封体(5)，包封所述第一芯片(4)，所述第一塑封体(5)内设置有第一导电互联结构，所述第一导电互联结构与所述第二硅通孔(3)电连接；
第二芯片(6)，设置在所述第一芯片(4)背离所述第一硅通孔(2)的一侧，且与所述第一导电互联结构电连接；
重布线结构，设置在所述转接板(1)靠近背面的一侧，且分别与所述第一硅通孔(2)和所述第二硅通孔(3)电连接。
2.根据权利要求1所述的基于硅通孔转接板的封装结构，其特征在于，所述第一导电互联结构包括：
导电件(7)，贯通所述第一塑封体(5)的正面和背面，所述导电件(7)包括导电柱或导电孔；
第一转移线(8)，其一端与所述导电件(7)连接，另一端与所述第二硅通孔(3)连接。
3.根据权利要求1或2所述的基于硅通孔转接板的封装结构，其特征在于，所述重布线结构包括第二转移线(14)和外接焊球(15)，所述第二转移线(14)的一端与所述第一硅通孔(2)或第二硅通孔(3)连接，另一端与所述外接焊球(15)连接。
4.根据权利要求1-3任一所述的基于硅通孔转接板的封装结构，其特征在于，所述第一芯片(4)通过第二导电互联结构与所述第一硅通孔(2)电连接，所述第二导电互联结构包封在所述第一塑封体(5)内。
5.根据权利要求1-4任一所述的基于硅通孔转接板的封装结构，其特征在于，还包括包封所述第二芯片(6)的第二塑封体(11)。
6.根据权利要求5所述的基于硅通孔转接板的封装结构，其特征在于，所述第二芯片(6)通过第三导电互联结构与所述第一导电互联结构电连接，所述第三导电互联结构包封在所述第二塑封体(11)内。
7.根据权利要求1-6任一所述的基于硅通孔转接板的封装结构，其特征在于，所述第一芯片(4)远离所述第一硅通孔(2)的一面与所述第一塑封体(5)的正面齐平。
8.一种权利要求1-7任一所述的基于硅通孔转接板的封装结构的制作方法，其特征在于，包括：
提供转接板(1)，所述转接板(1)上开设有贯通其正面与背面的第一硅通孔(2)和第二硅通孔(3)；
在所述转接板(1)靠近正面的一侧放置第一芯片(4)，将所述第一芯片(4)的正面与所述第一硅通孔(2)电连接；
制作包封所述第一芯片(4)的第一塑封体(5)及包封在所述第一塑封体(5)内的第一导电互联结构，使所述第一导电互联结构与所述第二硅通孔(3)电连接；
在所述第一芯片(4)背离所述第一硅通孔(2)的一侧放置第二芯片(6)，将所述第二芯片(6)的正面与所述第一导电互联结构电连接；
在所述转接板1靠近背面的一侧制作重布线结构，使所述重布线结构分别与所述第一硅通孔(2)和所述第二硅通孔(3)电连接。
9.根据权利要求8所述的基于硅通孔转接板的封装结构的制作方法，其特征在于，制作所述第一塑封体(5)及所述第一导电互联结构的方法包括：
在所述第二硅通孔(3)上制作第一转移线(8)，使所述第一转移线(8)的一端与所述第二硅通孔(3)电连接，在所述第一转移线(8)的另一端连接导电件(7)，并制作第一塑封体(5)包封所述第一芯片(4)、第一转移线(8)和导电件(7)；或者
在所述第二硅通孔(3)上制作第一转移线(8)，使所述第一转移线(8)的一端与所述第二硅通孔(3)电连接，制作第一塑封体(5)包封所述第一芯片(4)和第一转移线(8)，在所述第一塑封体(5)上制作通孔暴露出所述第一转移线(8)的另一端，并在所述通孔内形成导电件(7)。
10.根据权利要求8或9所述的基于硅通孔转接板的封装结构的制作方法，其特征在于，还包括：
制作第二塑封体(11)包封所述第二芯片(6)。
CN201910809269.7A 2019-08-29 2019-08-29 一种基于硅通孔转接板的封装结构及其制作方法 Withdrawn CN110634832A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910809269.7A CN110634832A (zh) 2019-08-29 2019-08-29 一种基于硅通孔转接板的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910809269.7A CN110634832A (zh) 2019-08-29 2019-08-29 一种基于硅通孔转接板的封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN110634832A true CN110634832A (zh) 2019-12-31

Family

ID=68969444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910809269.7A Withdrawn CN110634832A (zh) 2019-08-29 2019-08-29 一种基于硅通孔转接板的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110634832A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668120A (zh) * 2020-06-01 2020-09-15 杭州晶通科技有限公司 一种高密度芯片的扇出型封装结构及其制备方法
CN113044802A (zh) * 2021-04-13 2021-06-29 北京航空航天大学 Mems器件真空封装结构及其制造工艺
CN114334946A (zh) * 2021-12-09 2022-04-12 江苏长电科技股份有限公司 封装结构及制作方法
CN116825746A (zh) * 2023-07-03 2023-09-29 武汉新芯集成电路制造有限公司 半导体封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构
CN107301954A (zh) * 2016-04-15 2017-10-27 恒劲科技股份有限公司 封装基板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN105428331A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构
CN107301954A (zh) * 2016-04-15 2017-10-27 恒劲科技股份有限公司 封装基板的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668120A (zh) * 2020-06-01 2020-09-15 杭州晶通科技有限公司 一种高密度芯片的扇出型封装结构及其制备方法
CN113044802A (zh) * 2021-04-13 2021-06-29 北京航空航天大学 Mems器件真空封装结构及其制造工艺
CN114334946A (zh) * 2021-12-09 2022-04-12 江苏长电科技股份有限公司 封装结构及制作方法
CN116825746A (zh) * 2023-07-03 2023-09-29 武汉新芯集成电路制造有限公司 半导体封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
US9559046B2 (en) Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US9748216B2 (en) Apparatus and method for a component package
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
US8492201B2 (en) Semiconductor device and method of forming through vias with reflowed conductive material
US6294406B1 (en) Highly integrated chip-on-chip packaging
KR101577884B1 (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
TWI843062B (zh) 製造半導體裝置之方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US11742296B2 (en) Electronic package and manufacturing method thereof
TW200929405A (en) System and apparatus for wafer level integration of components
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
TWI559480B (zh) 藉由使用內部堆疊模組的可堆疊封裝
CN112713098A (zh) 天线封装结构及封装方法
US20190148324A1 (en) 3D-Interconnect
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN212303700U (zh) Led芯片系统级封装结构
KR20230064550A (ko) 패키지 인 안테나 장치 및 그 제조 방법
KR20230036986A (ko) 양면 부분 몰딩된 sip 모듈
CN210692484U (zh) 天线封装结构
CN110060983B (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191231