CN110556144B - 存储器装置的编程方法 - Google Patents
存储器装置的编程方法 Download PDFInfo
- Publication number
- CN110556144B CN110556144B CN201810546543.1A CN201810546543A CN110556144B CN 110556144 B CN110556144 B CN 110556144B CN 201810546543 A CN201810546543 A CN 201810546543A CN 110556144 B CN110556144 B CN 110556144B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- program
- target memory
- voltage
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
Abstract
存储器装置的编程方法包括:以一编程电压与一编程码来编程一目标存储器单元;施加一第一验证电压与一第二验证电压于该目标存储器单元,并得到一第一读取数据与一第二读取数据;以及根据该编程码、该第一读取数据与该第二读取数据来判断该目标存储器单元是否通过一真正编程验证及/或一虚拟编程验证。
Description
技术领域
本发明是有关于一种存储器装置的编程方法。
背景技术
闪存是非易失性存储器装置的一种。施加编程电压脉冲至存储器单元,可将数据存储至存储器单元内。
为让存储器单元的阈值电压分布紧缩,在增阶脉冲编程(Incremental StepPulse Programming,ISPP)过程中,可执行一个编程(program)步骤与一个或多个验证(verify)步骤,其中,各编程脉冲可增加存储器单元的阈值电压。而且,在ISPP的各编程脉冲之间,更可以施加编程验证(program verify,PV)脉冲,以验证存储器单元的阈值电压是否超过验证电压,以检查是否编程成功。藉此,ISPP可用于达成阈值电压分布紧缩。
此外,闪存可能具有时间相关漂移(time dependent relaxation)特性。此特性使得存储器单元的阈值电压有可能向下或向上漂移,导致该存储器单元的阈值电压变得无法通过验证且使得阈值电压分布较为宽广。
故而,需要有一种存储器装置的编程方法可紧缩存储器单元的阈值电压分布。
发明内容
本案一实例提出一种存储器装置的编程方法,包括:以一编程电压与一编程码来编程一目标存储器单元;施加一第一验证电压与一第二验证电压于该目标存储器单元,并得到一第一读取数据与一第二读取数据;以及根据该编程码、该第一读取数据与该第二读取数据来判断该目标存储器单元是否通过一真正编程验证及/或一虚拟编程验证。
本案另一实例提出一种存储器装置的编程方法,包括:执行一编程操作与一编程-验证操作于一目标存储器单元,该编程操作与该编程-验证操作包括:施加多个编程电压、多个第一验证电压与多个第二验证电压于该目标存储器单元,其中,各该些第一验证电压与各该些第二验证电压之间的一电压差有关于一时间相关漂移特性;以及决定该目标存储器单元的一阈值电压是否超过各该些第一验证电压及/或各该些第二验证电压,以决定该目标存储器单元是否被编程成功。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合附图详细说明如下:
附图说明
图1显示根据本案第一实施例的存储器装置的编程方法流程图。
图2显示根据本案第一实施例的编程顺序的示意图。
图3显示SLC存储器单元的阈值电压分布图。
图4显示根据本案第二实施例的存储器装置的编程方法流程图。
图5显示根据本案第二实施例的编程顺序的示意图。
图6显示MLC的阈值电压分布图。
图7显示根据本案第三实施例的存储器装置的编程方法流程图。
图8显示根据本案第三实施例的编程顺序的示意图。
图9显示TLC的阈值电压分布图。
【符号说明】
105-130、405-450、705-740:步骤
P(0)~P(n+2):编程电压
VR1、VR2、VR1_A、VR2_A、…、VR1_G、VR2_G:验证电压
L1-L8:曲线
605-620、905-940:范围
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释是以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下,本技术领域普通技术人员可选择性地实施任一实施例中部分或全部的技术特征,或者选择性地将这些实施例中部分或全部的技术特征加以组合。
现请参考图1,其显示根据本案第一实施例的存储器装置的编程方法流程图。图1可适用单层单元(SLC,Single-level cell)。
如图1所示,于步骤105中,输入数据至待编程的多个存储器单元的一目标存储器单元。例如,要编程一个页的所有存储器单元的话,则该页的所有存储器单元乃是同步编程,但该页的所有存储器单元是根据各自位线上的电位来决定是否执行编程操作,其中,位线的电位是0V则执行编程操作,如果位线的电位是Vcc电位则不执行编程操作(Vcc即为系统提供的电源)。
于步骤110中,以编程电压P(n)与编程码PgmCode(n)来编程该目标存储器单元,其中,n为正整数,n的初始值比如但不受限于为0。编程电压P(n)请参考图2。
图2显示根据本案第一实施例的编程顺序(program sequence)的示意图。图3则显示SLC存储器单元的阈值电压分布图,其中,曲线L1-L8分别代表施加不同的编程电压后所得到的阈值电压分布。如图2与图3所示,由于本案第一实施例使用ISPP,故而,该些编程电压乃是渐增,例如但不受限于,以固定步阶来增加。举例来说,在ISPP所用的编程电压范围内,各编程电压以0.5V来增加。亦即,假设编程电压P(n)是17V,则编程电压P(n+1)则是17.5V。如图2所示,于本案第一实施例中,于施加一次编程电压P(n)后,施加2次验证电压VR2与VR1(亦即本案第一实施例属于1P2V)。其中,如上述般,编程电压P(n)是渐增,而验证电压VR2与VR1则是固定的。
至于如何决定要写入的码则将于底下说明。例如但不受限于,第1次的编程时,以初始编程电压P(0)(n=0)与初始编程码PgmCode(0)来编程该目标存储器单元,其中,编程码PgmCode(0)乃是由步骤105所输入的数据来决定。
接着,于步骤115中,施加验证电压VR2与VR1于该目标存储器单元来读取该目标存储器单元,以得到两笔读取数据。
于步骤120中,以下列等式来得到下一编程码PgmCode(n+1)=INV(R1)|INV(R2)|PgmCode(n)(亦即,PgmCode(n+1)={INV(R1)or INV(R2)or PgmCode(n)},其中,R1与R2分别代表以验证电压VR1与VR2所读取到的数据,而INV(R1)与INV(R2)分别代表以验证电压VR1与VR2所读取到的数据的反相。如果PgmCode(n+1)为逻辑1的话,则代表该目标存储器单元已通过虚拟编程验证(pseudo program verify)。详细而言,当PgmCode(n)为逻辑0时,如果INV(R1)或INV(R2)中的至少一者为逻辑1的话。亦即,验证电压VR1与VR2对该目标存储器单元所读取到的数据其中至少一者为逻辑0,则代表该目标存储器单元已通过虚拟编程验证。也就是说,经过ISPP后,如果该目标存储器单元的阈值电压已超过验证电压VR1与VR2中的较小者,则代表该目标存储器单元已通过虚拟编程验证。
此外,在本案第一实施例中,可以先用验证电压VR2来验证/读取该目标存储器单元,再用验证电压VR1来验证/读取该目标存储器单元(如图2的编程顺序所示),其中,验证电压VR2亦可称为真正验证电压,而验证电压VR1亦可称为虚拟验证电压。
在本案第一实施例中,于施加编程电压于该目标存储器单元后,如果该目标存储器单元的阈值电压已超过验证电压VR2(真正验证电压),则代表该目标存储器单元已通过真正编程验证。如果该目标存储器单元已通过真正编程验证,则在本案第一实施例中,可以停止对该目标存储器单元的编程操作。
此外,于施加编程电压于该目标存储器单元后,如果该目标存储器单元的阈值电压未超过验证电压VR2(真正验证电压)但却超过验证电压VR1(虚拟验证电压),则代表该目标存储器单元虽未通过真正编程验证但已通过虚拟编程验证。在本案第一实施例中,在施加编程电压于目标存储器单元后,如果该目标存储器单元的阈值电压超过验证电压VR1(虚拟验证电压),则该目标存储器单元的阈值电压可能会因为时间相关漂移特性,导致在之后的时间点,该目标存储器单元的阈值电压向上漂移而导致该目标存储器单元的阈值电压从低于验证电压VR2(真正验证电压)变成高于验证电压VR2(真正验证电压)。故而,在本案第一实施例中,当决定该目标存储器单元的阈值电压超过验证电压VR1(虚拟验证电压)的话,则视为该目标存储器单元已通过虚拟编程验证。如果该目标存储器单元已通过虚拟编程验证,则在本案第一实施例中,可以停止对该目标存储器单元的编程操作。
如上述般,在本案第一实施例中,对于已经通过真正编程验证或者已通过虚拟编程验证的目标存储器单元,则不再继续施加编程电压。
于步骤125中,决定所施加的编程电压是否已达最大编程电压,或者,决定所有待编程的存储器单元皆已通过编程验证。如果步骤125为是,则流程结束。如果步骤125为否,则流程接至步骤130,增加编程电压P(n)为编程电压P(n+1)(例如,以固定步阶来增加),且将编程码PgmCode(n)更新为编程码PgmCode(n+1)。之后,流程回至步骤110,以编程电压P(n+1)与编程码PgmCode(n+1)来编程该目标存储器单元。
详细来说,于步骤125中,决定是否已达最大编程电压是指,所施加的编程电压是否已达到在该编程电压范围内的最大编程电压。
此外,于步骤125中,「决定是否所有待编程的存储器单元皆已通过编程验证」是指,例如,对一个页的所有存储器单元进行编程,则决定该页的所有存储器单元的各别阈值电压是否皆已高于VR2或VR1的任一者。如果该页的所有存储器单元的各别阈值电压皆已高于VR2或VR1的任一者,则代表该页的所有存储器单元皆已通过编程验证,所以流程结束。如果该页仍有至少一存储器单元的各别阈值电压仍低于VR2与VR1,则该至少一存储器单元未通过编程验证,所以流程继续,以针对未通过编程验证的存储器单元进行编程与验证。
此外,在图2与图3,真正验证电压VR2大于虚拟验证电压VR1,然而,于本案其他可能实施例中,真正验证电压VR2可以小于或等于虚拟验证电压VR1。此亦在本案精神范围内。
此外,在图1的流程的步骤115中,先用真正验证电压VR2读取,之后,才以虚拟验证电压VR1读取。然而,于本案其他可能实施例中,亦可以先用虚拟验证电压VR1读取,之后,才以真正验证电压VR2读取,此亦在本案精神范围内。
此外,在本案第一实施例中,验证电压VR2与VR1之间的差值可能相关于由于时间相关漂移特性所导致的阈值电压漂移量。
如上所述,为解决闪存的时间相关漂移特性,本案第一实施例可以图1至图3的方式来解决。故而,此实施容易与现有的电路整合。
在本案第一实施例中,通过1P2V的编程操作,可使得存储器单元的阈值电压分布更加紧缩。
第二实施例
现请参考图4,其显示根据本案第二实施例的存储器装置的编程方法流程图。图4可适用双层单元(MLC,Multi-level cell)。步骤405与410类似于图1的步骤105与110,故其描述省略。
图5显示根据本案第二实施例的编程顺序的示意图。图6则显示MLC的阈值电压分布图。在图6中,范围605代表擦除状态(erased state)。如果存储器单元的阈值电压落于范围605内,则代表该存储器单元被编程为擦除状态(存储逻辑11)。范围610代表第一编程状态(programmed state),如果存储器单元的阈值电压落于范围610内,则代表该存储器单元被编程为第一编程状态(存储逻辑10)。范围615代表第二编程状态,如果存储器单元的阈值电压落于范围615内,则代表该存储器单元被编程为第二编程状态(存储逻辑00)。范围620代表第三编程状态,如果存储器单元的阈值电压落于范围620内,则代表该存储器单元被编程为第三编程状态(存储逻辑01)。
图5与图6所示,于本案第二实施例中,于施加一次编程电压P(n)后,施加验证电压VR2_A、VR1_A、VR2_B、VR1_B、VR2_C与VR1_C(亦即本案第二实施例亦属于1P2V)。验证电压VR2_A、VR1_A例如可用于验证存储器单元的阈值电压是否落于范围610中。验证电压VR2_B、VR1_B例如可用于验证存储器单元的阈值电压是否落于范围615中。验证电压VR2_C、VR1_C例如可用于验证存储器单元的阈值电压是否落于范围620中。
当然,编程电压P(n)是渐增,而验证电压VR2_A、VR1_A、VR2_B、VR1_B、VR2_C与VR1_C则是固定的。
至于如何决定要写入的码则将于底下说明。例如但不受限于,第1次的编程时,以初始编程电压P(0)(n=0)与初始编程码PgmCode(0)来编程该些存储器单元,其中,编程码PgmCode(0)乃是由步骤405所输入的数据来决定。
接着,于步骤415中,施加验证电压VR2_A与VR1_A于该目标存储器单元来读取该目标存储器单元,以得到读取数据R2_A与R1_A。
于步骤420中,以下列等式来得到下一编程码PgmCode(n+1)=INV(R1_A)|INV(R2_A)|PgmCode(n)(亦即,PgmCode(n+1)={INV(R1_A)or INV(R2_A)or PgmCode(n)},其中,R1_A与R2A分别代表以验证电压VR1_A与VR2_A所读取到的数据,而INV(R1_A)与INV(R2_A)分别代表以验证电压VR1_A与VR2_A所读取到的数据的反相。如果PgmCode(n+1)为逻辑1的话,则代表该目标存储器单元已通过虚拟编程验证。R1_B、R2_B、INV(R1_B)、INV(R2_B)、R1_C、R2_C、INV(R1_C)与INV(R2_C)代表相同意思。
此外,在本案第二实施例中,根据步骤405所输入的用户数据,来决定步骤420所得到的PgmCode(n+1)是否要被使用。亦即,如果用户数据为10,代表该存储器单元应该要被编程为10(图6的范围610),则步骤420所得到的PgmCode(n+1)可用于决定该存储器单元的下一个编程码PgmCode(n+1)。相反地,如果用户数据不是10,则步骤420所得到的PgmCode(n+1)不用于决定该存储器单元的下一个编程码PgmCode(n+1)(亦即,步骤420所得到的PgmCode(n+1)被跳过)。
相似地,步骤425、430、435与440相似于步骤415与420。类似地,根据步骤405所输入的用户数据,来决定步骤430所得到的PgmCode(n+1)是否要被使用。亦即,如果用户数据为00,代表该存储器单元应该要被编程为00(图6的范围615),则步骤430所得到的PgmCode(n+1)可用于决定该存储器单元的下一个编程码PgmCode(n+1)。相反地,如果用户数据不是00,则步骤430所得到的PgmCode(n+1)不用于决定该存储器单元的下一个编程码PgmCode(n+1)(亦即,步骤430所得到的PgmCode(n+1)被跳过)。
类似地,根据步骤405所输入的用户数据,来决定步骤440所得到的PgmCode(n+1)是否要被使用。亦即,如果用户数据为01,代表该存储器单元应该要被编程为01(图6的范围620),则步骤440所得到的PgmCode(n+1)可用于决定该存储器单元的下一个编程码PgmCode(n+1)。相反地,如果用户数据不是01,则步骤440所得到的PgmCode(n+1)不用于决定该存储器单元的下一个编程码PgmCode(n+1)(亦即,步骤440所得到的PgmCode(n+1)被跳过)。
步骤445与450相似于图1的步骤125与130。
相同的,在图5与图6中,真正验证电压VR2_A/VR2_B/VR2_C大于虚拟验证电压VR1_A/VR1_B/VR1_C,然而,于本案其他可能实施例中,真正验证电压VR2_A/VR2_B/VR2_C可以小于或等于虚拟验证电压VR1_A/VR1_B/VR1_C。此亦在本案精神范围内。
此外,在图4的流程的步骤415、425与435中,先用真正验证电压VR2_A/VR2_B/VR2_C读取,之后,才以虚拟验证电压VR1_A/VR1_B/VR1_C读取。然而,于本案其他可能实施例中,亦可以先用虚拟验证电压VR1_A/VR1_B/VR1_C读取,之后,才以真正验证电压VR2_A/VR2_B/VR2_C读取,此亦在本案精神范围内。
在本案第二实施例中,通过1P2V的编程操作,可使得多个存储器单元的阈值电压分布更加紧缩。
第三实施例
现请参考图7,其显示根据本案第三实施例的存储器装置的编程方法流程图。图7可适用三层单元(TLC,Triple-level cell)。步骤705与710类似于图1的步骤105与110,故其描述省略。
图8显示根据本案第三实施例的编程顺序的示意图。图9则显示TLC的阈值电压分布图。在图9中,范围905-940分别代表不同状态。例如,如果存储器单元的阈值电压落于范围915内,则代表该存储器单元被编程为逻辑101,其余可依类推。
如图8与图9所示,于本案第三实施例中,于施加一次编程电压P(n)后,施加多验证电压VR2_A、VR1_A、...、VR2_G与VR1_G(亦即本案第三实施例亦属于1P2V)。验证电压VR2_A、VR1_A例如可用于验证存储器单元的阈值电压是否落于范围910中,其余可依此类推。
当然,编程电压P(n)是渐增,而验证电压VR2_A、VR1_A、...、VR2_G与VR1_G则是固定的。
至于如何决定要写入的码则将于底下说明。例如但不受限于,第1次的编程时,以初始编程电压P(0)(n=0)与初始编程码PgmCode(0)来编程该些存储器单元,其中,编程码PgmCode(0)乃是由步骤705所输入的数据来决定。
接着,于步骤715中,施加验证电压VR2_i与VR1_i(i=A-G)于该目标存储器单元来读取该目标存储器单元,以得到读取数据R2_i与R1_i。
于步骤720中,以下列等式来得到下一编程码PgmCode(n+1)=INV(R1_i)|INV(R2_i)|PgmCode(n)(亦即,PgmCode(n+1)={INV(R1_i)or INV(R2_i)or PgmCode(n)},其中,R1_i与R2_i分别代表以验证电压VR1_i与VR2_i所读取到的数据,而INV(R1_i)与INV(R2_i)分别代表以验证电压VR1_i与VR2_i所读取到的数据的反相。如果PgmCode(n+1)为逻辑1的话,则代表该目标存储器单元已通过虚拟编程验证。
此外,在本案第三实施例中,同样地,根据输入资料,来决定步骤720所得到的PgmCode(n+1)(i=A到G)是否要被使用,其细节如第二实施例所述,于此不重述。亦即,如果用户数据为110,代表该存储器单元应该要被编程为110(图9的范围910),则步骤720所得到的PgmCode(n+1)(i=A)可用于决定该存储器单元的下一个编程码PgmCode(n+1),而其余的PgmCode(n+1)(i=B到G)则不用于决定该存储器单元的下一个编程码PgmCode(n+1,)。
于步骤725中,判断i是否达上限(上限为G)。如果步骤725为否,则于步骤730中更新i(亦即,如果前一个i是A,则更新为B,依此类推)。如果步骤725为是,则流程接续至步骤735。步骤735与740相似于图1的步骤125与130。
相同的,在图8与图9中,真正验证电压VR2_i大于虚拟验证电压VR1_i,然而,于本案其他可能实施例中,真正验证电压VR2_i可以小于或等于虚拟验证电压VR1_i。此亦在本案精神范围内。
此外,在图7的流程的步骤715中,先用真正验证电压VR2_i读取,之后,才以虚拟验证电压VR1_i读取。然而,于本案其他可能实施例中,亦可以先用虚拟验证电压VR1_i读取,之后,才以真正验证电压VR2_i读取,此亦在本案精神范围内。
在本案第三实施例中,通过1P2V的编程操作,可使得多个存储器单元的阈值电压分布更加紧缩。
另外,上述数个实施例亦提出:执行一编程操作与一编程-验证操作于目标存储器单元,该编程操作与该编程-验证操作包括:施加多个编程电压P(n)、多个第一验证电压(如VR1、VR1_A...VR1_G等)与多个第二验证电压(如VR2、VR2_A...VR2_G等)于该目标存储器单元,其细节如上述,于此不重述。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当以权利要求所界定的为准。
Claims (8)
1.一种存储器装置的编程方法,包括:
以一编程电压与一编程码来编程一目标存储器单元;
施加一第一验证电压与一第二验证电压于该目标存储器单元,并得到一第一读取数据与一第二读取数据;以及
根据该编程码、该第一读取数据与该第二读取数据来判断该目标存储器单元是否通过一真正编程验证及/或一虚拟编程验证;
其中,当该目标存储器单元的一阈值电压未超过该第二验证电压,但已超过该第一验证电压,则视为该目标存储器单元已通过该虚拟编程验证,且停止对该目标存储器单元的编程操作。
2.如权利要求1所述的存储器装置的编程方法,其中,
以该第一读取数据的一反相数据、该第二读取数据的一反相数据,或程序代码来得到一下一编程码;以及
根据该目标存储器单元的一位线电位来决定是否对该目标存储器单元执行一编程操作。
3.如权利要求2所述的存储器装置的编程方法,其中,如果所施加的该编程电压未达一最大编程电压,或者该目标存储器单元未通过该真正编程验证也未通过该虚拟编程验证,则增加该编程电压,且将该编程码更新为该下一编程码,以增加的该编程电压与该下一编程码来编程该目标存储器单元。
4.如权利要求1所述的存储器装置的编程方法,其中,当该目标存储器单元的一阈值电压已超过该第二验证电压,则该目标存储器单元已通过该真正编程验证,且停止对该目标存储器单元的编程操作。
5.一种存储器装置的编程方法,包括:
执行一编程操作与一编程-验证操作于一目标存储器单元,该编程操作与该编程-验证操作包括:施加多个编程电压、多个第一验证电压与多个第二验证电压于该目标存储器单元,其中,各这些第一验证电压与各这些第二验证电压之间的一电压差有关于一时间相关漂移特性;以及
决定该目标存储器单元的一阈值电压是否超过各这些第一验证电压及/或各这些第二验证电压,以决定该目标存储器单元是否被编程成功。
6.如权利要求5所述的存储器装置的编程方法,其中,当该目标存储器单元的该阈值电压未超过各这些第二验证电压,但已超过各这些第一验证电压,则视为该目标存储器单元已通过一虚拟编程验证,且停止对该目标存储器单元的编程操作。
7.如权利要求5所述的存储器装置的编程方法,其中,当该目标存储器单元的该阈值电压已超过各这些第二验证电压,则该目标存储器单元已通过一真正编程验证,且停止对该目标存储器单元的编程操作。
8.如权利要求5所述的存储器装置的编程方法,其中,根据该目标存储器单元的一位线电位来决定是否对该目标存储器单元执行一编程操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810546543.1A CN110556144B (zh) | 2018-05-31 | 2018-05-31 | 存储器装置的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810546543.1A CN110556144B (zh) | 2018-05-31 | 2018-05-31 | 存储器装置的编程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110556144A CN110556144A (zh) | 2019-12-10 |
CN110556144B true CN110556144B (zh) | 2021-04-06 |
Family
ID=68734433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810546543.1A Active CN110556144B (zh) | 2018-05-31 | 2018-05-31 | 存储器装置的编程方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110556144B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364442A (zh) * | 2007-08-06 | 2009-02-11 | 海力士半导体有限公司 | 在闪存装置中编程的方法 |
CN101625899A (zh) * | 2008-07-10 | 2010-01-13 | 海力士半导体有限公司 | 对非易失性存储器件进行编程的方法 |
CN101783177A (zh) * | 2009-01-21 | 2010-07-21 | 海力士半导体有限公司 | 对非易失性存储设备进行编程的方法 |
CN102725798A (zh) * | 2009-11-25 | 2012-10-10 | 桑迪士克技术有限公司 | 使用数量减少的验证操作来编程非易失性存储器 |
CN107689237A (zh) * | 2016-08-04 | 2018-02-13 | 旺宏电子股份有限公司 | 电子装置及其存储器电路与其操作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101001416B1 (ko) * | 2009-02-10 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 프로그램 및 독출 방법 |
CN105788641B (zh) * | 2014-12-22 | 2019-09-24 | 旺宏电子股份有限公司 | 存储器装置及其操作方法 |
US9672920B2 (en) * | 2015-03-13 | 2017-06-06 | Macronix International Co., Ltd. | Electronic device, non-volatile memorty device, and programming method |
TWI604449B (zh) * | 2016-08-31 | 2017-11-01 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
-
2018
- 2018-05-31 CN CN201810546543.1A patent/CN110556144B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364442A (zh) * | 2007-08-06 | 2009-02-11 | 海力士半导体有限公司 | 在闪存装置中编程的方法 |
CN101625899A (zh) * | 2008-07-10 | 2010-01-13 | 海力士半导体有限公司 | 对非易失性存储器件进行编程的方法 |
CN101783177A (zh) * | 2009-01-21 | 2010-07-21 | 海力士半导体有限公司 | 对非易失性存储设备进行编程的方法 |
CN102725798A (zh) * | 2009-11-25 | 2012-10-10 | 桑迪士克技术有限公司 | 使用数量减少的验证操作来编程非易失性存储器 |
CN107689237A (zh) * | 2016-08-04 | 2018-02-13 | 旺宏电子股份有限公司 | 电子装置及其存储器电路与其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110556144A (zh) | 2019-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8050097B2 (en) | Method of programming nonvolatile memory device | |
CN104134459B (zh) | 带有可变验证操作的非易失性存储器(nvm) | |
US7969786B2 (en) | Method of programming nonvolatile memory device | |
KR100953045B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR101014926B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증 방법 | |
CN104821184B (zh) | 半导体器件 | |
US8503233B2 (en) | Method of twice programming a non-volatile flash memory with a sequence | |
US9082503B2 (en) | Semiconductor memory device and method of operating the same | |
US9019773B2 (en) | Nonvolatile memory device and method of operating the same | |
US20140293696A1 (en) | Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same | |
CN109584915B (zh) | 将数据写入至闪存的方法及相关的记忆装置与闪存 | |
JP5891918B2 (ja) | 不揮発性メモリ、電子装置及び検証方法 | |
JP2013143155A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR20090121984A (ko) | 불휘발성 메모리 장치의 소거 방법 | |
US20130159798A1 (en) | Non-volatile memory device and operating method thereof | |
KR20100085659A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US20090285020A1 (en) | Method of programming a multi level cell in a non-volatile memory device | |
CN110473584B (zh) | 固态储存装置中已抹除区块的再验证方法 | |
CN104572324A (zh) | 固态储存装置及其控制方法 | |
CN110556144B (zh) | 存储器装置的编程方法 | |
US8472246B2 (en) | Method of programming a multi-bit per cell non-volatile memory | |
JP2014132512A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
US9478294B2 (en) | Dummy memory erase or program method protected against detection | |
KR20100013962A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
US20200143899A1 (en) | Programming method for memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |