Nothing Special   »   [go: up one dir, main page]

CN110473917B - 一种横向igbt及其制作方法 - Google Patents

一种横向igbt及其制作方法 Download PDF

Info

Publication number
CN110473917B
CN110473917B CN201910777572.3A CN201910777572A CN110473917B CN 110473917 B CN110473917 B CN 110473917B CN 201910777572 A CN201910777572 A CN 201910777572A CN 110473917 B CN110473917 B CN 110473917B
Authority
CN
China
Prior art keywords
type
layer
junction
super
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910777572.3A
Other languages
English (en)
Other versions
CN110473917A (zh
Inventor
张金平
王康
赵阳
刘竞秀
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910777572.3A priority Critical patent/CN110473917B/zh
Publication of CN110473917A publication Critical patent/CN110473917A/zh
Application granted granted Critical
Publication of CN110473917B publication Critical patent/CN110473917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Abstract

本发明属于功率半导体器件技术领域，涉及一种横向IGBT及其制作方法。本发明在传统横向IGBT的基础上在3维方向上引入的超结结构在不影响器件击穿电压的情况下降低了器件的导通电阻，引入的N型电荷存储层能够改善漂移区载流子浓度分布，进一步降低器件的导通压降，同时分离栅结构的引入能够有效屏蔽N型电荷存储层对器件击穿电压的影响并且减小了栅极电容尤其是密勒电容从而提高了器件的开关速度，同时PMOS结构的引入能够加速器件关断状态下载流子的抽取速度，提高了器件的关断速度，减小了器件的开关损耗。

Description

一种横向IGBT及其制作方法
技术领域
本发明属于功率半导体器件技术领域，涉及一种横向IGBT器件及其制作方法。
背景技术
从20世纪80年代绝缘栅双极型晶体管(IGBT)被发明以来，因其结合了MOSFET(绝缘型场效应管)与BJT(双极结型晶体管)的工作机理，具有MOSFET的易于驱动、输入阻抗低、开关速度快的优点，又具有BJT的通态电流大、导通压降低、损耗小、稳定性好的优点。因而其被广泛应用于交通、通信、家用电器及航空航天等各个领域。IGBT的运用极大地改善了电力电子系统的。
IGBT面世以来，如何降低IGBT的损耗一直是人们研究的目标。IGBT是一种电导调制型器件，为了降低IGBT的正向导通压降需要增强其漂移区的电导调制能力。常用的方法是增大阳极PN的注入效率即提高阳极P型杂质的掺杂浓度或降低N型缓冲层的掺杂浓度来提高漂移区载流子的数量达到增强电导调制效果的目的，然而该方法的缺点是漂移区中的过剩载流子造成关断时间过长，关断损耗大等不良影响。另一种方法是采用表面注入增强效应，如在IGBT中引入N型电荷存储层，当从IGBT阳极注入过来的空穴输运到N型电荷存储层下方时，由于N型电荷存储层的势垒作用导致空穴积累，根据电荷平衡要求此处电子浓度也相应增大因此改善了漂移区载流子浓度分布，降低了器件的饱和压降。然而电荷储存层会使器件的击穿电压发生退化，限制器件在高压领域的应用，并且这会增大器件的饱和电流，降低器件短路安全工作能力。
发明内容
为了解决现有技术中存在的问题，本发明提出一种横向3维IGBT结构及其制作方法。本发明的目的是改善IGBT器件导通压降的与器件的开关损耗之间的折中关系，同时消除N 型电荷存储层对器件击穿电压和饱和电流的影响，本发明在传统横向IGBT(图1)的基础上引入超结结构，超结的引入使得在不降低器件击穿电压的情形下降低了器件的导通压降，同时在3维方向上引入分离栅结构、P+埋层与P型基区、N型电荷存储层构成的PMOS结构在器件正向导通的时候使得NMOS沟道的电势嵌位住，这样阳极电流就不会随着阳极电压的增大而增大，从而达到降低器件饱和电流的目的。在器件关断时为空穴提供额外的泄放通路，加快了过剩载流子的抽取速度，因此降低了器件的开关损耗，同时分离栅结构能够抑制N型电荷存储层对器件耐压的影响并且分离栅结构的引入降低了栅极电容尤其是密勒电容，提高了器件的开关速度进一步降低了器件的开关损耗。
本发明提供的一种横向IGBT器件结构，如图2所示(其沿AB线、CD线和EF线的剖面图分别如图3、图4、图5所示)，包括从下至上依次层叠设置的衬底电极1，位于衬底电极1 之上的P型半导体衬底2，位于P型半导体衬底2之上的埋氧层3，其特征在于：在埋氧层3 上方设置有相互独立且并排设置的P型基区7、N型电荷存储层16、超结N柱42，在所述P 型基区7内部设置有相互独立且并排放置的P+接触区9与N+发射区8，在所述超结N柱41 上方并排放置且相互独立的超结P柱42和N型场阻止层5，在所述超结P柱42内部具有P+ 埋层17,在所述N型场阻止层5内部具有P+集电区6，在所述P+接触区9和N+发射区8上方具有发射极金属1，在所述N+发射区8上方和发射极金属侧壁具有介质层13，所述N+发射区8、P型基区7、N型电荷存储层16、P+埋层17上方具有介质层10，所述P+埋层17、超结P柱42上方具有介质层12，所述P+集电区6上方具有集电极金属15，所述N+发射区 8、P型基区7、N型电荷存储层16、P+埋层上部具有介质层10，所述介质层10上方具有栅电极11、分离栅电极19，所述栅电极与分离栅电极具有隔离介质层18，所述分离栅电极19 与发射极金属14等电位，所述N+发射区8沿Z方向截止到栅电极11下方，所述分离栅电极 19与发射极金属直接相连。
进一步的，如图6所示(其沿AB线、CD线和EF线的剖面图分别如图7、图8、图9所示)，本发明的分离栅电极19与发射极金属14被介质层13隔离；
进一步的，如图10所示(其沿AB线、CD线和EF线的剖面图分别如图11、图12、图 13所示)，本发明的分离栅电极19呈L型半包围住栅电极11；
进一步的，如图14所示(其沿AB线、CD线、和EF线的剖面图分别如图15、图16、图 17所示)，本发明的P型基区7结深小于N型电荷存储层16的结深且被N型电荷存储层16 半包围住。
进一步的，本发明中的IGBT器件的半导体材料采用Si、SiC、GaAs或者GaN；
本发明提供的一种横向IGBT制作方法，包括以下步骤：
第一步，选取一定厚度的SOI材料，SOI材料有N型半导体层、埋氧层、P型衬底三部分构成，N型半导体层掺杂浓度为1015～1017个/cm3；P型衬底的掺杂层浓度为1014～1015个 /cm3；
第二步，在N型半导体表面氧化成长一层氧化层，在氧化层上淀积一层多晶并通过光刻、刻蚀形成栅电极和分离栅电极；
第三步，生长一层预氧化层，采用自对准工艺通过离子注入N型杂质并退火制得N型电荷存储层，离子注入的能量为200～500KeV,注入剂量为1013～1014个/cm2，退火温度为1100～ 1200℃，退火时间10～30分钟；离子注入P型杂质并退火制得P型基区7，注入能量为60～ 300KeV，注入剂量为1013～1014个/cm2，退火温度为1100℃～1200℃，退火时间为10～30 分钟；分别离子注入N型杂质和P型杂质，离子注入N型杂质的能量为30～60keV，注入剂量为1015～1016个/cm2，离子注入P型杂质的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟，制得相互接触且并排设置的N+发射区8和P+发射区9；离子注入P型杂质并退火制得超结P柱42，注入能量为100～400KeV,注入剂量为1012～ 1013个/cm2，退火温度为1100℃～1200℃，退火时间为10～40分钟；离子注入P型杂质制得 P型埋层17，离子注入能量为30～60keV，注入剂量为1013～1015个/cm2，离子注入N型杂质并退火制得N型场阻止层5，离子注入能量为200～500KeV,注入剂量为1013～1014个/cm2，退火温度为1100～1200℃，退火时间10～50分钟；离子注入P型杂质制得P型集电区6，注入能量为40～60KeV，注入剂量为1012～1013个/cm2。
第四步，在正面淀积介质层并通过光刻、刻蚀等步骤刻蚀出发射极金属接触区和集电极金属接触区并淀积金属并刻蚀掉多余部分金属制作出发射极金属14与集电极金属15；
第五步，翻转硅片并淀积金属制作衬底电极1
即完成一种横向IGBT的制备。
上述方案中，所述的器件横向方向对应的为图2中所示的坐标系中的x轴方向，器件纵向方向对应的为图2中所示的坐标系中的z轴方向。
本发明的工作原理：
本发明的分离栅电极11与发射极金属14短接，当栅电极14接高于器件阈值电压的高电位、集电极金属15接高电位、发射极金属与分离栅电极接低电位时，器件工作与正向导通状态，由于N型电荷存储层16提供的空穴势垒作用以及超结N柱的掺杂浓度较高，因此器件的漂移区存在大量的载流子，器件的漂移区有很强的的电导调制效应，这大大的降低了器件的导通压降，且PMOS结构使得NMOS沟道电势被嵌位住使得阳极电流不会随着阳极电压的增大而增大，从而降低了器件的饱和电流；当栅电极14、分离栅电极19、发射极金属14接低电位，集电极金属15接高电位时，器件工作于反向阻断状态，分离栅电极19、P型基区8、 N型电荷存储层16与P+埋层17构成的PMOS结构为空穴的抽取提供了额外的通路，加快了漂移载流子的抽取速度，同时超结P柱42与超结N柱41之间相互耗尽，是漂移区电场呈现梯形分布，同时分离栅电极19能够屏蔽N型电荷存储层16对器件耐压的影响，并且分离栅结构的引入降低了器件的栅极电容尤其是密勒电容，提高了器件的开关速度，进一步降低了器件的的开关损耗。
本发明的有益效果表现在：
本发明通过在器件漂移区引入超结结构能够在不影响器件击穿电压的条件下降低器件的正向导通压降，同时由于分离栅结构的引入能够有效屏蔽N型电荷存储层对器件击穿以及分离栅结构的引入降低了器件的栅极电容尤其是密勒电容提高了器件的开关速度，并且分离栅结构与P型基区、N型电荷存储层、P型埋层构成的PMOS结构在器件正向导通时使得NMOS 沟道电势被嵌位住，从而使得器件的阳极电流不会随着阳极电压的增大而增大，从而降低了器件的饱和电流。在器件关断的时候为空穴的抽取提供了额外的通路，因此加快了载流子的抽取速度提高了器件的开关速度并降低了器件的开关损耗。
附图说明
图1为传统横向IGBT结构示意图，其中，1为衬底金属电极，2为P型衬底，3为埋氧层，4为N-型漂移区，5为N型场阻止层，6为P型集电区，7为P型基区，8为N型发射区， 9为P型发射区，10为栅介质层，11为栅多晶电极，12为介质层，13为介质层，14为发射极金属电极，15为集电极金属电极。
图2是本发明实施例1的一种横向IGBT结构示意图；
图3是本发明实施例1的一种横向IGBT沿AB线的剖面示意图；
图4是本发明实施例1的一种横向IGBT沿CD线的剖面示意图；
图5是本发明实施例1的一种横向IGBT沿EF线的剖面示意图；
图6是本发明实施例2的一种横向IGBT结构示意图；
图7是本发明实施例2的一种横向IGBT沿AB线的剖面示意图；
图8是本发明实施例2的一种横向IGBT沿CD线的剖面示意图；
图9是本发明实施例2的一种横向IGBT沿EF线的剖面示意图；
图10是本发明实施例3的一种横向IGBT结构示意图；
图11是本发明实施例3的一种横向IGBT沿AB线的剖面示意图；
图12是本发明实施例3的一种横向IGBT沿CD线的剖面示意图；
图13是本发明实施例3的一种横向IGBT沿EF线的剖面示意图；
图14是本发明实施例4的一种横向IGBT结构示意图；
图15是本发明实施例4的一种横向IGBT沿AB线的剖面示意图；
图16是本发明实施例4的一种横向IGBT沿CD线的剖面示意图；
图17是本发明实施例4的一种横向IGBT沿EF线的剖面示意图；
图18是本发明实施例5的一种横向IGBT结构示意图；
图19是本发明实施例5的一种横向IGBT沿AB线的剖面示意图；
图20是本发明实施例5的一种横向IGBT沿CD线的剖面示意图；
图21是本发明实施例5的一种横向IGBT沿EF线的剖面示意图；
图2至图21中，1为衬底电极，2为P型衬底，3为埋氧层，41为超结N柱，42为超结 P柱，5为N型场阻止层，6为P型集电区，7为P型基区，8为N+发射区，9为P+发射区， 10为栅介质层，11为栅多晶电极，12为介质层，13为介质层，14为发射极金属电极，15为集电极金属电极，16为N型场阻止层，17为P型埋层，18为介质层，19为分离栅多晶电极。
具体实施方式
以下结合附图，对本发明的原理和特性做进一步的说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1
一种横向IGBT器件实施例，如图2所示(其沿AB线、CD线和EF线的剖面图分别如图3、图4及图5所示)，包括：P型半导体衬底2，位于P型半导体衬底2下表面的衬底电极1，位于P型半导体衬底2上表面的埋氧层3，其特征在于在埋氧层上表面并排设置有P型基区7、 N型电荷存储层16、超结N柱41，所述P型基区7的结深为1～2μm，所述超结N柱41沿 X方向的宽度为30～50μm，所述超结N柱41沿Z方向贯穿，所述超结N柱41的掺杂浓度为1015～1017cm-3；在所述P型基区7里设置有并排且相互独立的N+发射区8、P+发射区9， P+发射,9与N+发射区8的结深为0.2～0.5μm，所述P型发射区9沿Z方向贯穿；在所述超结N柱41内部并排设置有超结P柱42、N型场阻止层5，所述超结P柱42与N型电荷存储层16接触，所述超结P柱掺杂42浓度为1015～1017cm-3，所述N型场阻止层5的掺杂浓度为 1015～1017cm-3，所述N型场阻止层5的结深大于或等于超结P柱42的结深，小于或等于超结N柱41的结深，大于或等于P型基区7的结深，所述超结P柱42、N型场阻止层5沿Z 方向贯穿；在所述超结P柱42内部设置有P型埋层17，所述P型埋层17的掺杂浓度为1016～ 1018cm-3，所述P型埋层17与N型电荷存储层16接触，所述P型埋层17的结深小于或等于超结P柱42的结深，所述P型埋层17沿Z方向贯穿或只在分离栅电极19下方存在；在所述N型场阻止层5内部设置有P型集电区6，所述P型集电区6的结深小于或等于N型场阻止层5的结深，所述P型集电区6沿Z方向贯穿；在所述P型发射区9、N型发射区8上表面设置有发射极金属14；在所述N型发射区、P型基区、N型电荷存储层16、P型埋层17 上表面设置有栅介质层10；在所述栅介质层上表面设置有多晶栅电极11、介质层18、多晶分离栅介质层19，其中介质层19的作用是隔离多晶栅电极11与多晶分离栅电极19,；所述N+发射区上表面具有介质层13，所述介质层13的作用是隔离发射极金属与多晶栅电极；在所述P型埋层9、超结P柱42、N型场阻止层5上表面具有介质层12；所述N型发射区沿Z 方向截止到栅电极下方，所述分离栅电极19与发射极金属14直接相连。
实施例2
一种横向IGBT器件实施例，如图6(其沿AB线、CD线及EF线的剖面图分别如图7、图8及图9所示)，包括：P型半导体衬底2，位于P型半导体衬底2下表面的衬底电极1，位于P型半导体衬底2上表面的埋氧层3，其特征在于在埋氧层上表面并排设置有P型基区7、 N型电荷存储层16、超结N柱41，所述P型基区7的结深为1～2μm，所述超结N柱41沿 X方向的宽度为30～50μm，所述超结N柱41沿Z方向贯穿，所述超结N柱41的掺杂浓度为1015～1017cm-3；在所述P型基区7里设置有并排且相互独立的N+发射区8、P+发射区9，P+发射,9与N+发射区8的结深为0.2～0.5μm，所述P型发射区9沿Z方向贯穿；在所述超结N柱41内部并排设置有超结P柱42、N型场阻止层5，所述超结P柱42与N型电荷存储层16接触，所述超结P柱掺杂42浓度为1015～1017cm-3，所述N型场阻止层的掺杂浓度为 1015～1017cm-3，所述N型场阻止层5的结深大于或等于超结P柱42的结深，所超结P柱42、 N型场阻止层5沿Z方向贯穿；在所述超结P柱42内部设置有P型埋层17，所述P型埋层 17的掺杂浓度为1016～1018cm-3，所述P型埋层17与N型电荷存储层16接触，所述P型埋层17的结深小于或等于超结P柱42的结深，所述P型埋层17沿Z方向贯穿；在所述N型场阻止层5内部设置有P型集电区6，所述P型集电区6的结深小于或等于N型场阻止层5 的结深，所述P型集电区6沿Z方向贯穿；在所述P型发射区9、N型发射区8上表面设置有发射极金属14；在所述N型发射区、P型基区、N型电荷存储层16、P型埋层17上表面设置有栅介质层10；在所述栅介质层上表面设置有多晶栅电极11、介质层18、多晶分离栅介质层19，其中介质层19的作用是隔离多晶栅电极11与多晶分离栅电极19,；所述N+发射区上表面具有介质层13，所述介质层13的作用是隔离发射极金属与多晶栅电极和多晶分离栅电极；在所述P型埋层9、超结P柱42、N型场阻止层5上表面具有介质层12；所述N型发射区沿Z方向截止到栅电极下方。
实施例3
一种横向IGBT器件实施例，如图10(其沿AB线、CD线及EF线的剖面图分别如图11、图12及图13所示),在实施例1的基础上通过调节掩模板的开口及光刻、刻蚀、填充多晶等步骤使得分离栅电极19与发射极金属14直接相连并且分离栅电极19呈L型包围栅电极11。
使得分离栅电极与发射极金属直接等电位使得器件在分离栅电极上不需要进行额外的金属走线，并且该形状的分离栅电极能够进一步减下栅极电容尤其是密勒电容，提高器件的开关速度，并且能够进一步屏蔽N型电荷存储层对器件击穿电压的影响。
实施例4
一种横向IGBT器件实施例，如图14(其沿AB线、CD线及EF线的剖面图分别如图15、图16及图17所示),在实施例2的基础上通过调节离子注入的剂量、能量以及时间使得P型基区7的结深小于N型电荷存储层16的结深且P型基区7被N型电荷存储层16半包围住。
通过让N型电子存储层16包围住P型基区7,增强了N型电子存储层16的空穴势垒阻挡作用，提高了漂移区载流子浓度分布，改善器件的正向导通与关断损耗之间的折中关系。
实施例5
一种横向IGBT器件实施例，如图18(其沿AB线、CD线及EF线的剖面图分别如图19、图20及图21所示)，在实施例1的基础上移除超结结结构。
通过移除超结结构说明本发明同样也适用于无超结结构的横向IGBT。

Claims (6)

1.一种横向IGBT，包括：P型半导体衬底(2)，位于P型半导体衬底(2)下表面的衬底电极(1)，位于P型半导体衬底(2)上表面的埋氧层(3)，以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为x轴方向、器件垂直方向为y轴方向、器件纵向方向即第三维方向为z轴方向；其特征在于，沿x轴方向，在埋氧层(3)上表面依次并列设置有P型基区(7)、N型电荷存储层(16)、超结N柱(41)，所述P型基区(7)的结深为1～2μm，所述超结N柱(41)沿x轴的宽度为30～50μm，超结N柱(41)的掺杂浓度为1015～1017cm-3；在所述P型基区(7)上层有并列设置且相互独立的N+发射区(8)、P+发射区(9)，P+发射区(9)与N+发射区(8)的结深为0.2～0.5μm；在所述超结N柱(41)内部并排设置有超结P柱(42)、N型场阻止层(5)，所述超结P柱(42)与N型电荷存储层(16)接触，超结P柱(42)的掺杂浓度为1015～1017cm-3，所述N型场阻止层(5)的掺杂浓度为1015～1017cm-3，N型场阻止层(5)的结深大于或等于超结P柱(42)的结深，N型场阻止层(5)的结深小于或等于超结N柱(41)的结深，N型场阻止层(5)的结深大于或等于P型基区(7)的结深；在所述超结P柱(42)上层设置有P型埋层(17)，所述P型埋层(17)的掺杂浓度为1016～1018cm-3，P型埋层(17)与N型电荷存储层(16)接触，所述P型埋层(17)的结深小于或等于超结P柱(42)的结深；在所述N型场阻止层(5)上层设置有P型集电区(6)，所述P型集电区(6)的结深小于或等于N型场阻止层(5)的结深；在所述P+发射区(9)、部分N+发射区(8)上表面设置有发射极金属(14)；在所述部分N+发射区(8)、P型基区(7)、N型电荷存储层(16)、P型埋层(17)上表面设置有栅介质层(10)；沿z轴方向，在所述栅介质层(10)上表面依次设置有多晶栅电极(11)、介质层(18)、多晶分离栅电极(19)，其中介质层(18)的作用是隔离多晶栅电极(11)与多晶分离栅电极(19)；发射极金属(14)通过介质层(13)与多晶栅电极(11)隔离；在所述P型埋层(17)、超结P柱(42)、N型场阻止层(5)上表面具有介质层(12)；沿z轴方向，所述N+发射区(8)仅位于栅电极(11)下方，所述分离栅电极(19)与发射极金属(14)直接相连；所述P型集电区(6)上表面具有集电极金属(15)。
2.根据权利要求1所述的一种横向IGBT，其特征在于通过调节掩模板的开口及光刻、刻蚀、填充多晶等步骤使得分离栅电极(19)与发射极金属(14)直接相连并且分离栅电极(19)呈L型包围栅电极(114)，其特征在于，通过调节离子注入的剂量、能量以及时间使得P型基区(7)的结深小于N型电荷存储层(16)的结深且P型基区(7)被N型电荷存储层(16)半包围住。
3.根据权利要求1所述的一种横向IGBT，其特征在于移除所述超结结构。
4.根据权利要求1所述的一种横向IGBT，其特征在于，IGBT器件的半导体材料采用Si、SiC、GaAs或者GaN。
5.一种横向IGBT，包括：P型半导体衬底(2)，位于P型半导体衬底(2)下表面的衬底电极(1)，位于P型半导体衬底(2)上表面的埋氧层(3)，其特征在于在埋氧层上表面并排设置有P型基区(7)、N型电荷存储层(16)、超结N柱(41)，所述P型基区(7)的结深为1～2μm，所述超结N柱(41)沿X方向的宽度为30～50μm，所述超结N柱(41)沿Z方向贯穿，所述超结N柱(41)的掺杂浓度为1015～1017cm-3；在所述P型基区(7)里设置有并排且相互独立的N+发射区(8)、P+发射区(9)，P+发射区(9)与N+发射区(8)的结深为0.2～0.5μm，所述P+发射区(9)沿Z方向贯穿；在所述超结N柱(41)内部并排设置有超结P柱(42)、N型场阻止层(5)，所述超结P柱(42)与N型电荷存储层(16)接触，所述超结P柱(42)掺杂浓度为1015～1017cm-3，所述N型场阻止层的掺杂浓度为1015～1017cm-3，所述N型场阻止层(5)的结深大于或等于超结P柱(42)的结深，所述超结P柱(42)、N型场阻止层(5)沿Z方向贯穿；在所述超结P柱(42)内部设置有P型埋层(17)，所述P型埋层(17)的掺杂浓度为1016～1018cm-3，所述P型埋层(17)与N型电荷存储层(16)接触，所述P型埋层(17)的结深小于或等于超结P柱(42)的结深，所述P型埋层(17)沿Z方向贯穿；在所述N型场阻止层(5)内部设置有P型集电区(6)，所述P型集电区(6)的结深小于或等于N型场阻止层(5)的结深，所述P型集电区(6)沿Z方向贯穿；在所述P+发射区(9)、N+发射区(8)上表面设置有发射极金属(14)；在所述N+发射区(8)、P型基区、N型电荷存储层(16)、P型埋层(17)上表面设置有栅介质层(10)；在所述栅介质层上表面设置有多晶栅电极(11)、介质层(18)、多晶分离栅介质层(19)，其中多晶分离栅介质层(19)的作用是隔离多晶栅电极(11)与多晶分离栅介质层(19)；所述N+发射区上表面具有介质层(13)，所述介质层(13)的作用是隔离发射极金属与多晶栅电极和多晶分离栅电极；在所述P型埋层(17)、超结P柱(42)、N型场阻止层(5)上表面具有介质层(12)；所述N+发射区(8)沿Z方向截止到栅电极下方。
6.一种横向IGBT的制作方法，其特征在于，包括：
第一步，选取一定厚度的SOI材料，SOI材料有N型半导体层、埋氧层、P型衬底三部分构成，N型半导体层掺杂浓度为1015～1017个/cm3；P型衬底的掺杂层浓度为1014～1015个/cm3；
第二步，在N型半导体表面氧化成长一层氧化层，在氧化层上淀积一层多晶并通过光刻、刻蚀形成栅电极和分离栅电极；
第三步，生长一层预氧化层，采用自对准工艺通过离子注入N型杂质并退火制得N型电荷存储层，离子注入的能量为200～500KeV,注入剂量为1013～1014个/cm2，退火温度为1100～1200℃，退火时间10～30分钟；离子注入P型杂质并退火制得P型基区，注入能量为60～300KeV，注入剂量为1013～1014个/cm2，退火温度为1100℃～1200℃，退火时间为10～30分钟；分别离子注入N型杂质和P型杂质，离子注入N型杂质的能量为30～60keV，注入剂量为1015～1016个/cm2，离子注入P型杂质的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟，制得相互接触且并排设置的N+发射区和P+发射区；离子注入P型杂质并退火制得超结P柱，注入能量为100～400KeV,注入剂量为1012～1013个/cm2，退火温度为1100℃～1200℃，退火时间为10～40分钟；离子注入P型杂质制得P型埋层，离子注入能量为30～60keV，注入剂量为1013～1015个/cm2，离子注入N型杂质并退火制得N型场阻止层，离子注入能量为200～500KeV,注入剂量为1013～1014个/cm2，退火温度为1100～1200℃，退火时间10～50分钟；离子注入P型杂质制得P型集电区，注入能量为40～60KeV，注入剂量为1012～1013个/cm2；
第四步，在正面淀积介质层并通过光刻、刻蚀等步骤刻蚀出发射极金属接触区和集电极金属接触区并淀积金属并刻蚀掉多余部分金属制作出发射极金属与集电极金属；
第五步，翻转硅片并淀积金属制作衬底电极。
CN201910777572.3A 2019-08-22 2019-08-22 一种横向igbt及其制作方法 Active CN110473917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910777572.3A CN110473917B (zh) 2019-08-22 2019-08-22 一种横向igbt及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910777572.3A CN110473917B (zh) 2019-08-22 2019-08-22 一种横向igbt及其制作方法

Publications (2)

Publication Number Publication Date
CN110473917A CN110473917A (zh) 2019-11-19
CN110473917B true CN110473917B (zh) 2020-09-29

Family

ID=68513633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777572.3A Active CN110473917B (zh) 2019-08-22 2019-08-22 一种横向igbt及其制作方法

Country Status (1)

Country Link
CN (1) CN110473917B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122123B (zh) * 2022-01-26 2022-04-22 成都蓉矽半导体有限公司 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN114937689B (zh) * 2022-06-06 2023-04-28 电子科技大学 一种平面型SiC IGBT及其制作方法
CN117497579B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 碳化硅igbt的结构、制造方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684136A (zh) * 2017-02-27 2017-05-17 电子科技大学 一种soi横向绝缘栅双极晶体管
CN106847884A (zh) * 2017-02-28 2017-06-13 电子科技大学 低关断损耗的soi‑ligbt器件结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761702B2 (en) * 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
TWI608611B (zh) * 2017-01-05 2017-12-11 立錡科技股份有限公司 功率元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684136A (zh) * 2017-02-27 2017-05-17 电子科技大学 一种soi横向绝缘栅双极晶体管
CN106847884A (zh) * 2017-02-28 2017-06-13 电子科技大学 低关断损耗的soi‑ligbt器件结构

Also Published As

Publication number Publication date
CN110473917A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN108321193B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN113838916B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN113838921B (zh) 一种三维沟槽电荷存储型igbt及其制作方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN110473917B (zh) 一种横向igbt及其制作方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN113838920B (zh) 一种具有自偏置pmos的分离栅cstbt及其制作方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN113838922A (zh) 具有载流子浓度增强的分离栅超结igbt器件结构及方法
CN113838918B (zh) 具有载流子浓度增强的超结igbt器件结构及制作方法
CN110504260B (zh) 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant