Nothing Special   »   [go: up one dir, main page]

CN110337694B - 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法 - Google Patents

对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法 Download PDF

Info

Publication number
CN110337694B
CN110337694B CN201980000912.XA CN201980000912A CN110337694B CN 110337694 B CN110337694 B CN 110337694B CN 201980000912 A CN201980000912 A CN 201980000912A CN 110337694 B CN110337694 B CN 110337694B
Authority
CN
China
Prior art keywords
verify
predetermined page
controller
voltage
program voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000912.XA
Other languages
English (en)
Other versions
CN110337694A (zh
Inventor
万维俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011408342.9A priority Critical patent/CN112530497B/zh
Publication of CN110337694A publication Critical patent/CN110337694A/zh
Application granted granted Critical
Publication of CN110337694B publication Critical patent/CN110337694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一种对NAND闪存器件进行编程的方法，包括：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；控制器验证所述预定页面的多个验证电平，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；以及所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面。

Description

对多级单元NAND闪存器件和MLC NAND闪存器件进行编程的 方法
技术领域
本发明涉及半导体器件，并且具体涉及对多级单元(MLC)NAND闪存器件进行编程的方法和MLC NAND闪存器件。
背景技术
NAND闪存被广泛用于移动设备和消费电子产品中的非易失性数据存储，并通过将存储单元编程到不同的程序状态来将数据存储在存储单元的阵列中。在单级单元(SLC)闪存中，存储单元具有两种可能的程序状态，并且在2位多级单元(MLC)闪存中，存储单元具有四种可能的程序状态。闪存可以采用对应于不同程序状态的若干读取电平来从存储单元读取数据。
通常，可以通过向存储单元施加相应的编程电压来将存储单元设置为各种程序状态。然而，存储单元可能劣化并且编程电压的移位可能随时间发生。因此，重要的是在编程之前确定编程电压，并且尤其是闪存的开始编程脉冲。
增量阶跃脉冲编程(Incremental Step Pulse Programming，ISPP)是一种常用于识别编程电压的方法。在ISPP中，施加一系列编程脉冲来选择存储单元以逐渐将存储单元的阈值电压升高到特定阈值电平以上，并且在达到特定阈值电平时，可识别编程电压。然而，当编程电压的偏移很大时，ISPP可能花费长的时间来检测编程电压，因为必须将大量编程脉冲施加到存储单元以便建立所需的阈值电压。
期望提供一种闪存器件和一种减少用于确定开始编程电压和其他编程电压的时间的方法。
发明内容
在本发明的一个实施例中，一种对NAND闪存器件进行编程的方法，包括：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；控制器验证所述预定页面的多个验证电平，所述多个验证电平小于读取所述预定页面的最低程序状态的第一状态验证电压；所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；以及所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面。
在本发明的另一个实施例中，一种NAND闪存器件，包括：NAND闪存、编程电压生成电路以及控制器。所述NAND闪存包括预定页面和其他页面。所述编程电压生成电路耦合到所述NAND闪存并且用于将初始编程电压脉冲施加到所述预定页面。所述控制器耦合到所述NAND闪存和所述编程电压生成电路，并且用于验证所述预定页面的多个验证电平，并在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度。所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压。所述编程电压生成电路还用于将所述后续编程电压脉冲施加到所述预定页面。
对本领域普通技术人员来说，在阅读了在各个图和图示中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将变得显而易见。
附图说明
图1是根据本发明的实施例的多级单元(MLC)NAND闪存器件的框图。
图2是确定图1中的MLC NAND闪存器件的开始编程电压的方法的流程图。
图3是确定用于图2中的方法中的后续编程电压脉冲的方法的流程图。
图4示出了根据本发明的实施例的采用2电平验证的开始编程电压确定方法的示意图。
图5是确定图1中的MLC NAND闪存器件的较高状态编程电压的方法的流程图。
图6示出了存储单元的4个阈值电压分布。
具体实施方式
图1是根据本发明的实施例的多级单元(MLC)NAND闪存器件1的框图。MLC NAND闪存器件1包括编程电压生成电路10、控制器12和NAND闪存14。编程电压生成电路10耦合到NAND闪存14，并且控制器12耦合到编程电压生成电路10和NAND闪存14以控制其操作。NAND闪存14包括多个页面(page)140到14m，其中m是正整数。页面140到14m中的每一个包括布置成阵列的多个存储单元，并且每个存储单元可以被编程为N个可能的程序状态中的一个，其中N可以是8。具体地，可以使用开始编程电压Vpg(1)将每个存储单元编程到最低程序状态，并且使用较高状态编程电压Vpg(n)将每个存储单元编程到较高程序状态，其中n是2与8之间的正整数。因为开始编程电压Vpg(1)和较高状态编程电压Vpg(n)可以随时间移位，所以MLC NAND闪存器件1可以在需要时执行多级验证以确定开始编程电压Vpg(1)和较高状态编程电压Vpg(n)。更具体地，MLC NAND闪存器件1可以在预定页面经历预定计数的程序周期(例如，每100个程序周期)之后确定编程电压Vpg(1)至Vpg(N)，从而校正编程电压Vpg(1)到Vpg(N)的移位。可以检测预定页面(例如，页面140)中的所选存储单元的开始编程电压Vpg(1)和较高状态编程电压Vpg(n)，并将其存储在预定页面140的所选位置1400、140n、140N中。随后，控制器12可以利用开始编程电压Vpg(1)和较高状态编程电压Vpg(n)来对NAND闪存14中的预定页面140或其他页面140m进行编程。
编程电压生成电路10可以将初始编程电压脉冲施加到预定页面140。具体地，编程电压生成电路10可以通过字线将初始编程电压脉冲施加到预定页面140的所选存储单元的栅极端子。初始编程电压脉冲可以是保守选择的默认出厂设置，以适应快速存储单元变化、页面到页面变化和块到块变化。
控制器12可以验证预定页面140的多个验证电平，并且在预定页面140的多个验证电平中的一个验证电平通过验证时确定后续编程电压脉冲的幅度。后续编程电压脉冲的确定被称为动态开始电压(DSV)过程。然后，编程电压生成电路10还可以将后续编程电压脉冲施加到预定页面140。多个验证电平小于验证预定页面140的最低程序状态的第一状态验证电压PV(1)。特别是，控制器12可以通过验证预定页面140的验证电平并且当验证电平被验证为失败时降低验证电平以生成较低验证电平来验证多个验证电平，并且当验证电平被验证为通过时，可以通过根据验证电平和第一状态验证电压之间的差确定后续编程电压脉冲的幅度来确定后续编程电压的幅度。此外，控制器12可以通过将验证电平减小固定量来降低验证电平，以生成较低验证电平。要验证的第一验证电平可以是第一状态验证电压PV(1)。例如，第一状态验证电压PV(1)可以是-0.8V。固定量可以是等于由编程电压生成电路10产生的阶跃脉冲的阶跃电压。例如，固定量可以是0.4V。
当使用验证电平成功读取预定页面140的一个或多个所选存储单元时，控制器12可以将验证电平验证为通过，并且当使用验证电平没有成功读取预定页面140的所选存储单元中的所有储存单元时，将验证电平验证为失败。具体地，控制器12可以通过将验证电平施加于预定页面140的所选单元的字线以读取程序状态并确定正被成功读取的存储单元的计数作为填充位计数(fill bit count，FBC)来验证验证电平。
控制器12还可以验证第一状态验证电压PV(1)，当第一状态验证电压PV(1)被验证为通过时根据初始编程电压脉冲以及后续编程电压脉冲来确定预定页面140的开始编程电压Vpg(1)，并且将开始编程电压Vpg(1)存储到预定页面140的存储器位置1400。更具体地，可以通过对初始编程电压脉冲和后续编程电压脉冲进行求和来确定开始编程电压Vpg(1)。在一个实施例中，当需要将预定页面140或另一预定页面14n中的存储单元编程到最低程序状态时，控制器12可以从存储器位置1400读取开始编程电压Vpg(1)，并且控制编程电压生成电路10以使用开始编程电压Vpg(1)对存储单元进行编程。
此外，控制器12可以根据较高状态验证电压PV(n)的验证来确定较高状态编程电压Vpg(n)，并且根据预定页面140的多个验证电平中的失败验证的数量来调整何时验证较高状态验证电压PV(n)，其中n是2和8之间的正整数。较高状态编程电压Vpg(n)用于将所选存储单元编程到较高程序状态n中，并且较高状态验证电压PV(n)是验证较高程序状态n的验证电平。一般而言，可以使用增量阶跃脉冲编程(ISPP)程序来执行较高状态编程电压Vpg(n)的确定，其中，使用由编程电压生成电路10生成的一组固定大小的阶跃脉冲对预定页面140中的所选存储单元进行编程，以便以步进的方式增加所选存储单元的阈值电压。随着所选存储单元的阈值电压逐渐升高，控制器12可定期验证相应的较高状态验证电压PV(n)，并在相应的较高状态验证电压PV(n)被验证为通过时将较高状态编程电压Vpg(n)识别为所有编程脉冲的总和。此外，由于较高状态编程电压Vpg(2)至Vpg(8)具有逐渐较高的电压电平，所以可以在确定开始编程电压Vpg(1)之后，顺序地开始较高状态编程电压Vpg(2)至Vpg(8)的确定，其中较高状态编程电压Vpg(2)是第一个并且较高状态编程电压Vpg(8)是最后一个。例如，较高状态编程电压Vpg(2)的确定可以在ISPP过程的第5个阶跃脉冲处开始，并且较高状态编程电压Vpg(3)的确定可以在ISPP程序的第10个阶跃脉冲处开始。
在实施例中，控制器12可以通过配置用于开始验证较高状态验证电压PV(n)的开始阶跃脉冲计数并且在验证电平被验证为失败时增加开始阶跃脉冲来调整何时验证较高状态验证电压PV(n)。特别地，控制器12可以将开始阶跃脉冲计数增加固定计数的阶跃脉冲，诸如1个阶跃脉冲。当施加到预定页面140的所选存储单元的累积的阶跃脉冲计数超过开始阶跃脉冲计数时，控制器12可以开始验证较高状态验证电压PV(n)；而当累积的计数小于开始阶跃脉冲计数时，控制器12可以不验证较高状态验证电压PV(n)。当将较高状态验证电压PV(n)验证为通过时，控制器12可将阶跃脉冲的累积作为较高状态编程电压Vpg(n)保存到存储器位置140n。之后，当需要将存储单元编程到程序状态n时，控制器12可以从存储器位置140n读取较高状态编程电压Vpg(n)，并使用较高状态编程电压Vpg(n)控制编程电压生成电路10对存储单元进行编程。
MLC NAND闪存器件1不限于MLC途径，并且可以采用8个程序状态、单级单元(SLC)途径或其他数量的程序状态。MLC NAND闪存器件1利用多级验证来减少要施加到预定页面140以便确定开始编程电压Vpg(1)的编程电压脉冲的数量，从而相当大地加速开始编程电压Vpg(1)确定过程以实现大的启动编程电压移位。
图2是确定图1中的MLC NAND闪存器件1的开始编程电压Vpg(1)的方法2的流程图。方法2包括步骤S200到S210。任何合理的技术变化或步骤调整都在本公开的范围内。步骤S200至S210解释如下：
步骤S200：编程电压生成电路10将初始编程电压脉冲施加到NAND闪存14的预定页面140；
步骤S202：控制器12验证预定页面140的多个验证电平；
步骤S204：控制器12在预定页面140的多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；
步骤S206：编程电压生成电路10将后续编程电压脉冲施加到预定页面140；
步骤S208：控制器12确定第一状态编程电压PV(1)是否被验证为通过，若是，则转到步骤S210，若否，则转到步骤S202；
步骤S210：控制器12存储开始编程电压Vpg(1)。
在启动时，编程电压生成电路10将初始编程电压脉冲施加到预定页面140(S200)，控制器12通过顺序地验证预定页面140的多个验证电平来采用多级验证(S202)。多个验证电平可以以第一状态验证电压PV(1)开始并且跟随一个或多个下降验证电平。最后，多个验证电平中的一个可以被验证为通过并用于确定开始编程电压Vpg(1)和产生该开始编程电压的后续编程电压脉冲。因此，控制器12在成功验证验证电平时确定后续编程电压脉冲的幅度(S204)，编程电压生成电路10将后续编程电压脉冲施加到预定页面140(S206)，并且控制器12然后验证第一状态编程电压PV(1)(S208)。如果第一状态编程电压PV(1)被验证为通过，则初始编程电压脉冲和后续编程电压脉冲的组合可以被视为开始编程电压Vpg(1)，并且控制器12将开始编程电压Vpg(1)存储到存储器位置1400(S210)。如果第一状态编程电压PV(1)被验证为失败，则重复步骤S202至S208，直到第一状态编程电压PV(1)被验证为通过。步骤S202和S204可以通过图3中的方法3来详述，其中解释了后续编程电压脉冲的确定。
方法3包括步骤S300至S306，并用于验证多个验证电平Vvi，其中i是正整数。任何合理的技术变化或步骤调整都在本公开的范围内。步骤S300至S306解释如下：
步骤S300：控制器12验证初始验证电平Vv1；
步骤S302：控制器12确定验证电平Vvi是否被验证为通过，若否，则转到步骤S304，若是，则转到步骤S306；
步骤S304：控制器12降低验证电平Vvi以生成较低验证电平Vvi，并验证较低验证电平Vvi；转到步骤S302；
步骤S306：控制器12根据验证电平Vvi与第一状态验证电压PV(1)之间的差来确定后续编程电压脉冲的幅度。
在启动时，控制器12验证第一状态验证电压PV(1)的初始验证电平Vv1(S300)，并且控制器12确定验证电平Vv1是否被验证为通过(S302)。如果是，则可以新制造MLC NAND闪存器件1并且初始编程电压脉冲可以是开始编程电压Vpg(1)，控制器12根据初始验证电平Vv1和第一状态验证电压PV(1)之间的差来确定后续编程电压脉冲的幅度(S306)，因此没有后续编程电压脉冲将被施加到预定页面1400，因为初始编程电压脉冲已经是开始编程电压Vpg(1)。如果验证电平Vv1未通过验证，则控制器12降低验证电平Vv1一减量以生成较低验证电平Vv2并验证较低验证电平Vv2(S304)并确定验证电平Vv2是否被验证为通过(S302)。该减量可以是对应于由编程电压生成电路10产生的阶跃脉冲的固定量。如果验证电平Vv2被验证为通过，则开始编程电压Vpg(1)可以是初始编程电压脉冲和阶跃脉冲的组合，控制器12根据验证电平Vv2与第一状态验证电压PV(1)之间的差确定后续编程电压脉冲的幅度(S306)。由于差只是减量的固定量，所以后续编程电压脉冲将是对应于减量的固定量的一个阶跃脉冲。如果验证电平Vv2未通过验证，则控制器12将验证电平Vv2减小另一减量以生成较低验证电平Vv3(S304)。连续重复步骤S302和S304，直到验证电平Vvi被成功验证并且可以确定后续编程电压脉冲的幅度。
图4示出了根据本发明的实施例的采用2级验证的开始编程电压确定方法4的示意图。开始编程电压确定方法4包括过程400到422，其中过程400到406用于执行初始编程电压脉冲检查，过程408到418用于执行2级验证以确定开始编程电压Vpg(1)，且过程420和422用于确认开始编程电压Vpg(1)。电压脉冲过程400采用初始编程电压脉冲，且电压脉冲过程420采用后续编程电压脉冲。开始编程电压确定方法4可以通过使用仅两个电压脉冲400、420来实现开始编程电压Vpg(1)的确定，减少了确定开始编程电压Vpg(1)所需的时间。
图5是确定图1中的MLC NAND闪存器件1的较高状态编程电压Vpg(n)的方法5的流程图。方法5包括步骤S500至S512。步骤S500和S502用于执行多级验证，其细节在步骤S200和S202中提供，并且为简洁起见，此处不对其进行重复。步骤S504至S512用于确定较高状态编程电压Vpg(n)，其中n是2和8之间的正整数。任何合理的技术变化或步骤调整都在本公开的范围内。步骤S500至S512提供如下：
步骤S500：编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；
步骤S502：控制器验证预定页面的多个验证电平；
步骤S504：控制器根据预定页面的多个验证电平的失败验证的数量，确定何时验证较高状态验证电压PV(n)；
步骤S506：控制器确定较高状态验证电压PV(n)是否被验证为通过，若是，则转到步骤S508，若否，则转到步骤S512；
步骤S508：控制器存储较高状态编程电压Vpg(n)；
步骤S510：控制器确定最高状态编程电压PV(8)是否被验证为通过，若是，则退出方法5，若否，则转到步骤S512；
步骤S512：控制器对预定页面执行ISPP程序；转到步骤S506。
控制器根据预定页面的多个验证电平的失败验证的数量确定何时验证较高状态验证电压PV(n)(S504)。具体地，由于较高状态编程电压Vpg(n)可以移位与开始编程电压Vpg(1)大致相同的量，所以当预定页面的验证电平被验证为失败时，控制器可以跳过较高状态验证电压PV(n)的验证并将验证推回一个阶跃脉冲。同样地，当在步骤S502中将预定页面的相同数量的验证电平验证为失败时，控制器可以跳过较高状态验证电压PV(n)的多个验证并且将验证推迟相同数量的阶跃脉冲。当到了验证较高状态验证电压PV(n)的时候，控制器确定较高状态验证电压PV(n)是否被验证为通过(S506)，如果是，则控制器存储施加于预定页面作为较高状态编程电压Vpg(n)的阶跃脉冲的累积(S508)，确定最高状态验证电压PV(8)是否被验证通过(S510)，并且当最高状态验证电压PV(8)被验证为通过时，退出方法5。如果较高状态验证电压PV(n)未通过验证，则控制器通过将阶跃脉冲施加到预定页面来对预定页面执行ISPP程序(S512)，并且重复步骤S506至S512，直到最高状态验证电压PV(8)被验证为通过。如果最高状态验证电压PV(8)未被验证为通过，则控制器继续对预定页面执行ISPP过程(S512)，并且重复步骤S506至S512，直到最高状态验证电压PV(8)被验证为通过。
图6示出了在向存储单元施加初始编程电压脉冲之后的存储单元的4个阈值电压分布60、62、64、66，其中x轴表示以伏特计的阈值电压Vt，并且y轴表示存储单元的数量的量。第一状态验证电压PV(1)位于-0.8处。图6还示出了在-0.8、-1.2、-1.6和-2.0处的4个电压分度，该4个电压分度由对应于由编程电压生成电路生成的阶跃脉冲的固定电压差分开。表1示出了与相关技术中的ISPP方法相比本发明节省的时间，其中dVPGM表示1个阶跃脉冲，P表示用于编程电压脉冲的时间，V表示用于验证的时间，FBC表示用于填充位检查的时间，且MLV表示用于多级验证的时间。阈值电压分布60、62、64、66中的每一个包含位于阈值电压分布的上部处的较快存储单元。具体地，阈值电压分布60、62、64、66的较快存储单元分别位于范围C1、C2、C3、C4中。结果，阈值电压分布60、62、64、66的较快存储单元的阈值电压Vt分别比第一状态验证电压PV(1)低0、1、2、3个电压差，并且相应地，阈值电压分布60、62、64、66的开始编程电压Vpg(1)分别比初始编程电压脉冲高0、1、2、3个阶跃脉冲。如表1中的最后一列所示，随着阈值电压分布进一步向左移位，与ISPP方法相比，本发明所节省的时间增加得相当的多。例如，在阈值电压分布62中节省的时间是用于6个验证的时间，并且在阈值电压分布62中节省的时间是用于2个脉冲和20个验证的时间。
表1
Figure GDA0002391693790000101
如在前面部分中所讨论的，MLC NAND闪存器件1和图2至5中的各种方法采用多级验证来加速编程电压的确定。
本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对装置和方法进行许多修改和更改。因此，上述公开内容应被解释为仅受所附权利要求的范围和界限的限制。

Claims (18)

1.一种确定NAND闪存器件的开始编程电压的方法，包括：
编程电压生成电路将初始编程电压脉冲施加到NAND闪存的预定页面；
控制器验证所述预定页面的多个验证电平，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；
所述控制器在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度；
所述编程电压生成电路将所述后续编程电压脉冲施加到所述预定页面；
所述控制器验证所述第一状态验证电压；
当所述第一状态验证电压被验证为通过时，所述控制器根据所述初始编程电压脉冲和所述后续编程电压脉冲来确定对所述预定页面的所述最低程序状态进行编程的开始编程电压；以及
所述控制器将所述开始编程电压存储在所述预定页面中。
2.如权利要求1所述的方法，其中，所述控制器验证所述预定页面的所述多个验证电平包括：
所述控制器验证所述多个验证电平中的验证电平；以及
当所述验证电平被验证为失败时，所述控制器降低所述验证电平以生成所述多个验证电平中的较低验证电平。
3.如权利要求2所述的方法，其中，所述控制器降低所述验证电平包括：
当所述验证电平被验证为失败时，所述控制器将所述验证电平减小固定量以生成所述较低验证电平。
4.如权利要求1所述的方法，其中：
所述控制器验证所述预定页面的所述多个验证电平包括：
所述控制器验证所述预定页面的验证电平；并且
所述控制器确定所述后续编程电压脉冲的所述幅度包括：
当所述验证电平被验证为通过时，所述控制器根据所述验证电平和所述第一状态验证电压之间的差确定所述后续编程电压脉冲的所述幅度。
5.如权利要求4所述的方法，其中，当使用所述验证电平成功读取了所述预定页面的一个或多个存储单元时，所述验证电平被验证为通过。
6.如权利要求1所述的方法，还包括：
所述编程电压生成电路使用所述开始编程电压对所述NAND闪存的所述预定页面或另一预定页面的所述最低程序状态进行编程。
7.如权利要求1所述的方法，还包括：
所述控制器根据所述预定页面的所述多个验证电平的失败验证的数量调整何时验证较高状态验证电压。
8.如权利要求7所述的方法，其中，所述控制器调整何时验证所述较高状态验证电压包括：
所述控制器配置用于开始所述较高状态验证电压的验证的开始阶跃脉冲计数；以及
当所述验证电平被验证为失败时，所述控制器增加所述开始阶跃脉冲计数。
9.如权利要求1所述的方法，其中，所述预定页面具有8个程序状态。
10.一种NAND闪存器件，包括：
NAND闪存，包括预定页面和其他页面；
编程电压生成电路，耦合到所述NAND闪存并且被配置为将初始编程电压脉冲施加到所述预定页面；以及
控制器，耦合到所述NAND闪存和所述编程电压生成电路，并且被配置为验证所述预定页面的多个验证电平，并在所述预定页面的所述多个验证电平之一通过验证时确定后续编程电压脉冲的幅度，所述多个验证电平小于验证所述预定页面的最低程序状态的第一状态验证电压；
其中，所述编程电压生成电路还被配置为将所述后续编程电压脉冲施加到所述预定页面，
其中，所述控制器还被配置为验证所述第一状态验证电压，在所述第一状态验证电压被验证为通过时，根据所述初始编程电压脉冲和所述后续编程电压脉冲来确定对所述预定页面的所述最低程序状态进行编程的开始编程电压，并将所述开始编程电压存储在所述预定页面中。
11.如权利要求10所述的NAND闪存器件，其中，所述控制器被配置为通过验证所述预定页面的验证电平并且在所述验证电平被验证为失败时降低所述验证电平以生成所述多个验证电平中的较低验证电平，来验证所述预定页面的所述多个验证电平。
12.如权利要求11所述的NAND闪存器件，其中，所述控制器被配置为：在所述验证电平被验证为失败时，通过将所述预定页面的所述验证电平减小固定量来降低所述预定页面的所述验证电平，以生成所述较低验证电平。
13.如权利要求10所述的NAND闪存器件，其中，所述控制器被配置为：通过验证所述预定页面的验证电平来验证所述预定页面的所述多个验证电平，并且当所述验证电平被验证为通过时，根据所述验证电平和所述第一状态验证电压之间的差确定所述后续编程电压脉冲的所述幅度。
14.如权利要求13所述的NAND闪存器件，其中，所述控制器被配置为：在使用所述验证电平成功读取所述预定页面的一个或多个存储单元时，将所述验证电平验证为通过。
15.如权利要求10所述的NAND闪存器件，其中，所述编程电压生成电路还被配置为使用所述开始编程电压对所述NAND闪存的所述预定页面或另一预定页面的所述最低程序状态进行编程。
16.如权利要求10所述的NAND闪存器件，其中，所述控制器还被配置为根据所述预定页面的所述多个验证电平的失败验证的数量来调整何时验证较高状态验证电压。
17.如权利要求16所述的NAND闪存器件，其中，所述控制器还被配置为通过以下方式调整何时验证所述较高状态验证电压：配置用于开始所述较高状态验证电压的验证的开始阶跃脉冲计数；并且当所述验证电平被验证为失败时，增加所述开始阶跃脉冲计数。
18.如权利要求10所述的NAND闪存器件，其中，所述预定页面具有8个程序状态。
CN201980000912.XA 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法 Active CN110337694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011408342.9A CN112530497B (zh) 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/087903 WO2020232658A1 (en) 2019-05-22 2019-05-22 Method of programming multilevel cell nand flash memory device and mlc nand flash memory device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011408342.9A Division CN112530497B (zh) 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法

Publications (2)

Publication Number Publication Date
CN110337694A CN110337694A (zh) 2019-10-15
CN110337694B true CN110337694B (zh) 2020-12-18

Family

ID=68150187

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011408342.9A Active CN112530497B (zh) 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法
CN201980000912.XA Active CN110337694B (zh) 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011408342.9A Active CN112530497B (zh) 2019-05-22 2019-05-22 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法

Country Status (7)

Country Link
US (1) US10937514B2 (zh)
EP (1) EP3909050A4 (zh)
JP (1) JP7295267B2 (zh)
KR (1) KR20210118462A (zh)
CN (2) CN112530497B (zh)
TW (1) TWI717781B (zh)
WO (1) WO2020232658A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967746B (zh) * 2020-08-13 2022-09-16 长江存储科技有限责任公司 用于对存储器系统进行编程的方法、装置及存储器系统
CN112634968A (zh) * 2021-01-08 2021-04-09 长江存储科技有限责任公司 编程脉冲的方法、装置、计算机可读存储介质和处理器
CN115579030A (zh) * 2021-01-25 2023-01-06 长江存储科技有限责任公司 三维存储器及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422362A (zh) * 2009-05-07 2012-04-18 美光科技公司 存储器装置中的多电平编程检验
CN106328203A (zh) * 2015-07-03 2017-01-11 力晶科技股份有限公司 闪存装置及其编程操作的初始化方法
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
US7453731B2 (en) * 2006-09-12 2008-11-18 Sandisk Corporation Method for non-volatile memory with linear estimation of initial programming voltage
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR20080060799A (ko) * 2006-12-27 2008-07-02 삼성전자주식회사 테스트 시간을 감소할 수 있는 멀티 레벨 셀 낸드 플래시메모리 장치 및 그것의 테스트 방법
US8085591B2 (en) * 2008-05-20 2011-12-27 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR100953045B1 (ko) * 2008-05-23 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8854887B2 (en) * 2008-07-10 2014-10-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8254177B2 (en) 2008-10-24 2012-08-28 Sandisk Technologies Inc. Programming non-volatile memory with variable initial programming pulse
KR100996108B1 (ko) * 2009-01-21 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101074539B1 (ko) * 2009-02-04 2011-10-17 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
JP2011258260A (ja) 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
KR102016041B1 (ko) * 2012-10-11 2019-08-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR20150061098A (ko) * 2013-11-25 2015-06-04 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
KR20150094129A (ko) * 2014-02-10 2015-08-19 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9171628B2 (en) * 2014-03-13 2015-10-27 Macronix International Co., Ltd. Incremental step pulse programming (ISPP) scheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed
US9576673B2 (en) * 2014-10-07 2017-02-21 Sandisk Technologies Llc Sensing multiple reference levels in non-volatile storage elements
US20160300620A1 (en) * 2015-04-08 2016-10-13 Sandisk Technologies Inc. Multiple bit line voltage sensing for non-volatile memory
US9792999B2 (en) * 2015-10-30 2017-10-17 SK Hynix Inc. Adaptive scheme for incremental step pulse programming of flash memory
TWI604449B (zh) * 2016-08-31 2017-11-01 旺宏電子股份有限公司 記憶體裝置與其程式化方法
CN109408402B (zh) * 2018-10-09 2021-06-01 长江存储科技有限责任公司 一种闪存器的数据写入方法及闪存器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422362A (zh) * 2009-05-07 2012-04-18 美光科技公司 存储器装置中的多电平编程检验
CN106328203A (zh) * 2015-07-03 2017-01-11 力晶科技股份有限公司 闪存装置及其编程操作的初始化方法
CN107123442A (zh) * 2016-02-24 2017-09-01 三星电子株式会社 存储器装置和存储器系统

Also Published As

Publication number Publication date
WO2020232658A1 (en) 2020-11-26
TWI717781B (zh) 2021-02-01
CN112530497B (zh) 2022-08-12
KR20210118462A (ko) 2021-09-30
TW202044253A (zh) 2020-12-01
US20200372963A1 (en) 2020-11-26
US10937514B2 (en) 2021-03-02
CN112530497A (zh) 2021-03-19
JP2022528898A (ja) 2022-06-16
CN110337694A (zh) 2019-10-15
EP3909050A1 (en) 2021-11-17
JP7295267B2 (ja) 2023-06-20
EP3909050A4 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
KR100719368B1 (ko) 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR101222063B1 (ko) 불휘발성 메모리 장치 및 그 동작방법
US6963505B2 (en) Method circuit and system for determining a reference voltage
US7116581B2 (en) Nonvolatile semiconductor memory device and method of programming in nonvolatile semiconductor memory device
KR100719697B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN110337694B (zh) 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法
US8711626B2 (en) Flash memory apparatus and method for generating read voltage thereof
KR20090006008A (ko) 비휘발성 메모리 디바이스 및 셀 판독 방법
WO2012044635A2 (en) Sensing for nand memory based on word line position
US11264091B1 (en) Operating method of generating enhanced bit line voltage and non-volatile memory device
KR100880329B1 (ko) 플래시 메모리 소자 및 그 프로그램 방법
US9672920B2 (en) Electronic device, non-volatile memorty device, and programming method
KR20090105605A (ko) 불휘발성 메모리 장치의 패스 전압 설정 방법 및 프로그램방법
CN112735500A (zh) 步进编程脉冲操作中决定快速通过写入操作的方法与系统
CN110827904B (zh) 存储器装置及其编程方法
TWI567742B (zh) 電子裝置及非揮發性記憶體裝置與編程方法
KR101604857B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR20240078899A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
TW202117732A (zh) 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統
JP2010009689A (ja) 不揮発性半導体記憶装置
CN111863100A (zh) 一种非易失性存储器的编程方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant