CN110164879B

CN110164879B - 阵列基板、显示装置

Info

Publication number: CN110164879B
Application number: CN201910596078.7A
Authority: CN
Inventors: 孙世成; 郭钟旭; 张伟; 王培�; 司晓文; 李存智
Original assignee: BOE Technology Group Co Ltd; Chongqing BOE Display Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Chongqing BOE Display Technology Co Ltd
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2022-04-22
Anticipated expiration: 2039-07-03
Also published as: CN110164879A

Abstract

本发明提供一种阵列基板、显示装置，涉及显示技术领域，用于解决驱动芯片与绑定部的搭接电阻较大的问题。阵列基板包括：衬底；至少一条信号引线，信号引线设置在衬底上，且至少位于信号传输区；第一绝缘层，设置在信号线引线远离衬底一侧；第一绝缘层上设置有至少一个第一过孔；至少一个绑定部，设置在第一绝缘层远离衬底一侧，且每个绑定部通过第一过孔与一条信号线引线电连接；绑定部至少位于信号转接区；第二绝缘层，设置在绑定部远离衬底的表面，第二绝缘层在衬底上的正投影位于绑定部在衬底上的正投影内，且第二绝缘层覆盖绑定部中与信号引线电连接的部分。

Description

阵列基板、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置。

背景技术

阵列基板是显示装置不可或缺的一部分，阵列基板通常包括显示区和设置于显示区一侧的绑定区。

显示区用于设置多个阵列排布的像素电路，绑定区用于实现阵列基板上的像素电路与驱动芯片之间的绑定，以实现驱动芯片与像素电路之间的信号传输。

绑定区包括信号传输区以及信号转接区，信号传输区设置有信号引线，信号转接区设置有绑定部，信号引线与绑定部对应连接，基于绑定部实现阵列基板与驱动芯片之间的绑定。

其中，驱动芯片与绑定部的连接效果会直接影响绑定的良率，如果驱动芯片与绑定部的搭接电阻过大，容易出现显示不良的问题。

发明内容

本发明的实施例提供一种阵列基板、显示装置，用于解决驱动芯片与绑定部的搭接电阻较大的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括显示区和位于所述显示区一侧的绑定区，所述绑定区包括信号转接区以及位于所述信号转接区至少一侧的信号传输区；所述阵列基板包括：衬底；至少一条信号引线，所述信号引线设置在所述衬底上，且至少位于所述信号传输区；第一绝缘层，设置在所述信号线引线远离所述衬底一侧；所述第一绝缘层上设置有至少一个第一过孔；至少一个绑定部，设置在所述第一绝缘层远离所述衬底一侧，且每个所述绑定部通过所述第一过孔与一条所述信号线引线电连接；所述绑定部至少位于所述信号转接区；第二绝缘层，设置在所述绑定部远离所述衬底的表面，所述第二绝缘层在所述衬底上的正投影位于所述绑定部在所述衬底上的正投影内，且所述第二绝缘层覆盖所述绑定部中与所述信号引线电连接的部分。

可选的，所述第二绝缘层仅覆盖所述绑定部中与所述信号引线电连接的部分。

可选的，所述阵列基板还包括设置在所述第二绝缘层远离所述衬底的表面的辅助导电层；所述第二绝缘层在所述衬底上的正投影位于所述辅助导电层在所述衬底上的正投影内。

可选的，所述阵列基板还包括位于所述显示区的电极层；所述辅助导电层与所述电极层同层同材料。

可选的，所述第一过孔的孔径为2～4um。

可选的，所述绑定部延伸至所述信号传输区，所述第一过孔位于所述信号传输区；所述第二绝缘层覆盖所述绑定部中位于所述信号传输区的部分。

可选的，所述第一过孔的孔径大于所述信号传输区沿第一方向的尺寸的一半；其中，所述第一方向为所述信号引线的走线方向。

可选的，所述阵列基板还包括设置在所述衬底上的薄膜晶体管；所述薄膜晶体管包括源漏电极层和设置在所述源漏电极层远离所述衬底一侧的层间绝缘层；所述第二绝缘层与所述层间绝缘层同层同材料。

可选的，在所述第一过孔位于所述信号传输区的情况下，所述第二绝缘层与所述层间绝缘层为一体结构。

可选的，所述阵列基板还包括第一信号线和第二信号线，所述第二信号线设置在所述第一信号线远离所述衬底一侧；所述信号引线与所述第一信号线同层同材料，所述绑定部与所述第二信号线同层同材料；所述第一信号线和所述第二信号线互为栅线和数据线。

第二方面，提供一种显示装置，包括驱动芯片和第一方面任一项所述的阵列基板；所述驱动芯片与所述阵列基板上的绑定部电连接。

本发明的实施例提供的阵列基板、显示装置，通过在绑定部远离衬底一侧设置第二绝缘层，并使第二绝缘层覆盖搭接部，可对搭接部起到保护作用。避免在后续制备过程中对搭接部产生损伤，导致电阻过大。此外，由于绑定部中位于信号转接区的部分并未完全被第二绝缘层覆盖。因此，不影响驱动芯片与绑定部绑定。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种显示装置的框架示意图；

图2为本申请实施例提供的一种显示屏的像素分布图；

图3a为本申请实施例提供的一种显示模组的结构示意图；

图3b为本申请实施例提供的另一种显示模组的结构示意图；

图3c为本申请实施例提供的一种阵列基板中像素电路的结构示意图；

图3d为本申请实施例提供的一种显示屏的结构示意图；

图4a为本申请实施例提供的又一种显示模组的结构示意图；

图4b为本申请实施例提供的又一种显示模组的结构示意图；

图4c为本申请实施例提供的一种阵列基板中像素电路的结构示意图；

图4d为本申请实施例提供的另一种显示屏的结构示意图；

图5a为本申请实施例提供的一种显示装置的俯视示意图；

图5b为本申请实施例提供的一种驱动电路与阵列基板绑定的结构示意图；

图5c为本申请实施例提供的另一种驱动电路与阵列基板绑定的结构示意图；

图6a为本申请实施例提供的另一种显示装置的俯视示意图；

图6b为本申请实施例提供的又一种显示装置的俯视示意图；

图7a为本申请实施例提供的一种绑定区的结构示意图；

图7b为本申请实施例提供的另一种绑定区的结构示意图；

图8a为本申请实施例提供的一种绑定区的俯视示意图；

图8b为本申请实施例提供的另一种绑定区的俯视示意图；

图9为本申请实施例提供的又一种绑定区的结构示意图；

图10为本申请实施例提供的又一种绑定区的结构示意图；

图11为本申请实施例提供的又一种绑定区的结构示意图；

图12为本申请实施例提供的又一种绑定区的结构示意图；

图13为本申请实施例提供的又一种绑定区的结构示意图；

图14为本申请实施例提供的又一种绑定区的结构示意图；

图15为本申请实施例提供的绑定部与驱动芯片绑定的结构示意图；

图16为本申请实施例提供的又一种绑定区的结构示意图。

附图标记：

01-显示装置；10-显示模组；101-显示屏；107-栅极；108-栅绝缘层；109-有源层；110-源漏电极层；1010-子像素；1011-阵列基板；10111-像素电路；10112-信号线；10113-像素电极；10114-公共电极；10115-层间绝缘层；1012-对置基板；10121-彩色滤光层；1013-液晶层；1014-封框胶；1016-发光器件；1017-封装层；102-第一偏振层；103-第二偏振层；104-背光模组；105-第三偏振层；106-驱动芯片；11-中框；12-壳体；13-盖板；20-衬底；21-信号引线；22-第一绝缘层；221-第一过孔；222-过孔组；23-绑定部；231-搭接部；24-第二绝缘层；25-缓冲层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请说明书以及权利要求书中使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

“左”、“右”、“上”以及“下”等方位术语是相对于附图中的显示装置示意放置的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据显示装置所放置的方位的变化而相应地发生变化。

本申请实施例提供一种如图1所示的显示装置01。该显示装置01包括例如手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。本申请实施例对上述显示装置01的具体形式不做特殊限制。以下为了方便说明，是以显示装置01为手机为例进行的说明。

上述显示装置01，如图1所示，主要包括显示模组10、中框11、壳体12以及盖板13，显示模组10和中框11设置于壳体12内。

其中，上述中框11位于显示模组10和壳体12之间，中框11远离显示模组10的表面用于安装主板等内部元件，主板例如可以为印刷线路板(printed circuit board，简称PCB)。

上述显示装置01还包括设置于PCB上的中央处理器(Central Processing Unit，CPU)。

盖板13位于显示模组10远离中框11一侧，盖板13例如可以是盖板玻璃(coverglass，CG)，该盖板玻璃可以具有一定的韧性。

显示模组10具有能够看到显示画面的出光侧和与上述出光侧相对设置的背面，显示模组10的背面靠近中框11，盖板13设置在显示模组10的出光侧。

上述显示模组10，包括显示屏(display panel，DP)。

如图2所示，显示屏101包括多个像素(pixel)，每个像素包括多个子像素(subpixel)1010，该多个子像素1010包括第一颜色子像素、第二颜色子像素和第三颜色子像素。

示例的，第一颜色为红色，第二颜色为绿色，第三颜色为蓝色。

子像素1010围成的区域构成显示装置01的显示区A，位于显示区A外围的区域作为显示装置01的周边区B。

图2中对显示区A和周边区B的划分仅为一种示意，不做任何限定。

在本申请的一些实施例中，如图3a所示，上述显示屏101可以为液晶显示(liquidcrystal display，LCD)屏。

在此情况下，该显示模组10还包括：靠近显示屏101出光侧的第一偏振层102，靠近显示屏101背面的第二偏振层103，用于向该液晶显示屏提供光源的背光模组(back lightunit，BLU)104。

如图3b所示，液晶显示屏包括阵列基板1011、对置基板1012、液晶层1013。液晶层1013设置于阵列基板1011和对置基板1012之间。阵列基板1011和对置基板1012通过封框胶1014对合在一起，从而将液晶层1013限定在阵列基板1011、对置基板1012以及封框胶1014围成的液晶盒内。

如图3c所示，阵列基板1011包括多个阵列排布的像素电路10111，每个子像素1010中设置有一像素电路10111，像素电路10111用于改变各个子像素1010中液晶分子的偏振光方向。

图3c中以像素电路10111包括薄膜晶体管M1为例进行示意，不做任何限定，但像素电路10111中必然包括至少一个薄膜晶体管(Thin Film Transistor，简称TFT)。

像素电路10111中的L，是指由阵列基板1011、液晶层1013、对置基板1012围成的液晶盒中，位于与该像素电路10111对应的子像素1010中的部分。

示例的，如图3d所示，阵列基板1011上的每个像素电路10111与一个像素电极10113电连接，阵列基板1011还包括公共电极10114以及设置在像素电路10113与公共电极10114之间的层间绝缘层10115和设置在公共电极10114和像素电极10113之间的层间绝缘层10115。公共电极10114和像素电极10113用于驱动液晶层1013中的液晶分子旋转。

图3d中以像素电路10111中的一个TFT为例进行示意。TFT包括依次层叠设置的栅极107、栅绝缘层108、有源层109以及源漏电极层110。源漏电极层110与像素电极10113电连接。

其中，为了使得液晶显示屏能够实现彩色显示，该液晶显示屏如图3b所示，还包括彩色滤光层10121。该彩色滤光层10121可以设置于对置基板1012上，此时对置基板1012可以称为彩膜基板。彩色滤光层10121包括与每个位于每个子像素1010中的彩色滤光图案。

如图3a所示，液晶显示屏中的第一偏振层102可以为制作好的偏振片(polarizer)。在此情况下，可以将偏振片贴附于显示屏101的出光侧的表面上。

或者，如图3b所示，第一偏振层102可以为线栅偏振层(grid polarizer，GP)。示例的，在对置基板1012的制备过程中，可以采用溅射、纳米压印、光刻等方式将线栅偏振层集成在对置基板1012中。

构成线栅偏振层的材料可以为金属。示例的，构成线栅偏振层的材料包括但不限于铝(Al)、铜(Cu)、银(Ag)、金(Au)和铬(Cr)等。

此外，如图3a所示，第二偏振层103可以为制作好的偏光片。在此情况下，第二偏振层103设置在显示屏101背面的表面上。

或者，如图3b所示，第二偏振层103可以为在阵列基板1011的制作过程中，集成于阵列基板1011中的线栅偏振层。

包括液晶显示屏的显示装置01的显示原理为：背光模组104发出白光，经过第二偏振层103形成有特定偏振方向的白色偏振光，射入阵列基板1011，再通过液晶层1013以及对置基板1012上的彩色滤光层过滤形成红绿蓝三基色的偏振光。

当该偏振光的偏振方向与第一偏振层102的偏振方向垂直时，偏振光不能穿过第一偏振层102，此时无光线出射。

当该偏振光的偏振方向与第一偏振层102的偏振方向平行时，偏振光可以穿过第一偏振层102，此时出射光的光强最强。

由于液晶层1013中的液晶分子对偏振光有旋光特性，特定的分子排布方向可使该偏振光的偏振方向发生改变，通过阵列基板1011上的像素电路10111改变各个子像素1010中液晶分子的偏振光方向，可以控制偏振光与第一偏振层102的夹角，从而控制各个子像素1010中从第一偏振层102出射的多少，以显示不同的灰阶图像。

因此，包括液晶显示屏的显示装置01在第一偏振层102、第二偏振层103、液晶层1013三者的共同作用下，控制背光模组104发出的光从第一偏振层102出射的量，以完成显示。

或者，在本申请的另一些实施例中，如图4a所示，上述显示屏101为有机发光二极管(organic light emitting diode，OLED)显示屏。在此情况下，该显示模组10还包括：第三偏振层105。OLED显示屏能够实现自发光，因此，显示模组10中无需设置上述BLU。

如图4b所示，OLED显示屏包括：阵列基板1011、设置在阵列基板1011上的多个发光器件1016、设置在发光器件1016远离阵列基板1011一侧的封装层1017。

如图4a所示，第三偏振层105可以为偏光片。在此情况下，第三偏振层105设置在显示屏101出光侧的表面上。

或者，如图4b所示，第三偏振层105可以为线栅偏振层，线栅偏振层集成于显示屏101中。在此情况下，为了确保线栅偏振层能够起到滤除反光的作用，线栅偏振层设置在发光器件1016远离阵列基板1011一侧。

如图4c所示，阵列基板1011包括多个像素电路10111，每个子像素1010中设置有一像素电路10111。像素电路10111与该子像素1010中的发光器件1016电连接，用于向发光器件1016传输电信号。

如图4c所示的像素电路10111包括两个薄膜晶体管(M1和M2)，仅为一种示意，不做任何限定，但每个像素电路10111中必然包括至少两个薄膜晶体管。

示例的，如图4d所示，阵列基板1011上的每个像素电路10111与一个发光器件1016电连接。

发光器件1016包括依次层叠设置的阳极(Anode，简称a)、空穴注入层(holeinject layer，HIL)、空穴传输层(hole transport layer，HTL)、电致发光层(emittingmaterial layer，EML)、电子传输层(electron transport layer，ETL)、电子注入层(electron inject layer，EIL)以及阴极(Cathode，简称c)。

图4d中以像素电路10111中的一个TFT为例进行示意。TFT包括依次层叠设置的栅极107、栅绝缘层108、有源层109以及源漏电极层110。TFT与发光器件1016之间设置有层间绝缘层10115，阳极a穿过间绝缘层10115上的过孔与源漏电极层110电连接。

需要说明的是，上述OLED显示屏可以为柔性显示屏。也可以为硬质显示屏。

包括OLED显示屏的显示装置01的发光原理为：像素电路10111向发光器件1016输入的电信号，发光器件1016在像素电路10111的驱动下发光。通过控制像素电路10111向发光器件1016输入的电信号的大小，可控制各个发光器件1016的发光亮度。

此外，OLED显示屏内的反光层(例如阳极)，会对进入到OLED显示屏内的环境光进行反射，反射光经过第三偏振层105，会被滤除，以实现清晰的显示。

基于上述可知，无论显示屏101是LCD屏还是OLED显示屏，像素电路10111是促使显示屏101发光的核心的部件。而像素电路10111中的驱动信号是由上述PCB传输的。

以下，对像素电路10111于PCB的连接关系进行说明。

如图5a所示，显示装置01的周边区B包括绑定区C，驱动芯片106位于绑定区C中，驱动芯片106在绑定区C中与阵列基板1011完成绑定。驱动芯片106用于对PCB传输的驱动信号进行处理后，传输至像素电路10111。

其中，与像素电路10111电连接的信号线10112，用于向像素电路10111传输电信号。因此，驱动芯片106在绑定区C与信号线10112电连接，即为实现与像素电路10111电连接。

可以理解的是，信号线10112例如可以是数据线，用于向像素电路10111中的TFT提供数据电压。信号线10112例如还可以是工作电压线，用于提供电源电压等。

关于驱动芯片106和阵列基板1011的绑定方式，在本申请的一些实施例中，如图5b所示，通常采用的一种设计是驱动芯片106被直接绑定在阵列基板1011上(chip on glass，简称COG)。

这种情况下，驱动芯片106直接与阵列基板1011绑定。

由于驱动芯片106向像素电路10111传输的驱动信号由PCB给入，PCB位于上述中框11上。因此，如图5b所示，驱动芯片106通过柔性电路板(flexible printed circuit，简称FPC)与PCB电连接。

本申请的一些实施例中，如图5c所示，采用一种设计是驱动芯片106固定在薄膜上(chip on film，简称COF)，以实现PCB与像素电路10111之间的信号传输。

也就是说，如图5c所示，驱动芯片106固定在FPC上，且与FPC电连接。FPC分别与PCB和阵列基板1011电连接。

这种情况下，FPC与阵列基板1011绑定。

无论是上述哪种情况，阵列基板1011的绑定区C的结构与绑定质量息息相关。为了便于说明，以下以驱动芯片106直接与阵列基板1011绑定为例进行举例说明。

下面，对阵列基板1011的绑定区C的结构进行举例说明。

如图6a所示，阵列基板1011包括显示区A和周边区B，阵列基板1011的显示区和显示装置01的显示区重合，阵列基板1011的周边区和显示装置01的周边区重合。绑定区C位于周边区B中，以显示区A为多边形为例，绑定区C位于显示区A的一侧。

绑定区C包括信号转接区C1以及位于信号转接区C1至少一侧的信号传输区C2。

示意的，如图6a所示，信号转接区C1靠近显示区的一侧设置有信号传输区C2。

示意的，如图6b所示，信号转接区C1靠近显示区的一侧设置有一个信号传输区C2，信号转接区C1远离显示区的一侧也设置有一个信号传输区C2。也就是说，绑定区C包括相对设置的两个信号传输区C2。

一般情况下，位于信号转接区C1靠近显示区的一侧的信号传输区C2，用于将驱动芯片106106上的信号传输至信号线10112。位于信号转接区C1远离显示区的一侧的信号传输区C2，用于检测信号传输至信号线10112。

在显示装置01出厂前，会对显示装置01是否为良产品进行检测。上述的检测信号，是指检测显示装置01是否满足出厂要求时传输的信号。

在绑定区C包括相对设置的两个信号传输区C2的情况下，两个信号传输区C2的结构可以相同，也可以不同。

如图7a所示，阵列基板1011包括：衬底20。

如图6b所示，阵列基板1011还包括至少一条信号引线21。

如图7a所示，信号引线21设置在衬底20上，且至少位于信号传输区C2。

也就是说，根据设计需求，信号引线21也可能延伸至信号转接区C1。

其中，信号引线21可以直接设置在衬底20上。如图7a所示，信号引线21与衬底20之间也可以设置有缓冲层25。

为了简化制备工艺，信号引线21可以与上述位于显示区A中的像素电路10111中，TFT的栅极107同层同材料。信号引线21的材料例如可以是钼(Mo)。

此外，如图8a所示，沿信号引线21的走线方向，也就是第一方向X，信号引线21的宽度不一定完全相同。

阵列基板1011还包括第一绝缘层22。第一绝缘层22设置在信号线引线远离衬底20一侧；第一绝缘层22上设置有至少一个第一过孔221(图7a中以第一绝缘层22上设置有两个第一过孔221为例进行示意)。

可以理解的是，第一绝缘层22与信号引线21之间可以设置其他膜层，也可以不设置其他膜层。

在第一绝缘层22与信号引线21之间设置其他膜层的情况下，膜层上与第一过孔221对应的位置处应设置有连接过孔，且连接过孔和第一过孔221连通，以使第一过孔221露出信号引线21。

需要说明的是，第一过孔221是用来使绑定部23和信号引线21电连接的。因此，每条信号引线21对应位置处应设置有至少一个第一过孔221。

关于第一过孔221的排布方式，在一些实施例中，如图8a所示，每条信号引线21对应一个过孔组222，每个过孔组222中包括多个第一过孔221，多个第一过孔221排布成两排，每排第一过孔221沿第一方向X间隔排布。

在一些实施例中，如图8b所示，每条信号引线21对应一个过孔组222，每个过孔组222中包括多个第一过孔221，多个第一过孔221沿第一方向X间隔排布成一排。

如图7a所示，阵列基板1011还包括至少一个绑定部23。绑定部23设置在第一绝缘层22远离衬底20一侧，且每个绑定部23通过第一过孔221与一条信号线引线电连接；绑定部23至少位于信号转接区C1。

可以理解的是，绑定部23与信号引线21电连接，绑定部23的材料必然为导电材料。

为了简化制备工艺，绑定部23可以与上述位于显示区A中的像素电路10111中，TFT的源漏电极层110同层同材料。绑定部23的材料例如可以是钛(Ti)/铝(Al)/Ti层叠结构。

需要说明的是，如图7a所示，在第一过孔221位于信号转接区C1的情况下，绑定部23在信号转接区C1与信号引线21电连接。此种情况下，绑定部23可以仅位于信号转接区C1。

当然，如图7b所示，绑定部23也可以延伸至信号传输区C2。在此情况下，绑定部23中位于信号传输区C2的部分也可以被第二绝缘层24覆盖。

如图9所示，在第一过孔221位于信号传输区C2的情况下，绑定部23在信号传输区C2与信号引线21电连接。此种情况下，绑定部23必然延伸至信号传输区C2。

如图7a所示，阵列基板1011还包括第二绝缘层24。第二绝缘层24设置在绑定部23远离衬底20的表面，第二绝缘层24在衬底20上的正投影位于绑定部23在衬底20上的正投影内，且第二绝缘层24覆盖绑定部23中与信号引线21电连接的部分。

如图7a和图9所示，绑定部23中与信号引线21电连接的部分，也就是绑定部23中位于第一过孔221内的部分。以下为了便于说明，将绑定部23中与信号线电连接的部分称为搭接部231。

第二绝缘层24必然覆盖搭接部231，也就是说，搭接部231在衬底20上的正投影位于第二绝缘层24在衬底20上的正投影内。

但第二绝缘层24并不完全覆盖绑定部23，绑定部23中位于信号转接区C1的部分，必然有一部分是未被第二绝缘层24覆盖的，以完成与驱动芯片106的电连接。

也就是说，驱动芯片106通过绑定部23与阵列基板1011进行绑定。

若阵列基板1011在绑定区C不设置上述第二绝缘层24，阵列基板1011的绑定区C的结构如图10所示，搭接部231直接裸露在外。在阵列基板1011的制备过程中，制备好绑定部23后，还需要制备其他膜层。例如需要制备上述OLED显示屏中的发光器件1016。在制备其他膜层(包括树脂层和导电层)时，需要对膜层进行图案化。如图11所示，图案化的过程中会对绑定块产生过刻等影响。而搭接部231又位于第一过孔221内，腐蚀损伤更为严重。导致驱动芯片106与绑定部23绑定时，搭接电阻过大。

本申请实施例通过在绑定部23远离衬底20一侧设置第二绝缘层24，并使第二绝缘层24覆盖搭接部231，可对搭接部231起到保护作用。避免在后续制备过程中对搭接部231产生损伤，导致电阻过大。此外，由于绑定部23中位于信号转接区C1的部分并未完全被第二绝缘层24覆盖。因此，不影响驱动芯片106与绑定部23绑定。

以下，以几个示例对本申请提供的阵列基板1011的结构进行说明。

示例一

由于第二绝缘层24对绑定部23中位于信号转接区C1的部分覆盖的越少，绑定部23与驱动电路绑定的面积越大，绑定电阻越少。

阵列基板1011包括至少一条信号引线21，信号引线21设置在衬底20上，且至少位于信号传输区C2。

第一绝缘层22，设置在信号线引线远离衬底20一侧；第一绝缘层22上设置有至少一个第一过孔221。

至少一个绑定部23，设置在第一绝缘层22远离衬底20一侧，且每个绑定部23通过第一过孔221与一条信号线引线电连接；绑定部23至少位于信号转接区C1。

第二绝缘层24，设置在绑定部23远离衬底20的表面，第二绝缘层24在衬底20上的正投影位于绑定部23中位于信号转接区C1的部分在衬底20上的正投影内。

且，如图7a所示，第二绝缘层24仅覆盖绑定部23中与信号引线21电连接的部分。

也就是说，第二绝缘层24仅覆盖绑定部23中的搭接部231。

在一些实施例中，第二绝缘层24与阵列基板1011上的上述层间绝缘层10115同层同材料。

层间绝缘层10115可以是图3d中的公共电极10114和像素电极10113之间的层间绝缘层10115，也可以是图3d中的公共电极10114和TFT之间的层间绝缘层10115。

层间绝缘层10115还可以是图4d中的发光器件1016与TFT之间的层间绝缘层10115。

可以通过改变掩膜板的图案，使得第二绝缘层24与间绝缘层10115同层同材料。

由于驱动电路与绑定部23的搭接阻抗较大，因此，绑定部23不适合被第二绝缘层24过多的覆盖。如果第二绝缘层24覆盖面积超出搭接部231，会影响驱动电路与绑定部23之间的阻抗，得不偿失。所以申请中第二绝缘层24只覆盖搭接部231，增大驱动电路与绑定部23的接触面积，以规避绑定阻抗大的问题。

在一些实施例中，如图12所示，阵列基板1011还包括设置在第二绝缘层24远离衬底20的表面的辅助导电层。

第二绝缘层24在衬底20上的正投影位于辅助导电层在衬底20上的正投影内。

也就是说，辅助导电层覆盖第二绝缘层24。

由于虽然第二绝缘层24仅覆盖绑定部23中的搭接部231，绑定部23中的其他位置仍能与驱动电路绑定。但是，第二绝缘层24的存在始终会降低绑定部23与驱动电路的接触面积。因此，通过在第二绝缘层24表面覆盖辅助导电层，可增大绑定部23与驱动电路的接触面积，降低绑定阻抗。

此外，通过在第二绝缘层24表面覆盖辅助导电层，可降低对第二绝缘层24制备工艺的要求，以降低制备成本。

在一些实施例中，辅助电极层与阵列基板1011上的上述电极层同层同材料。

其中，电极层可以是图3d中的公共电极10114或像素电极10113。

电极层也可以是图4d中的阳极a或阴极c。

可以通过改变掩膜板的图案，使得辅助电极层与电极层同层同材料。

在一些实施例中，第一过孔221的孔径为2～4um。

例如，第一过孔221的孔径为2.5um、3.0um、3.5um。

在绑定过程中，驱动电路通过焊球与绑定部23绑定，焊球的直径一般在5um左右。为了避免在焊接过程中，焊球直接掉进第一过孔221形成的凹陷区域，而不与驱动电路电连接。本申请中将第一过孔221的孔径设置在2～4um，可以避免焊球掉进第一过孔221形成的凹陷区域中，保证绑定的稳定性。

示例二

如图13所示，阵列基板1011包括至少一条信号引线21，信号引线21设置在衬底20上，且至少位于信号传输区C2。

第一绝缘层22，设置在信号线引线远离衬底20一侧；第一绝缘层22上设置有至少一个第一过孔221，第一过孔221位于信号传输区C2。

至少一个绑定部23，设置在第一绝缘层22远离衬底20一侧，且每个绑定部23通过第一过孔221与一条信号线引线电连接；绑定部23位于信号转接区C1并延伸至信号传输区C2。

第二绝缘层24，设置在绑定部23远离衬底20的表面，第二绝缘层24覆盖绑定部23中位于信号传输区C2的部分。

也就是说，第二绝缘层24覆盖绑定部23中位于信号传输区C2的部分，露出绑定部23中位于信号转接区C1的部分。

在信号转接区C1相对的两侧均设置有信号传输区C2时，阵列基板1011绑定区C的结构如图14所示。

其中，第一过孔221可以仅位于两个信号传输区C2中的一个中。

在一些实施例中，如图14所示，两个信号传输区C2中均设置有第一过孔221。

由于第一过孔221的数量，决定绑定部23和信号引线21之间的接触电阻，第一过孔221数量约多，绑定部23和信号引线21之间的接触面积越大，接触电阻越小。因此，第一过孔221应设置合理数量的第一过孔221。

示例的，假设第一过孔221的直径d＝2.0～2.5um，一条信号引线21对应的第一过孔221的数量N＝60～70个。

绑定部23和信号引线21之间的接触面积S＝π(d/2)2*N≈188～343um²。

在此情况下，两个信号传输区C2均有绑定部23与信号引线21接触的部分，两部分之和满足上述接触面积S即可。

这样一来，在保证绑定部23与信号引线21的接触面积的基础上，可以减少靠近显示区A的信号传输区C2中的第一过孔221的数量，以减小靠近显示区A的信号传输区C2的面积，从而减少非显示区B的屏占比。

由于位于第一过孔221中的搭接部231容易因过刻而受损，本示例中将第一过孔221转移至信号传输区C2中，并且使第二绝缘层24覆盖搭接部231，可避免搭接部231过刻。

此外，将第一过孔221转移至信号传输区C2，绑定部23中位于信号转接区C1的部分在同一平面上。如图15所示，在绑定部23与驱动芯片106绑定时，绑定部23为平面，有一定的支撑，提高保绑定部23和驱动芯片106连接的效果。

再者，由于第一过孔221形成的凹陷区域不在信号转接区C1，因此，无需考虑驱动芯片106和绑定部23绑定时，焊球会掉进第一过孔221形成的凹陷区域的问题。可以尽可能的增大第一过孔221的孔径，以降低绑定部23和信号引线21的接触电阻，有利于降低信号衰减。

基于此，在一些实施例中，第一过孔221的孔径大于信号传输区C2沿第一方向X的尺寸的一半。

这样一来，可以尽量增大绑定部23和信号引线21的接触接触面积，以降低绑定部23和信号引线21的接触电阻。

示例的，如图16所示，绑定部23和信号引线21以搭接沟道的方式接触，使得绑定部23和信号引线21的接触面积尽可能的大。

同样，在满足上述接触面积S≈188～343um²的情况下，假设信号引线21的宽度W＝6um。

绑定部23和信号引线21需要交叠的长度：L＝S/W≈(188～343)/6＝31.3～57.16um。

在这种情况下，在设计信号传输区C2的大小时，可以在满足上述交叠长度L的基础上，尽可能的减小信号传输区C2的面积，以实现显示装置01的窄边框化。

为了简化制备工艺，在一些实施例中，第二绝缘层24与阵列基板1011上的上述层间绝缘层10115同层同材料。

为了进一步简化制备工艺，第二绝缘层24与上述层间绝缘层10115为一体结构。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种阵列基板，包括显示区和位于所述显示区一侧的绑定区，所述绑定区包括信号转接区以及位于所述信号转接区至少一侧的信号传输区；其特征在于，所述阵列基板包括：

衬底；

至少一条信号引线，所述信号引线设置在所述衬底上，且至少位于所述信号传输区；

第一绝缘层，设置在所述信号引线远离所述衬底一侧；所述第一绝缘层上设置有多个第一过孔；

至少一个绑定部，设置在所述第一绝缘层远离所述衬底一侧，且每个所述绑定部通过所述第一过孔与一条所述信号引线电连接；所述绑定部至少位于所述信号转接区；

第二绝缘层，设置在所述绑定部远离所述衬底的表面，所述第二绝缘层在所述衬底上的正投影位于所述绑定部在所述衬底上的正投影内，且所述第二绝缘层仅覆盖所述绑定部中与所述信号引线电连接的部分。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述第二绝缘层远离所述衬底的表面的辅助导电层；

所述第二绝缘层在所述衬底上的正投影位于所述辅助导电层在所述衬底上的正投影内。

3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括位于所述显示区的电极层；

所述辅助导电层与所述电极层同层同材料。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔的孔径为2～4um。

5.根据权利要求1所述的阵列基板，其特征在于，所述绑定部延伸至所述信号传输区，所述第一过孔位于所述信号传输区；

所述第二绝缘层覆盖所述绑定部中位于所述信号传输区的部分。

6.根据权利要求1或5所述的阵列基板，其特征在于，所述第一过孔的孔径大于所述信号传输区沿第一方向的尺寸的一半；

其中，所述第一方向为所述信号引线的走线方向。

7.根据权利要求1或5所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述衬底上的薄膜晶体管；

所述薄膜晶体管包括源漏电极层和设置在所述源漏电极层远离所述衬底一侧的层间绝缘层；

所述第二绝缘层与所述层间绝缘层同层同材料。

8.根据权利要求7所述的阵列基板，其特征在于，在所述第一过孔位于所述信号传输区的情况下，所述第二绝缘层与所述层间绝缘层为一体结构。

9.一种显示装置，其特征在于，包括驱动芯片和权利要求1-8任一项所述的阵列基板；

所述驱动芯片与所述阵列基板上的绑定部电连接。