Nothing Special   »   [go: up one dir, main page]

CN110164777B - 裸芯结合方法 - Google Patents

裸芯结合方法 Download PDF

Info

Publication number
CN110164777B
CN110164777B CN201910110178.4A CN201910110178A CN110164777B CN 110164777 B CN110164777 B CN 110164777B CN 201910110178 A CN201910110178 A CN 201910110178A CN 110164777 B CN110164777 B CN 110164777B
Authority
CN
China
Prior art keywords
die
bonding
groups
group
available
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910110178.4A
Other languages
English (en)
Other versions
CN110164777A (zh
Inventor
金昶振
金应锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN110164777A publication Critical patent/CN110164777A/zh
Application granted granted Critical
Publication of CN110164777B publication Critical patent/CN110164777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种裸芯结合方法。所述裸芯结合方法可包括：准备包括裸芯的晶圆，所述裸芯分别根据操作性能指定等级；将裸芯划分到多个结合组中；以及将结合组中的裸芯结合到衬底上。特别地，每个结合组可包括一个或零个最低等级的裸芯。

Description

裸芯结合方法
技术领域
本发明的实施例涉及裸芯结合方法。更具体地，本发明的实施例涉及以堆叠方式将裸芯结合到衬底上以制造多芯片半导体器件的裸芯结合方法。
背景技术
通常，通过重复执行一系列制造工艺，半导体器件可在用作半导体衬底的硅晶圆上形成。如上所述形成的半导体器件可通过切割工艺个体化，并可通过裸芯结合工艺结合至衬底。
用于执行裸芯结合工艺的设备可包括：用于支撑晶圆的晶圆台，用于支撑衬底的衬底台，以及用于从晶圆拾取裸芯并根据结合谱将裸芯结合到衬底上的结合单元。
同时，在结合工艺之前可由探针台和测试器对裸芯执行电检查工艺，并且根据电检查工艺的结果可对裸芯指定多个等级。例如，当根据由电检查工艺确定的操作性能对裸芯指定五个或更多等级时，等级为1或2的裸芯可通过裸芯结合工艺制造成半导体器件，等级为3或更低等级的裸芯可丢弃。
然而，当多个裸芯根据结合谱堆叠在衬底上以制造多芯片半导体器件时，也可使用等级相对较低的裸芯。当如上所述使用等级如此低的裸芯时，可提高半导体器件的产量，但难以有效地执行裸芯结合工艺。
发明内容
本发明的实施例提供了一种裸芯结合方法，其能够在使用分别根据操作性能指定了等级的裸芯制造多芯片半导体器件时更有效地将裸芯结合到衬底上。
根据本发明的一个方面，裸芯结合方法可包括：准备包括裸芯的晶圆，所述裸芯分别根据操作性能指定了等级；将裸芯划分到多个结合组中；以及将结合组中的裸芯结合到衬底上。特别地，每个结合组可包括一个或零个最低等级的裸芯。
根据本发明的一些示例性实施例，结合组中包括最低等级裸芯的结合组可不包括等级比最低等级高一级的裸芯。
根据本发明的一些示例性实施例，属于每个结合组的裸芯可彼此相邻地定位。
根据本发明的一些示例性实施例，将裸芯划分到结合组中可包括：检测出裸芯中具有最低等级的裸芯；将每个第一结合组设置为包括一个最低等级的裸芯，以及将除第一结合组之外的剩余裸芯划分到第二结合组中，其中每个第一结合组可不包括等级比最低等级高一级的裸芯。
根据本发明的一些示例性实施例，属于包括最低等级裸芯的各第一结合组中的裸芯可彼此相邻地定位。
根据本发明的一些示例性实施例，属于各结合组的裸芯可堆叠在衬底上，以便形成多芯片半导体器件。
根据本发明的一些示例性实施例，裸芯附接膜可设置在每个裸芯的下表面上。
根据本发明的一些示例性实施例，裸芯结合方法还可包括确定结合组的结合顺序。
根据本发明的一些示例性实施例，结合结合组中的裸芯可包括：使用相机检测待拾取的裸芯；从晶圆拾取检测到的裸芯；以及将拾取的裸芯结合到衬底上，其中在相机未检测到待拾取的裸芯时，可中断结合步骤，对晶圆上的剩余裸芯再次执行划分步骤，然后可重新开始结合步骤。
根据本发明的另一个方面，裸芯结合方法可包括：准备包括裸芯的晶圆，所述裸芯分别根据操作性能指定等级；将裸芯划分到至少一个第一结合组和多个第二结合组中；将属于至少一个第一结合组中的裸芯结合到第一衬底上，以及将属于多个第二结合组中的裸芯结合到第二衬底上，其中，至少一个第一结合组可包括一个最低等级的裸芯，并且多个第二结合组可不包括最低等级的裸芯。
根据本发明的一些示例性实施例，至少一个第一结合组可不包括等级比最低等级高一级的裸芯。
根据本发明的一些示例性实施例，属于至少一个第一结合组和多个第二结合组中的裸芯可分别堆叠在第一和第二衬底上，以形成多芯片半导体器件。
本发明的上述发明内容并不旨在描述本发明的每个所示实施例或每种实施方式。下面的详细描述和权利要求更具体地举例说明了这些实施例。
附图说明
结合附图，根据以下描述，可更详细地理解示例性实施例，其中：
图1是根据本发明一实施例的裸芯结合方法的流程图；
图2是执行图1中裸芯结合方法的裸芯结合设备的示意图；
图3是如图2中所示晶圆一示例的示意图；和
图4是如图1所示的步骤S110的流程图。
虽然各种实施例可作出各种修改和替换形式，但其细节已经通过附图中的示例示出并将详细描述。然而，应理解，本发明并不旨在将要求保护的发明限于所描述的特定实施例。相反，本发明涵盖了落入本主题由权利要求限定的实质和范围内的所有修改、等同物和替代物。
具体实施方式
在下文中，参照附图更详细地描述了本发明的实施例。然而，本发明不限于下面描述的实施例，可以以各种其他形式实施。提供以下实施例不是为了完全完成本发明，而是为了向本领域技术人员充分表达本发明的范围。
在说明书中，当提及一个组件在另一个组件或层之上或连接到另一个组件或层时，它可直接在另一个组件或层之上或直接连接到另一个组件或层，或者也可存在介于中间的组件或层。与此不同，应理解，当提及一个组件直接在另一个组件或层之上或直接连接到另一个组件或层时，这意味着不存在介于中间的组件。而且，尽管在本发明的各种实施例中使用诸如第一、第二和第三的术语来描述各种区域和层，但区域和层不限于这些术语。
以下使用的术语仅用于描述特定实施例，但不限制本发明。另外，除非另外定义，否则包括技术或科学术语的所有术语可具有与本领域技术人员通常理解相同的含义。
参照理想实施例的示意图描述本发明的实施例。因此，可根据附图的形式预期制造方法和/或允许误差的变化。因此，本发明的实施例不限于附图中的具体形式或区域，而是包括形式上的偏差。这些区域可以是完全示意性的，并且它们的形式可不描述或描绘任何给定区域中的准确形式或结构，且不旨在限制本发明的范围。
图1是根据本发明一实施例的裸芯结合方法的流程图。图2是用于执行图1中的裸芯结合方法的裸芯结合设备的示意图，图3是如图2中所示的晶圆一示例的示意图。
参照图1至图3，根据本发明一实施例的裸芯结合方法可用于以堆叠方式制造多芯片半导体器件。特别地，分别根据操作性能指定等级的裸芯12可用于制造多芯片半导体器件。例如，在晶圆10上形成裸芯12之后，可通过使用探针卡的电检查工艺来确定裸芯12的操作性能。在执行电检查工艺之后，晶圆10可通过切割工艺分成多个裸芯12，并供给至设备100以执行裸芯结合工艺。
晶圆10可附着在切割带14上，切割带14安装到具有圆环形状的安装框架16上。设备100可包括用于支撑晶圆10的晶圆台110。晶圆台110可包括用于支撑切割带14的边缘部分的扩展环112、用于保持安装框架16的夹具114，以及通过向下移动夹具114来拉伸切割带14的驱动单元(未示出)。
裸芯顶出器120可设置在切割带14下方以选择性地将裸芯12从切割带14上分离出来，并且结合单元130可设置在晶圆台110上方以拾取由裸芯顶出器120分离出来的裸芯12并将该裸芯12结合到衬底上。替代地，设备100可包括用于从切割带14上拾取裸芯12的拾取单元和用于支撑裸芯12的裸芯台。在这种情况下，结合单元130可拾取裸芯台上的裸芯12并将其结合到衬底上。
虽然未在图中示出，晶圆台110可水平移动以选择性地拾取裸芯12。也就是说，晶圆台110可通过台驱动单元(未示出)水平移动，使得待拾取的裸芯12放置在裸芯顶出器120上。另外，相机140可设置在晶圆台110上方，以检测待拾取的裸芯12并确定裸芯12的位置。
替代地，设备100可包括两个结合单元130，以缩短裸芯结合工艺所需的时间并更有效地执行裸芯结合工艺。另外，设备100可包括用于供应衬底的衬底供应单元(未示出)。替代地，衬底供应单元可同时供应彼此不同的第一衬底和第二衬底。
根据本发明一示例性实施例，裸芯附接膜(DAF)可设置到每个裸芯12的下表面上，并且结合单元130可从晶圆10上拾取裸芯12并以堆叠方式将该裸芯12结合到衬底上。
在下文中，将参照附图描述根据本发明一示例性实施例的裸芯结合方法。
参照图1，可在步骤S100中准备包括多个裸芯12的晶圆10。例如，晶圆10可装载在晶圆台110上，并且裸芯12可分别具有根据操作性能指定的等级。
在步骤S110中，裸芯12可划分到多个结合组中。例如，每个结合组可包括多个裸芯12。属于各结合组的裸芯12可用于制造一个多芯片半导体器件。也就是说，属于各结合组的裸芯12的数量等于待堆叠在衬底上的裸芯的数量。特别地，根据本发明一示例性实施例，每个结合组包括一个或零个最低等级的裸芯12C。也就是说，一些结合组各包括一个最低等级裸芯12C，剩余的结合组不包括最低等级的裸芯12C。
同时，晶圆10可包括不可用的裸芯(未示出)。例如，当晶圆10包括等级1至5的裸芯并且等级4和5的裸芯不能使用时，最低等级的裸芯12C可能是3级裸芯。也就是说，最低等级意味着可用裸芯12A、12B和12C的最低等级。
图4是图1所示的步骤S110的流程图。
参照图4，在步骤S112中，可检测出裸芯12中具有最低等级的裸芯12C，在步骤S114中，可设置一个第一结合组包括一个最低等级裸芯12C。属于各第一结合组的裸芯可定位成彼此相邻。也就是说，邻近最低等级裸芯12C的裸芯可包括在第一结合组中，从而缩短了结合第一结合组中的裸芯所需的时间。
特别地，优选第一结合组不包括等级比最低等级高一级的裸芯。例如，当晶圆10包括1级至3级的裸芯作为可用裸芯时，优选包括3级裸芯12C作为最低等级裸芯的第一结合组不包括2级裸芯12B。也就是说，优选第一结合组可包括3级裸芯12C和至少一个1级裸芯12A。替代地，当第一结合组包括2级裸芯12B和3级裸芯12C时，由2级裸芯12B和3级裸芯12C组成的多芯片半导体器件的操作性能可能劣化。因此，2级裸芯12B和3级裸芯12C的组合不是优选的。
特别地，即使2级裸芯12B和3级裸芯12C彼此相邻，如图3所示，优选将邻近3级裸芯12C的1级裸芯12A设置到第一结合组中，而不是将2级裸芯12B设置到第一结合组中。
作为另一个例子，尽管未在图中示出，当晶圆10包括1级到4级的裸芯作为可用裸芯时，优选各结合组包括一个4级裸芯但不包括3级裸芯。也就是说，第一结合组可包括1级或2级裸芯和一个4级裸芯。
在设置第一结合组之后，在步骤S116中，除了第一结合组之外的剩余裸芯12，例如，1级裸芯12A和2级裸芯12B可划分到第二结合组中。此时，优选属于各第二结合组的裸芯12A和/或12B彼此相邻定位。
然后，在步骤S120中，可确定第一和第二结合组的结合顺序。例如，结合顺序可如图3中箭头所示的Z字形方式确定。
根据步骤S130中的结合顺序，可将第一和第二结合组的裸芯12结合到衬底上。结合步骤S130可包括：使用相机140检测待拾取的裸芯12，从晶圆10拾取检测到的裸芯12，以及将拾取的裸芯12结合到衬底上。然而，当相机140未检测到待拾取的裸芯12时，可中断结合步骤S130。也就是说，待拾取的裸芯12不在切割带14上，可中断结合步骤S130。
例如，在去除晶圆10上的保护带或转移晶圆10的过程中若缺失裸芯12中的任何一个，则在相应位置处可能无法检测到缺失的裸芯。在这种情况下，可中断结合步骤S130。
当中断结合步骤S130时，可对晶圆10上的剩余裸芯12再次执行划分步骤S110，然后可对剩余的裸芯12重新开始结合步骤S130。
根据本发明另一个实施例，属于第一结合组的裸芯12可结合到第一衬底上，属于第二结合组的裸芯12可结合到第二衬底上。也就是说，对第一结合组的第一裸芯结合工艺和对第二结合组的第二裸芯结合工艺可同时执行。
在结合步骤S130中，可根据预定的结合谱将裸芯12结合在衬底上。结合谱可包括结合位置、堆叠顺序、堆叠方向等。
根据本发明如上所述的实施例，当使用根据操作性能指定了等级的裸芯12执行裸芯结合工艺时，一个第一结合组可设置为包括一个最低等级裸芯12C，剩余的裸芯12A和12B可划分到第二结合组中。
因此，可显著提高多芯片半导体器件的产量。此外，如上所述，在执行裸芯结合步骤S130之前通过将裸芯12划分到第一和第二结合组中，可消除相对高等级的裸芯12A和12B在相对低等级的裸芯12C之前耗尽于是仅相对低等级的裸芯12C留在晶圆上的问题。另外，通过有效地分布相对低等级的裸芯12C，可不断地管理多芯片半导体器件的操作性能。
尽管已参照具体实施例描述了裸芯结合方法，但其不限于此。因此，本领域技术人员将容易理解，在不脱离本发明由所附权利要求限定的实质和范围的情况下，可对其作出各种修改和改变。

Claims (11)

1.一种裸芯结合方法，包括：
准备包括可用裸芯的晶圆，所述可用裸芯分别根据操作性能指定等级；
将所述可用裸芯划分到多个结合组中；以及
将所述结合组中的可用裸芯结合到衬底上，
其中各所述结合组包括所述可用裸芯中一个或零个最低等级的裸芯，并且所述结合组中包括所述最低等级裸芯的结合组不包括等级比所述最低等级高一级的裸芯。
2.如权利要求1所述的裸芯结合方法，其中属于各所述结合组的裸芯彼此相邻地定位。
3.如权利要求1所述的裸芯结合方法，其中将所述可用裸芯划分到所述结合组中包括：
检测出所述可用裸芯中具有所述最低等级的裸芯；
将各第一结合组设置为包括一个具有所述最低等级的裸芯；以及
将除所述第一结合组之外的剩余裸芯划分到第二结合组中。
4.如权利要求3所述的裸芯结合方法，其中属于各所述第一结合组的裸芯彼此相邻地定位，所述第一结合组包括所述最低等级的裸芯。
5.如权利要求1所述的裸芯结合方法，其中属于各所述结合组的裸芯堆叠在所述衬底上，以便形成多芯片半导体器件。
6.如权利要求1所述的裸芯结合方法，其中在每个所述裸芯的下表面上设置裸芯附接膜。
7.如权利要求1所述的裸芯结合方法，还包括确定所述结合组的结合顺序。
8.如权利要求1所述的裸芯结合方法，其中结合所述结合组中的所述裸芯包括：
使用相机检测待拾取的裸芯；
从所述晶圆拾取检测到的裸芯；以及
将拾取的裸芯结合到所述衬底上，
其中在所述相机未检测到待拾取的裸芯时，中断所述结合步骤，对所述晶圆上的剩余裸芯再次执行所述划分步骤，然后重新开始所述结合步骤。
9.一种裸芯结合方法，包括：
准备包括可用裸芯的晶圆，所述可用裸芯分别根据操作性能指定等级；
将所述可用裸芯划分到至少一个第一结合组和多个第二结合组中；
将属于所述至少一个第一结合组的裸芯结合到第一衬底上；以及
将属于所述多个第二结合组的裸芯结合到第二衬底上，
其中所述至少一个第一结合组包括所述可用裸芯中一个最低等级裸芯，并且所述多个第二结合组不包括所述最低等级裸芯。
10.如权利要求9所述的裸芯结合方法，其中所述至少一个第一结合组不包括等级比所述最低等级高一级的裸芯。
11.如权利要求9所述的裸芯结合方法，其中属于所述至少一个第一结合组和所述多个第二结合组的裸芯分别堆叠在所述第一和第二衬底上，以形成多芯片半导体器件。
CN201910110178.4A 2018-02-12 2019-02-11 裸芯结合方法 Active CN110164777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180017047A KR102080865B1 (ko) 2018-02-12 2018-02-12 다이 본딩 방법
KR10-2018-0017047 2018-02-12

Publications (2)

Publication Number Publication Date
CN110164777A CN110164777A (zh) 2019-08-23
CN110164777B true CN110164777B (zh) 2023-08-29

Family

ID=67645359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910110178.4A Active CN110164777B (zh) 2018-02-12 2019-02-11 裸芯结合方法

Country Status (2)

Country Link
KR (1) KR102080865B1 (zh)
CN (1) CN110164777B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240027B1 (ko) * 2019-11-07 2021-04-13 양진석 칩 분류 방법
TWI768815B (zh) * 2021-04-07 2022-06-21 梁晋碩 分類多個晶片的方法
KR102654727B1 (ko) * 2021-07-21 2024-04-03 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184577B1 (en) * 1996-11-01 2001-02-06 Hitachi Chemical Company, Ltd. Electronic component parts device
JP2012151272A (ja) * 2011-01-19 2012-08-09 Renesas Electronics Corp 半導体チップ及び半導体装置
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN104517934A (zh) * 2013-09-27 2015-04-15 英特尔公司 用于互连堆叠的半导体器件的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591464B2 (ja) * 1993-12-24 1997-03-19 日本電気株式会社 ダイボンディング装置
KR100806060B1 (ko) * 1999-11-29 2008-02-21 루센트 테크놀러지스 인크 멀티-칩 패키지들의 ｉｃ칩들의 클러스터 패키징
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184577B1 (en) * 1996-11-01 2001-02-06 Hitachi Chemical Company, Ltd. Electronic component parts device
JP2012151272A (ja) * 2011-01-19 2012-08-09 Renesas Electronics Corp 半導体チップ及び半導体装置
CN104517934A (zh) * 2013-09-27 2015-04-15 英特尔公司 用于互连堆叠的半导体器件的方法
CN104051337A (zh) * 2014-04-24 2014-09-17 上海丽恒光微电子科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法

Also Published As

Publication number Publication date
KR102080865B1 (ko) 2020-02-24
KR20190097523A (ko) 2019-08-21
CN110164777A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CN110164777B (zh) 裸芯结合方法
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US8652858B2 (en) Chip testing method
US8338267B2 (en) Systems and methods for vertically integrating semiconductor devices
EP2339611A1 (en) Wafer handler comprising a vision system
JP5515024B2 (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
CN107564833B (zh) 半导体导带排列装置及半导体导带排列方法
JP2013004794A (ja) 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
US9250288B2 (en) Wafer-level testing method for singulated 3D-stacked chip cubes
CN112242325A (zh) 裸芯拾取方法
US6546985B2 (en) Die bonder
KR101707805B1 (ko) 웨이퍼 재구성 방법
KR102649912B1 (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
TWI541972B (zh) 晶粒堆疊設備以及方法
KR101160192B1 (ko) 제조 장치, 시험 장치, 제조 방법 및 집적 회로 패키지
CN107452641B (zh) 从晶圆上拾取裸芯的方法
JP2001176892A (ja) ダイボンディング方法及びその装置
CN110556312B (zh) 晶粒接合方法
KR20160051488A (ko) 이종 레시피를 이용한 다이 본딩 장치
CN108878315B (zh) 检查顶针的方法
CN111146128B (zh) 裸片转移模块和具有该裸片转移模块的裸片接合设备
US20150200118A1 (en) Bonding apparatus and method
CN109524319B (zh) 裸芯台单元及具有其的裸芯粘合装置
US20060105477A1 (en) Device and method for manufacturing wafer-level package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant