CN110114817B - 移位寄存器及其驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路和显示装置。移位寄存器可包括补偿选择电路、存储电路、消隐输入电路以及移位寄存电路。补偿选择电路被配置为将输入信号提供给第一节点。存储电路被配置为存储并保持消隐控制信号端与第一节点之间的电压差。消隐输入电路被配置为将消隐输入信号提供给第二节点。移位寄存电路被配置为在消隐期间，提供补偿驱动信号，在显示期间，提供扫描驱动信号。

Description

移位寄存器及其驱动方法、栅极驱动电路和显示装置

技术领域

本公开涉及显示技术领域，具体地，涉及移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。

背景技术

阵列基板行驱动(Gate Driver on Array，简称GOA)技术将栅极驱动电路制作在阵列基板上，实现对像素逐行扫描的功能。栅极驱动电路可包括多个级联的移位寄存器。从移位寄存器的输出端输出扫描信号以驱动像素，并可同时输出级联信号以驱动下一级移位寄存器。

在显示领域中，有机发光二极管(Organic Light-Emitting Diode，简称 OLED)显示装置具有可视角度广和响应速度快的特点，因此得到广泛的应用。OLED显示装置利用驱动晶体管提供的电流来驱动发光器件发光。因此，为了满足对显示面板的发光的均匀性要求，需要提高驱动晶体管的电学特性的一致性。在现有技术中，可以采用内部补偿方式或外部补偿方式来提高驱动晶体管的电学特性的一致性。

发明内容

本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。

根据本公开的第一方面，提供了一种移位寄存器，其包括补偿选择电路、存储电路、消隐输入电路以及移位寄存电路。补偿选择电路耦接补偿选择控制信号端、输入端和第一节点，并被配置为根据来自补偿选择控制信号端的补偿选择控制信号，将来自输入端的输入信号提供给第一节点。存储电路被耦接消隐控制信号端和所述第一节点，并配置为存储并保持消隐控制信号端与第一节点之间的电压差。消隐输入电路耦接所述第一节点、消隐输入信号端和第二节点，并被配置为根据第一节点的电压，将来自消隐输入信号端的消隐输入信号提供给第二节点。移位寄存电路耦接第二节点、时钟信号端、输入端和输出端，并被配置为在消隐期间，根据第二节点的电压和来自时钟信号端的时钟信号，通过输出端提供补偿驱动信号，在显示期间，根据输入信号和时钟信号，通过输出端提供扫描驱动信号。

在本公开的实施例中，补偿选择电路包括第一晶体管。第一晶体管的控制极耦接补偿选择控制信号端，该第一晶体管的第一极耦接输入端，该第一晶体管的第二极耦接第一节点。

在本公开的实施例中，存储电路包括第一电容。第一电容的第一极耦接消隐控制信号端，该第一电容的第二电极耦接第一节点。

在本公开的实施例中，消隐输入电路包括第二晶体管。第二晶体管的控制极耦接第一节点，该第二晶体管的第一极耦接消隐输入信号端，该第二晶体管的第二极耦接第二节点。

在本公开的实施例中，消隐输入信号端耦接消隐控制信号端。

在本公开的实施例中，移位寄存电路包括显示输入电路、输出电路、下拉电路、下拉控制电路、显示复位电路和消隐复位电路。显示输入电路耦接输入端和第二节点，并被配置为将输入信号提供给第二节点。输出电路耦接第二节点、时钟信号端和输出端，并被配置为在显示期间，根据第二节点的电压和时钟信号输出扫描驱动信号，以及在消隐期间，根据第二节点的电压和时钟信号输出补偿驱动信号。下拉电路耦接第二节点、第三节点、第一电压端和输出端，并被配置为根据第三节点的电压，控制所述第二节点和所述输出端的电压。下拉控制电路耦接第二节点和第三节点，并被配置为根据第二节点的电压，控制第三节点的电压。显示复位电路耦接显示复位信号端、第二节点和第一电压端，并被配置为基于来自显示复位信号端的显示复位信号对第二节点进行复位。消隐复位电路耦接消隐复位信号端、第二节点和第一电压端，被配置为基于来自消隐复位信号端的消隐复位信号对第二节点进行复位。

在本公开的实施例中，显示输入电路包括第三晶体管。第三晶体管的控制极和第一极耦接输入端，该第三晶体管的第二极耦接第二节点。

在本公开的实施例中，输出电路包括第四晶体管和第二电容。第四晶体管的控制极耦接第二节点，该第四晶体管的第一极耦接时钟信号端，该第四晶体管的第二极耦接输出端。第二电容的第一极耦接第二节点，该第二电容的第二极耦接输出端。

在本公开的实施例中，下拉电路包括第五晶体管和第六晶体管。第五晶体管的控制极耦接第三节点，该第五晶体管的第一极耦接第二节点，该第五晶体管的第二极耦接第一电压端。第六晶体管的控制极耦接第三节点，该第六晶体管的第一极耦接输出端，该第六晶体管的第二极耦接第一电压端。

在本公开的实施例中，下拉控制电路包括反相器。反相器的第一极耦接第二节点，该反相器的第二极耦接第三节点。

在本公开的实施例中，显示复位电路包括第七晶体管。第七晶体管的控制极耦接显示复位信号端，该第七晶体管的第一极耦接第二节点，该第七晶体管的第二极耦接第一电压端。

在本公开的实施例中，消隐复位电路包括第八晶体管。第八晶体管的控制极耦接消隐复位信号端，该第八晶体管的第一极耦接第二节点，该第八晶体管的第二极耦接第一电压端。

根据本公开的第二方面，提供了一种栅极驱动电路。该栅极驱动电路包括多个级联的如本公开的第一方面中任一项的移位寄存器。

在本公开的实施例中，第N级移位寄存器的输出端耦接第N+1级移位寄存器的输入端，其中，N为正整数。

在本公开的实施例中，栅极驱动电路还包括补偿选择控制信号线、消隐控制信号线、消隐输入信号线和第一时钟信号线。补偿选择控制信号线与各个移位寄存器的补偿选择控制信号端耦接，以提供补偿选择控制信号。消隐控制信号线与各个移位寄存器的消隐控制信号端耦接，以提供消隐控制信号。消隐输入信号线与各个移位寄存器的消隐输入信号端耦接，以提供消隐输入信号。第一时钟信号线与第2N-1级移位寄存器的时钟信号端耦接，以提供时钟信号。第二时钟信号线与第2N级移位寄存器的时钟信号端耦接以提供时钟信号。其中，N为正整数。

在本公开的实施例中，栅极驱动电路还包括补偿选择控制信号线、消隐控制信号线、第一时钟信号线和第二时钟信号线。补偿选择控制信号线与各个移位寄存器的补偿选择控制信号端耦接，以提供补偿选择控制信号。消隐控制信号线与各个移位寄存器的消隐控制信号端耦接，以提供消隐控制信号，并且与各个移位寄存器的消隐输入信号端耦接，以提供消隐输入信号。第一时钟信号线与第2N-1级移位寄存器的时钟信号端耦接，以提供时钟信号。第二时钟信号线与第2N级移位寄存器的时钟信号端耦接以提供时钟信号。其中，N为正整数。

在本公开的实施例中，栅极驱动电路还包括消隐复位信号线。消隐复位信号线与各个移位寄存器的消隐复位信号端耦接，以提供消隐复位信号。第N+1级移位寄存器的输出端耦接第N级移位寄存器的显示复位信号端，其中，N为正整数。

根据本公开的第三方面，提供了一种阵列基板。该阵列基板包括如本公开的第二方面中任一项所述的栅极驱动电路。

根据本公开的第四方面，提供一种显示面板。该显示面板包括如本公开的第三方面所述的阵列基板。

根据本公开的第五方面，提供了一种用于驱动如本公开的第一方面的任一项所述的移位寄存器的方法。该方法包括：在显示期间，根据补偿选择控制信号，将输入信号提供给第一节点；存储并保持消隐控制信号端与该第一节点之间的电压差；在消隐期间，根据该第一节点的电压，将消隐输入信号提供给第二节点；以及根据该第二节点的电压和时钟信号，输出补偿驱动信号。

在本公开的实施例中，该方法还包括：在显示期间，将输入信号提供给第二节点；以及根据该第二节点的电压和时钟信号，输出扫描驱动信号。

附图说明

为了更清楚地说明本公开的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。在附图中：

图1示出了根据本公开的实施例的移位寄存器的示意性框图；

图2示出了根据本公开的实施例的移位寄存器的示例性电路图；

图3示出了根据本公开的实施例的栅极驱动电路的示意图；

图4示出了如图3所示的栅极驱动电路的工作过程中各信号的时序图；以及

图5示出了根据本公开的实施例的用于驱动移位寄存器的方法的示意性流程图。

具体实施方式

为了使本公开的实施例的技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，并且可以是直接连接也可以通过中间介质间接连接。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

如前所述，可以采用内部补偿方式或外部补偿方式来提高驱动晶体管的电学特性的一致性。在对OLED显示面板中的像素进行补偿时，除了通过在像素中设置补偿电路来进行内部补偿外，还可以通过设置感测晶体管来实现外部补偿。在进行外部补偿时，栅极驱动电路需要在一帧的显示期间提供扫描驱动信号以使像素进行显示，栅极驱动电路需要在一帧的消隐期间提供补偿驱动信号以对像素电流进行感测，从而进行外部补偿。在本公开的实施例中，消隐期间指的是显示面板不进行显示的阶段，“一帧”、“每帧”或“某一帧”包括依次进行的显示期间和消隐期间。

在通常的外部补偿方法中，栅极驱动电路逐行向像素输出补偿驱动信号。例如，在第一帧的消隐期间输出第一行像素的补偿驱动信号，在第二帧的消隐期间输出第二行像素的补偿驱动信号，依次类推，完成对显示面板的逐行顺序补偿。

但是，在采用上述逐行顺序补偿的方法时，显示面板上出现逐行移动的线形图案。针对这一显示不良问题，本公开的实施例提供的移位寄存器可以实现随机补偿一行像素，从而可以避免显示面板上的线性图案。

本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。下面结合附图对本公开的实施例及其示例进行详细说明。

图1示出了根据本公开的实施例的移位寄存器的示意性框图。如图1 所示，移位寄存器10可包括补偿选择电路100、存储电路200、消隐输入电路300和移位寄存电路400。下面参照附图，对其进行详细描述。

在本公开的实施例中，补偿选择电路100可与补偿选择控制信号端 OE、输入端和第一节点K耦接，并根据来自补偿选择控制信号端的补偿选择控制信号OE，将来自输入端的输入信号STU提供给第一节点K。在实施例中，补偿选择电路100可与补偿选择控制信号端耦接以接收补偿选择控制信号OE。补偿选择电路100与输入端耦接以接收输入信号STU。补偿选择电路可根据所接收的补偿选择控制信号OE，将所接收的输入信号 STU提供给第一节点K。

存储电路200可与消隐控制信号端和第一节点K耦接，并且可以存储并保持消隐控制信号端与第一节点K之间的电压差。在实施例中，存储电路200被耦接在消隐控制信号端与第一节点K之间，以存储并保持消隐控制信号CLKS与第一节点K的电压之间的电压差。

消隐输入电路300可与第一节点K、消隐输入信号端和第二节点L(也称为上拉节点)耦接，并根据第一节点K的电压，将来自消隐输入信号端的消隐输入信号BSTU提供给第二节点L。在实施例中，消隐输入电路300 可与消隐输入信号端耦接以接收消隐输入信号BSTU。消隐输入电路300 可根据第一节点K的电压将所接收的消隐输入信号BSTU提供给第二节点 L。在实施例中，消隐输入信号端可耦接到电压源以接收电压信号作为消隐输入信号BSTU。

移位寄存电路400可与第二节点L、时钟信号端、输入端和输出端 OUTPUT耦接，并且在消隐期间根据第二节点L的电压和来自时钟信号端的时钟信号CLK，通过输出端OUTPUT提供补偿驱动信号。在实施例中，移位寄存电路400可与时钟信号端耦接，以接收时钟信号CLK。在消隐期间，移位寄存电路400根据第二节点L的电压将所接收的时钟信号CLK通过输出端OUTPUT输出，作为补偿驱动信号。

另外，移位寄存电路400可在显示期间根据输入信号STU和时钟信号 CLK，通过输出端OUTPUT提供扫描驱动信号。在实施例中，移位寄存电路400还可与输入端耦接以接收输入信号STU。在显示期间，移位寄存电路400根据所接收的输入信号STU，将时钟信号CLK通过输出端OUTPUT 输出，作为扫描驱动信号。

在实施例中，在一帧的显示期间，第N+1级移位寄存器的扫描驱动信号例如可以用于控制第N+2和第N级移位寄存器的移位，并且可以用于驱动显示面板中的对应行像素进行显示。在一帧的消隐期间，第N级移位寄存器的补偿驱动信号用于感测对应行像素的驱动电流，从而基于所感测的驱动电流进行补偿。在本公开的实施例中，N是正整数。

进一步地，在本公开的实施例中，移位寄存电路400可以包括显示输入电路410、输出电路420、下拉电路430、下拉控制电路440、显示复位电路450以及消隐复位电路460。下面参照附图，对其进行详细描述。

在实施例中，显示输入电路410可与输入端和第二节点L耦接，并且可将输入信号STU提供给第二节点L在实施例中，显示输入电路420与输入端耦接以接收输入信号STU，将所接收的输入信号STU提供给第二节点 L。

在实施例中，输出电路420可与第二节点、时钟信号端和输出端OUTPUT耦接，并且可在显示期间根据第二节点L的电压和时钟信号CLK 输出扫描驱动信号，在消隐期间根据第二节点L的电压和时钟信号CLK输出补偿驱动信号。在实施例中，输出电路420可以与时钟信号端耦接以接收时钟信号CLK。在显示期间，输出电路420根据第二节点L的电压，将所接收的时钟信号CLK通过输出端OUTPUT输出，作为扫描驱动信号。在消隐期间，输出电路420根据第二节点L的电压，将所接收的时钟信号 CLK通过输出端OUTPUT输出，作为补偿驱动信号。

在本公开的实施例中，本领域技术人员可理解的是输出端的数量不限于一个，也可以是多个。对应地，每个输出电路与对应的时钟信号耦接。每个输出电路可根据第二节点L的电压和对应的时钟信号输出对应的驱动信号。

在实施例中，下拉电路430可与第二节点L、第三节点M(也称为下拉节点)、第一电压端和输出端OUTPUT耦接，并且可根据第三节点M 的电压，控制第二节点L和输出端OUTPUT的电压。下拉电路可以耦接第一电压端，以接收第一电压VGL。在实施例中，第一电压端可提供低电平信号，即第一电压VGL是低电平。下拉电路430还耦接输出端OUTPUT，以在第三节点M的电压控制下，根据所接收的第一电压VGL控制第二节点L和输出端OUTPUT的电压。

在实施例中，下拉控制电路440可与第二节点L和第三节点耦接，并且可根据第二节点L的电压，控制第三节点M的电压。

在实施例中，显示复位电路450可与显示复位信号端、第二节点L和第一电压端耦接，并且可根据来自显示复位信号端的显示复位信号STD对第二节点L进行复位。在实施例中，显示复位电路450可以耦接显示复位信号端，以接收显示复位信号STD。显示复位电路450可以耦接第一电压端，以接收第一电压VGL。显示复位电路450可以在所接收的显示复位信号STD的控制下将所接收的第一电压VGL提供到第二节点L，从而将第二节点L的电压拉低，对第二节点L进行复位。

在实施例中，消隐复位电路460可与消隐复位信号端、第二节点L和第一电压端耦接，并且可基于来自消隐复位信号端的消隐复位信号TRST 对第二节点L进行复位。在实施例中，消隐复位电路460可以耦接消隐复位信号端，以接收消隐复位信号TRST。消隐复位电路460可以耦接第一电压端，以接收第一电压VGL。消隐复位电路460可以在所接收的消隐复位信号TRST控制下，将所接收的第一电压VGL提供到第二节点L，从而将第二节点L的电压拉低，对第二节点L进行复位。

本领域技术人员可以理解，尽管图1中的移位寄存器10示出了下拉电路430、下拉控制电路440、显示复位电路450以及消隐复位电路460，然而上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

以下通过示例性电路结构来对本公开的实施例提供的移位寄存器进行描述。图2示出了根据本公开的实施例的移位寄存器的示例性电路图。移位寄存器例如是图1中所示的移位寄存器10。如图2所示，移位寄存器可以包括第一晶体管T1至第八晶体管T8、第一电容C1和第二电容C2、反相器D。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其它特性相同的开关器件。本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。晶体管的栅极可被称为控制极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，导通电压为低电平电压，关断电压为高电平电压。当晶体管为N型晶体管时，导通电压为高电平电压，关断电压为低电平电压。

另外，需要说明的是，本公开的实施例中提供的移位寄存器中采用的晶体管均是以N型晶体管为例进行说明的。本公开的实施例包括但不限于此，例如移位寄存器中的至少部分晶体管也可以采用P型晶体管。

如图2所示，补偿选择电路100包括第一晶体管T1。第一晶体管T1 的控制极与补偿选择控制信号端耦接以接收补偿选择控制信号OE，第一晶体管T1的第一极耦接输入端，以接收输入信号STU。第一晶体管T1的第二极与第一节点K耦接。在实施例中，当补偿选择控制信号OE为高电平时，第一晶体管T1导通，将所接收的输入信号STU提供给第一节点K。

存储电路200包括第一电容C1。第一电容C1的第一极耦接消隐控制信号端，以接收消隐控制信号CLKS。第一电容C1的第二极耦接第一节点 K。第一电容C1可以存储消隐控制信号CLKS与第一节点K之间的电压差。在实施例中，在第一节点K的电压为高电平，消隐控制信号CLKS为高电平时，则第一电容C1的两极的电压差为0伏，第一电容C1未被充电。在消隐控制信号CLKS为低电平，第一节点K处于悬空状态时。由于第一电容C1的等式跳变作用，第一节点K的电压为高电平，第一电容C1的两极的电压差保持为0伏。

消隐输入电路300包括第二晶体管T2。第二晶体管T2的控制极与第一控制节点K耦接。第二晶体管T2的第一极与消隐输入信号端耦接，以接收消隐输入信号BSTU。第二晶体管T2的第二极与第二节点L耦接。在实施例中，当第一节点K的电压为高电平时，第二晶体管T2导通，从而将所接收的消隐输入信号BSTU提供给第二节点L。

显示输入电路410包括第三晶体管T3。第三晶体管T3的控制极和第一极与输入端耦接以接收输入信号STU。第三晶体管T3的第二极与第二节点L耦接。在实施例中，当输入信号STU为高电平时，第三晶体管T3 导通，将所接收的高电平的输入信号STU提供给第二节点L。

输出电路420包括第四晶体管T4和第二电容C2。第四晶体管T4的控制极与第二节点L耦接。第四晶体管T4的第一极与时钟信号端耦接，以接收时钟信号CLK。第四晶体管T4的第二极与输出端OUTPUT耦接。第二电容C2的第一极与第二节点L耦接，第二电容C2的第二极与输出端 OUTPUT耦接。在实施例中，当第二节点L为高电平时，第四晶体管T4 导通。在显示期间，输出电路420将所接收的时钟信号CLK提供给信号输出端OUTPUT，作为扫描驱动信号。在消隐期间，输出电路420将所接收的时钟信号CLK提供给信号输出端OUTPUT，作为补偿驱动信号。

下拉电路430包括第五晶体管T5和第六晶体管T6。第五晶体管T5 的控制极耦接第三节点M。第五晶体管T5的第一极耦接第二节点L。第五晶体管T5的第二极耦接第一电压端，以接收第一电压VGL。在实施例中，当第三节点M为高电平，第五晶体管T5和第六晶体管T6导通，将第一电压VGL提供给第二节点L和输出端OUTPUT，以将第二节点L和输出端 OUTPUT的电压拉低。

下拉控制电路440包括反相器D，反相器D的第一极与第二节点L耦接，反相器D的第二极与第三节点M耦接。在实施例中，当第二节点L 的电压为高电平时，在反相器D的作用下，第三节点M的电压为低电平。当第二节点L为低电平时，在反相器D的作用下，第三节点M的电压为高电平。

显示复位电路450包括第七晶体管T7。第七晶体管T7的控制极耦接显示复位信号端，以接收显示复位信号STD。第七晶体管T7的第一极耦接第二节点L。第七晶体管T7的第二极耦接第一电压端，以接收第一电压 VGL。在本实施例中，当显示复位信号STD为高电平时，第七晶体管T7 导通，将第一电压VGL的低电平提供给第二节点L，以复位第二节点L。

消隐复位电路460包括第八晶体管T8。第八晶体管T8的控制极耦接消隐复位信号端，以接收消隐复位信号TRST。第八晶体管T8的第一极耦接第二节点L。第八晶体管T8的第二极耦接第一电压端，以接收第一电压 VGL。在本实施例中，当消隐复位信号TRST为高电平时，第八晶体管T8 导通，将第一电压VGL的低电平提供给第二节点L，以复位第二节点L。

可替换地，在本公开的一些实施例中，消隐输入信号端可与消隐控制信号端耦接，以接收消隐控制信号作为消隐输入信号。

附加地，在本公开的另一些实施例中，移位寄存电路400还可包括第九晶体管T9、第十晶体管T10、第十一晶体管T11以及第十二晶体管T12，以用于防止漏电。

第九晶体管T9可被设置在显示输入电路410中。第九晶体管T9的控制极与第三晶体管T3的控制极耦接。第九晶体管T9的第一极经由第四节点O与第三晶体管T3的第二耦接。第九晶体管T9的第二极与第二节点L 耦接。

第十晶体管T10可被设置在下拉电路430中。第十晶体管T10的控制极和第五晶体管T5的控制极耦接。第十晶体管T10的第一极与经由第五节点P与第五晶体管T5的第二极耦接。第十晶体管T10的第二极与第一电压端VGL耦接。

第十一晶体管T11可被设置在显示复位电路450中。第十一晶体管T11 的控制极与第七晶体管T7的控制极耦接。第十一晶体管T11的第一极经由第六节点Q与第七晶体管T7的第二极耦接。第十一晶体管T11的第二极与第一电压端耦接。

第十二晶体管T12的控制极与第二节点L耦接，第十二晶体管T12的第一极与消隐输入信号端耦接，以接收消隐输入信号BSTU。第十二晶体管T12的第二极与第六节点Q、第五节点P和第四节点O依次耦接。

在本实施例中，当第二节点L的电压为高电平时，第十二晶体管T12 导通，以将消隐输入信号BSTU提供给第六节点Q、第五节点P和第四节点O。当消隐输入信号BSTU为高电平时，第六节点Q、第五节点P和第四节点O的电压均为高电平。因此，第五晶体管T5、第七晶体管T7和第九晶体管T9的第一极与第二极之间的电压差接近0伏。这样，可以减小第五晶体管T5、第七晶体管T7和第九晶体管T9的漏电流，从而减少第二节点L的电荷经由第五晶体管T5、第七晶体管T7和第九晶体管T9被泄漏。

可以理解的是，本公开的实施例中移位寄存器中的各电路并不限于以上电路结构，以下结合附图示意性地描述可选择的电路变形，该变形也是非限制性的。

本公开的实施例还提供了由移位寄存器构成的栅极驱动电路。图3示出了根据本公开的实施例的栅极驱动电路30的示意图。如图3所示，栅极驱动电路30可包括多个移位寄存器。任意一个或多个移位寄存器可以采用本公开的实施例提供的移位寄存器10的结构或其变型。图3中仅示意性的示出了前三个移位寄存器，即，与第一行像素对应的第一移位寄存器SR_1、与第二行像素对应的第二移位寄存器SR_2、与第三行像素对应的第三移位寄存器SR_3。

第N级移位寄存器的输出端耦接第N+1级移位寄存器的输入端，其中， N为正整数，其中，N为正整数。如图3所示，第一移位寄存电器SR_1 的输入端从输入信号线INPUT接收输入信号STU_1。第一移位寄存器SR_1 的输出端OUTPUT_1与第二移位寄存器SR_2的输入端耦接，以提供输入信号STU_2。第二移位寄存器SR_2的输出端OUTPUT_2与移位寄存器 SR_3的输入端耦接，以提供输入信号STU_3。

在本公开的实施例中，栅极驱动电路30还包括补偿选择控制信号线 CLK_A、消隐控制信号线CLK_B、消隐输入信号线VGH、第一时钟信号线CLK_C和第二时钟信号线CLK_D。补偿选择控制信号线CLK_A与三个移位寄存器的补偿选择控制信号端耦接，以提供补偿选择控制信号OE。消隐控制信号线CLK_B与三个移位寄存器的消隐控制信号端耦接，以提供消隐控制信号CLKS。消隐输入信号线VGH与三个移位寄存器的消隐输入信号端耦接，以提供消隐输入信号BSTU。第一时钟信号线CLK_C与 2N-1级移位寄存器的时钟信号端耦接，以提供时钟信号CLK，第二时钟信号线CLK_D与2N级移位寄存器的时钟信号端耦接，以提供时钟信号CLK，其中，N为正整数。在本公开的实施例中，第一时钟信号线CLK_C与第一移位寄存器的时钟信号端耦接，以提供时钟信号CLK，第二时钟信号线 CLK_D与第二移位寄存器和第三移位寄存器的时钟信号端耦接，以提供时钟信号CLK。

此外，第N+1级移位寄存器的输出端耦接第N级移位寄存器的显示复位信号端，其中，N为正整数。如图3所示，第二移位寄存器SR_2的输出端OUTPUT_2耦接第一移位寄存器SR_1的显示复位信号端，提供显示复位信号STD_1。第三移位寄存电器SR_3的输出端OUTPUT_3耦接第二移位寄存器SR_2的显示复位信号端，提供显示复位信号STD_2。

栅极驱动电路30还包括消隐复位信号线CLK_E。消隐复位信号线 CLK_E与三个移位寄存器的消隐复位信号端耦接以提供消隐复位信号 TRST。

可替换地，在本公开的另一实施例中，栅极驱动电路可仅包括补偿选择控制信号线CLK_A、消隐控制信号线CLK_B、第一时钟信号线CLK_C、第二时钟信号线CLK_D和消隐复位信号线CLK_E。该栅极驱动电路与图 3所示的栅极驱动电路30的区别在于，消隐控制信号线CLK_B不仅与三个移位寄存器的消隐控制信号端耦接来提供消隐控制信号CLKS，消隐控制信号线CLK_B还与三个移位寄存器的消隐输入信号端耦接来提供消隐输入信号BSTU。

下面结合图4中的信号时序图，对图3中所示的栅极驱动电路30的工作过程进行说明。在实施例中，栅极驱动电路30中的移位寄存器例如具有图2所示的移位寄存器的电路结构。

图4示出了栅极驱动电路30对第二行像素进行随机补偿的信号时序图。第一时钟信号线CLK_C向第一移位寄存器SR_1和第三移位寄存器 SR_3提供时钟信号CLK1。第二时钟信号线CLK_D向第二移位寄存器 SR_2提供时钟信号CLK2。消隐控制信号线CLK_B向三个移位寄存器提供消隐控制信号CLKS。输入信号线INPUT向与第一行像素对应的第一移位寄存器SR_1提供输入信号STU_1。补偿选择控制信号线CLK_A向三个移位寄存器提供补偿选择控制信号OE。输出信号OUT_1、OUT_2和OUT_3 表示分别与第一行、第二行和第三行像素对应的第一移位寄存器SR_1、第二移位寄存器SR_2和第三移位寄存器SR_2的输出端OUTPUT_1、OUTPUT_2和OUTPUT_3输出的输出信号。信号VK、VL和VM分别表示栅极驱动电路30中第二移位寄存器SR_2的第一节点K_2、第二节点L_2 和第三节点M_2的电压信号。消隐复位信号线CLK_E向三个移位寄存器提供消隐复位信号TRST。可以理解的是，图4所示的信号时序图中的信号电压只是示意性的，不代表真实电压值。

如图4所示，一帧包括显示期间和消隐期间。在一帧开始前，消隐复位信号线CLK_E和补偿选择控制信号线CLK_A均提供高电平信号。因此，三个移位寄存器中的第一晶体管T1和第八晶体管T8均导通。由此，将输入信号STU(低电平)提供给第一节点K，以将第一节点K的电压拉低，将第一电压VGL(低电平)提供给第二节点L，以将第二节点L的电压拉低。进一步地，在反相器D的作用下，第二节点L的低电平使得第三节点 M为高电平。第五晶体管T5、第六晶体管T6、第十晶体管T10导通，将第一电压VGL(低电平)提供给第二节点L和输出端OUTPUT。由此，对三个移位寄存器的第一节点K、第二节点L和输出端OUTPUT进行复位，以实现全局复位。

然后，一帧开始，消隐复位信号线CLK_E和补偿选择控制信号线 CLK_A提供的信号均变为低电平。第一晶体管T1和第八晶体管T8关断。

以下针对栅极驱动电路30中的第一移位寄存器SR_1的工作过程进行详细描述。

在一帧的显示期间中，对移位寄存器SR_1的工作过程描述如下。

在第1时段，移位寄存器SR_1接收高电平的输入信号STU_1，第三晶体管T3和第九晶体管T9导通。所接收的高电平的输入信号STU_1被提供给第二节点L_1，第二节点L_1的电压为高电平。该高电平电压由第二电容C2保持。当第二节点L_1的电压为高电平时，第十二晶体管T12导通，第四节点O_1、第五节点P_1、第六节点Q_1的电压为高电平。第五晶体管T5、第七晶体管T7和第九晶体管T9的第一极与第二极的电压差均接近0V，从而防止第二节点L_1的电荷通过第五晶体管T5、第七晶体管 T7和第九晶体管T9被泄漏。在本公开的实施例中，在任意时段中，任意一级移位寄存器的第二节点L的电压为高电平时，对应的第五晶体管T5、第七晶体管T7和第九晶体管T9均具有防漏电的作用，以下省略对其的描述。

在第2时段和第3时段，第一移位寄存器SR_1接收高电平的时钟信号CLK1。在第二电容C2的自举作用下，第二节点L_1的电压被进一步拉高。在第二节点L_1的更高电平的控制下，第四晶体管T4导通。移位寄存器SR_1经由输出端OUTPUT_1输出高电平的扫描驱动信号OUT_1。高电平的扫描驱动信号OUT_1可以用于驱动显示面板中的第一行像素，也可以作为第二移位寄存电器SR_2的输入信号STU_2。

在第4时段，第二移位寄存器SR_2的输出端OUTPUT_2输出高电平的扫描驱动信号OUT_2，因此，第一移位寄存器SR_1的显示复位信号 STD_1为高电平。第七晶体管T7和第十一晶体管T11导通，将第一电压 VGL(低电平)提供给第二节点L_1，以完成对第二节点L_1的复位。第四晶体管T4关断，第一移位寄存器SR_1的输出端OUTPUT_1输出低电平信号。另外，在反相器D的作用下，第二节点L_1的低电平使第三节点 M_1的电压为高电平。第五晶体管T5、第六晶体管T6和第十晶体管T10 导通，将第一电压VGL(低电平)提供给第二节点L_1和输出端OUTPUT_1，进一步对第二节点L_1和输出端OUTPUT_1进行复位。

在第一移位寄存器SR_1驱动第一行像素完成显示后，依次类推，第二移位寄存器SR_2、第三移位器SR_3等依次逐行驱动显示面板中的第二行、第三行等像素完成扫描驱动。

在显示一帧图像时，为了对任意一行进行随机补偿，还需要存储并保持输入信号与消隐控制信号之间的电压差。在本实施例中，当在第一帧中需要对第二行像素进行补偿时，则在显示第一帧图像时还进行如下操作。以下对第二移位寄存器SR_2及相关移位寄存器的工作过程描述如下。

在第2时段，第一移位寄存器SR_1输出高电平的扫描驱动信号 OUT_1，第二移位寄存器SR_2的输入信号STU_2为高电平。第三晶体管 T3和第九晶体管T9导通，所接收的输入信号STU_2被提供给第二节点L_2。第二节点L_2的电压为高电平。该高电平电压由第二电容C2保持

在第3时段，第一移位寄存器SR_1持续输出高电平的扫描驱动信号 OUT_1。第二移位寄存器SR_2的输入信号STU_2持续为高电平。第三晶体管T3和第九晶体管T9导通。因此，第二节点L_2的电压仍为高电平。该高电平电压由第二电容C2保持。

此外，第二移位寄存器SR_2分别接收高电平的补偿选择控制信号OE 和高电平的输入信号STU_2。第一晶体管T1导通。基于所接收的高电平的补偿选择控制信号OE，将所接收的高电平的输入信号STU_2提供给第一节点K_2。因此，第一节点K_2的电压为高电平。第二移位寄存器SR_2 接收高电平的消隐控制信号CLKS。第一电容C1的两极的电压均为高电平。第一电容C1不充电，保持补偿选择控制信号端与第一节点K_2之间的0 伏的电压差。第二移位寄存器SR_2接收高电平的消隐输入信号BSTU_2。基于第一节点K_2的高电平，所接收的高电平的消隐输入信号BSTU_2被提供给第二节点L_2。从而，进一步地向第二节点L_2提供高电平。

在实施例中，第一电容C1的容值一般被设置为小于第二电容C2的容值，因此，在充电电流相近的情况下，所需的充电时间较小。因此，补偿选择控制信号OE时序与消隐控制信号CLKS的高电平持续时间较其它信号的高电平持续时间短。

此时，栅极驱动电路30中的其它移位寄存器分别接收高电平的补偿选择控制信号OE和低电平的输入信号STU。第一晶体管T1导通。基于所接收的高电平的补偿选择控制信号OE，将所接收的低电平的输入信号STU 提供给第一节点K。因此，第一节点K的电压为低电平。其它移位寄存器接收高电平的消隐控制信号CLKS。因此，第一电容C1的两极的电压分别为高电平和低电平。第一电容C1被充电，并保持该高电平与低电平之间的电压差。

在第4时段，第二移位寄存器SR_2接收高电平的时钟信号CLK2。在第二电容C2的自举作用下，第二节点L_2的电压被进一步拉高。在第二节点L_2的更高电平的控制下，第四晶体管T4导通。因此，第二移位寄存器SR_2输出高电平的扫描驱动信号OUT_2。高电平的扫描驱动信号 OUT_2可以用于驱动第二行像素，也可以作为第三移位寄存器SR_3的输入信号STU_3。

在第5时段，第三移位寄存器SR_3的输出端OUTPUT_3输出高电平的扫描驱动信号OUT_3。因此，第二移位寄存器SR_2的显示复位信号 STD_2为高电平。第七晶体管T7和第十一晶体管T11导通。将第一电压 VGL(低电平)提供给第二节点L_2，以完成对第二节点L_2的复位。第四晶体管T4关断，第二移位寄存器SR_2的输出端OUTPUT_2输出低电平信号。另外，在反相器D的作用下，第二节点L_2的低电平使得第三节点M_2的电压为高电平。第五晶体管T5、第六晶体管T6和第十晶体管 T10导通。将第一电压VGL提供给第二节点L_2和输出端OUTPUT_2，以进一步对第二节点L_2和输出端OUTPUT_2进行复位。

然后，一帧的消隐期间开始。在第6时段，消隐控制信号CLKS为高电平。由于第一电容C1的第一极与第二极之间的电压差保持0V，因此第一节点K_2的电压为高电平。第二晶体管T2导通，将高电平的消隐输入信号BSTU_2提供给第二节点L_2。因此，第二节点L_2的电压变为高电平。该高电平电压由第二电容C2保持。

此时，对于与栅极驱动电路中的其它移位寄存器，虽然消隐控制信号 CLKS为高电平信号，但由于第一电容C1的第一极与第二极之间的电压差保持为高电平与低电平之间的电压差，因此，第一节点K的电压为低电平。第二晶体管T2关断。因此，第二节点L保持复位后的状态，即低电平。

在第7时段，时钟信号CLK2变为高电平信号，第四晶体管T4导通。由于第二电容C2的自举作用，第二节点L_2的电压被进一步拉高。此时，第二移位寄存器SR_2可根据时钟信号CLK2输出补偿驱动信号OUT_2，以驱动第二行像素的感测晶体管进行工作，并基于所感测的驱动电流对第二行像素进行补偿。

此时，针对其它移位寄存器，第二节点L保持低电平，第四晶体管T4 关断。此时，其它移位寄存器的输出端输出低电平信号。

在第8时段，补偿选择控制信号OE和消隐复位信号TRST为高电平。三个移位寄存器中的第一晶体管T1和第八晶体管T8导通。由此，将输入信号STU(低电平)提供给第一节点K，以将第一节点K的电压拉低。将第一电压VGL(低电平)提供给第二节点L，以将第二节点L的电压拉低。此外，在反相器D的作用下，第二节点L的低电平使第三节点M的电压为高电平。第五晶体管T5、第六晶体管T6和第十晶体管T10导通，将第一电压VGL提供给第二节点L和输出端OUTPUT。由此，对第一节点K、第二节点L和输出端OUTPUT进行复位，以实现全局复位。然后，针对一帧1F的驱动时序结束。

需要说明是，上述随机补偿的工作原理是以在第一帧的消隐期间输出驱动第二行像素的补偿驱动信号为例进行说明的，然而本公开对此不作限定。在本公开的实施例中，当需要在某一帧的消隐期间对显示面板的第i 行像素进行补偿时，在该帧的显示期间，补偿选择控制信号OE的时序与消隐控制信号CLKS的时序相同。进一步地，补偿选择控制信号OE与消隐控制信号CLKS的高电平持续时间落入第i级移位寄存器(与第i行像素对应)的所接收的输入信号的高电平持续期间。存储并保持第i级移位寄存器的消隐控制信号端与第一节点之间的电压差。然后在消隐期间，基于高电平的消隐控制信号CLKS和存储的电压差，将时钟信号CLK通过第i 级移位寄存器的输出端输出，作为补偿驱动信号。从而，驱动第i行像素对应的感测晶体管工作，并基于所感测的工作电流对第i行像素进行补偿。这里需要说明的是，两个信号时序相同指的是位于高电平的时间同步，而不要求两个信号的幅值相同。

另一方面，本公开的实施例还提供了阵列基板。阵列基板可包括根据本公开的实施例的栅极驱动电路。此外，本公开的实施例还提供了包括上述阵列基板的显示装置。在实施例中，显示装置可以为液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

此外，本公开的实施例还提供了用于驱动移位寄存器的方法。图5 示出了根据本公开的实施例的用于驱动移位寄存器的方法的示意性流程图。移位寄存器可以是基于本公开的实施例的任何可适用的移位寄存器。

在步骤510，在显示期间，根据补偿选择控制信号，将输入信号提供给第一节点。在实施例中，在需要对某一行像素进行补偿时，控制补偿选择控制信号OE的高电平的持续期间落入补偿选择电路的输入信号STU的高电平的持续期间。补偿选择电路100根据补偿选择控制信号OE，将所接收的高电平的输入信号STU提供给存储电路200。

在步骤520，存储并保持消隐控制信号端与所述第一节点之间的电压差。在显示期间，消隐控制信号CLKS的时序与该补偿选择控制信号OE 的时序相同，消隐控制信号端与第一节点K之间的电压差为0伏，存储电路200保持该电压差。此外，在实施例中，在显示期间，显示输入电路410 可将输入信号提供给第二节点L。根据第二节点L的电压和时钟信号CLK，从输出端OUTPUT输出扫描驱动信号，作为下一级移位寄存器的输入信号 STU，并驱动对应的像素进行显示。

在步骤530，在消隐期间，根据第一节点K的电压，将消隐输入信号提供给第二节点L。由于消隐控制信号端与第一节点K之间的电压差为0 伏，因此，第一节点K的电压的时序与消隐控制信号CLKS的时序一致。消隐输入电路300基于第一节点K的电压，将消隐输入信号BSTU提供给第二节点L。

在步骤540，根据第二节点L的电压和时钟信号CLK，输出补偿驱动信号。在消隐期间，对于要补偿的行，移位寄存电路400根据第二节点L 的高电平电压，将时钟信号CLK提供给输出端OUTPUT，作为补偿驱动信号。该补偿驱动信号可用于对像素进行补偿。

本领域技术人员可以理解，以上各步骤虽然按顺序描述，但并不构成对方法顺序的限定，本公开的实施例也可以以任何其它合适顺序实施。

以上对本公开的若干实施方式进行了详细描述，但本公开的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本公开的精神和范围的情况下，可以对本公开的实施例进行各种修改、替换或变形。本公开的保护范围由所附权利要求限定。

Claims (18)

1.一种移位寄存器，包括：补偿选择电路、存储电路、消隐输入电路以及移位寄存电路，其中，

所述补偿选择电路耦接补偿选择控制信号端、输入端和第一节点，并被配置为在来自所述补偿选择控制信号端的补偿选择控制信号有效时，将来自所述输入端的有效的输入信号提供给所述第一节点，以使得：在显示期间，在来自消隐控制信号端的消隐控制信号也有效时，使所述第一节点的电压与所述消隐控制信号端的电压相同；并在消隐期间，对所述第一节点进行复位；

所述存储电路耦接所述消隐控制信号端和所述第一节点，并被配置为存储并保持所述消隐控制信号端与所述第一节点之间的电压差；

所述消隐输入电路耦接所述第一节点、消隐输入信号端和第二节点，并被配置为根据所述第一节点的电压，将来自所述消隐输入信号端的消隐输入信号提供给所述第二节点；

所述移位寄存电路耦接所述第二节点、时钟信号端、所述输入端、输出端、和所述消隐输入信号端，并被配置为在消隐期间，根据所述第二节点的电压和来自所述时钟信号端的时钟信号，通过所述输出端提供补偿驱动信号，在显示期间，根据所述输入信号和所述时钟信号，通过所述输出端提供扫描驱动信号；

所述移位寄存电路包括显示输入电路、输出电路、下拉电路、下拉控制电路、显示复位电路、消隐复位电路和第十二晶体管，

其中，所述显示输入电路耦接所述输入端和所述第二节点，并被配置为将所述输入信号提供给所述第二节点；

其中，所述输出电路耦接所述第二节点、所述时钟信号端和所述输出端，并被配置为在显示期间，根据所述第二节点的电压和所述时钟信号输出所述扫描驱动信号，以及在消隐期间，根据所述第二节点的电压和所述时钟信号输出所述补偿驱动信号；

其中，所述下拉电路耦接所述第二节点、第三节点、第一电压端和所述输出端，并被配置为根据所述第三节点的电压，控制所述第二节点和所述输出端的电压；

其中，所述下拉控制电路耦接所述第二节点和所述第三节点，并被配置为根据所述第二节点的电压，控制所述第三节点的电压；

其中，所述显示复位电路耦接显示复位信号端、所述第二节点和所述第一电压端，并被配置为基于来自所述显示复位信号端的显示复位信号对所述第二节点进行复位；

其中,所述消隐复位电路耦接消隐复位信号端、所述第二节点和所述第一电压端，被配置为基于来自所述消隐复位信号端的消隐复位信号对所述第二节点进行复位；

其中，第十二晶体管，所述第十二晶体管的控制极耦接所述第二节点，所述第十二晶体管的第一极耦接所述消隐输入信号端，所述第十二晶体管的第二极与所述显示复位电路、所述下拉控制电路、和所述显示输入电路耦接；以及

其中，所述消隐输入信号端与所述消隐控制信号端是不同的信号端。

2.根据权利要求1所述的移位寄存器，其中，所述补偿选择电路包括第一晶体管，所述第一晶体管的控制极耦接所述补偿选择控制信号端，所述第一晶体管的第一极耦接所述输入端，所述第一晶体管的第二极耦接所述第一节点。

3.根据权利要求1所述的移位寄存器，其中，所述存储电路包括第一电容，所述第一电容的第一极耦接所述消隐控制信号端，所述第一电容的第二电极耦接所述第一节点。

4.根据权利要求1所述的移位寄存器，其中，所述消隐输入电路包括第二晶体管，所述第二晶体管的控制极耦接所述第一节点，所述第二晶体管的第一极耦接所述消隐输入信号端，所述第二晶体管的第二极耦接所述第二节点。

5.根据权利要求4所述的移位寄存器，其中，所述显示输入电路包括第三晶体管，所述第三晶体管的控制极和第一极耦接所述输入端，所述第三晶体管的第二极耦接所述第二节点。

6.根据权利要求4所述的移位寄存器，其中，所述输出电路包括第四晶体管和第二电容，

其中，所述第四晶体管的控制极耦接所述第二节点，所述第四晶体管的第一极耦接所述时钟信号端，所述第四晶体管的第二极耦接所述输出端；以及

其中，所述第二电容的第一极耦接所述第二节点，所述第二电容的第二极耦接所述输出端。

7.根据权利要求4所述的移位寄存器，其中，所述下拉电路包括第五晶体管和第六晶体管；

其中，所述第五晶体管的控制极耦接所述第三节点，所述第五晶体管的第一极耦接所述第二节点，所述第五晶体管的第二极耦接所述第一电压端；

其中，所述第六晶体管的控制极耦接所述第三节点，所述第六晶体管的第一极耦接所述输出端，所述第六晶体管的第二极耦接所述第一电压端。

8.根据权利要求4所述的移位寄存器，其中，所述下拉控制电路包括反相器，所述反相器的第一极耦接所述第二节点，所述反相器的第二极耦接所述第三节点。

9.根据权利要求4所述的移位寄存器，其中，所述显示复位电路包括第七晶体管，所述第七晶体管的控制极耦接所述显示复位信号端，所述第七晶体管的第一极耦接所述第二节点，所述第七晶体管的第二极耦接所述第一电压端。

10.根据权利要求4所述的移位寄存器，其中，所述消隐复位电路包括第八晶体管，所述第八晶体管的控制极耦接所述消隐复位信号端，所述第八晶体管的第一极耦接所述第二节点，所述第八晶体管的第二极耦接所述第一电压端。

11.一种栅极驱动电路，包括多个级联的如权利要求1至10中任一项所述的移位寄存器。

12.根据权利要求11所述的栅极驱动电路，第N级移位寄存器的输出端耦接第N+1级移位寄存器的输入端，其中，N为正整数。

13.根据权利要求11或12所述的栅极驱动电路，还包括补偿选择控制信号线、消隐控制信号线、消隐输入信号线、第一时钟信号线和第二时钟信号线，其中，

所述补偿选择控制信号线与各个移位寄存器的补偿选择控制信号端耦接以提供补偿选择控制信号；

所述消隐控制信号线与各个移位寄存器的消隐控制信号端耦接以提供消隐控制信号；

所述消隐输入信号线与各个移位寄存器的消隐输入信号端耦接以提供消隐输入信号；

所述第一时钟信号线与第2N-1级移位寄存器的时钟信号端耦接以提供时钟信号；以及

所述第二时钟信号线与第2N级移位寄存器的时钟信号端耦接以提供所述时钟信号；

其中，N为正整数。

14.根据权利要求13所述的栅极驱动电路，还包括消隐复位信号线，其中，

所述消隐复位信号线与各个移位寄存器的消隐复位信号端耦接以提供消隐复位信号；以及

第N+1级移位寄存器的输出端耦接第N级移位寄存器的显示复位信号端，其中，N为正整数。

15.一种阵列基板，包括如权利要求11至14中任一项所述的栅极驱动电路。

16.一种显示面板，包括如权利要求15所述的阵列基板。

17.一种用于驱动如权利要求1至10中任一项所述的移位寄存器的方法，包括：

在显示期间，在补偿选择控制信号和消隐控制信号均有效时，将有效的输入信号提供给第一节点，以使得所述第一节点的电压与所述消隐控制信号端的电压相同；

存储并保持所述消隐控制信号端与所述第一节点之间的电压差；

在消隐期间，根据所述第一节点的电压，将消隐输入信号提供给第二节点，然后对所述第一节点进行复位；以及

根据所述第二节点的电压和时钟信号，输出补偿驱动信号。

18.根据权利要求17所述的方法，还包括：

在显示期间，将所述输入信号提供给第二节点；

根据所述第二节点的电压和所述时钟信号，输出扫描驱动信号。

Images