Nothing Special   »   [go: up one dir, main page]

CN110060627B - 像素驱动电路及显示面板 - Google Patents

像素驱动电路及显示面板 Download PDF

Info

Publication number
CN110060627B
CN110060627B CN201910274599.0A CN201910274599A CN110060627B CN 110060627 B CN110060627 B CN 110060627B CN 201910274599 A CN201910274599 A CN 201910274599A CN 110060627 B CN110060627 B CN 110060627B
Authority
CN
China
Prior art keywords
transistor
potential
electrically connected
node
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910274599.0A
Other languages
English (en)
Other versions
CN110060627A (zh
Inventor
蔡玉莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910274599.0A priority Critical patent/CN110060627B/zh
Priority to PCT/CN2019/095642 priority patent/WO2020206857A1/zh
Publication of CN110060627A publication Critical patent/CN110060627A/zh
Application granted granted Critical
Publication of CN110060627B publication Critical patent/CN110060627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供的像素驱动电路及显示面板，采用4T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。

Description

像素驱动电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在OLED显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个晶体管与一个电容构成，俗称2T1C电路，但晶体管存在阈值电压漂移的问题，因此，OLED像素驱动电路需要相应的补偿结构。目前，OLED像素驱动电路的补偿结构较为复杂，在设计布局时占用大量面积，不利于高PPI(Pixels Per Inch，像素密度)显示面板的设计。
发明内容
本申请实施例的目的在于提供一种像素驱动电路及显示面板，能够解决现有的像素驱动电路的补偿结构较为复杂，在设计布局时占用大量面积的技术问题。
本申请实施例提供一种像素驱动电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；
所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第一电源电压，所述第一晶体管的漏极电性连接于第二节点；
所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于数据信号，所述第二晶体管的漏极电性连接于所述第一节点；
所述第三晶体管的栅极电性连接于所述第一控制信号，所述第三晶体管的源极电性连接于所述第四晶体管的漏极，所述第三晶体管的漏极电性连接于所述第二节点；
所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于参考信号；
所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于第二电源电压。
在本申请所述的像素驱动电路中，所述第一控制信号、所述参考信号以及所述数据信号相组合先后对应于阈值电压获取阶段、数据电压获取阶段以及发光阶段；所述参考信号包括第一电位和第二电位，所述第一电位小于所述第二电位，所述数据信号包括参考低电位和显示高电位。
在本申请所述的像素驱动电路中，所述第二控制信号在所述阈值电压阶段、所述数据电压获取阶段以及所述发光阶段的电位保持不变，且所述第二控制信号的电位等于所述第二电位。
在本申请所述的像素驱动电路中，在所述阈值电压获取阶段，所述第一控制信号为高电位，所述参考信号为所述第一电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，在所述数据电压获取阶段，所述第一控制信号为高电位，所述参考信号为所述第二电位，所述数据信号由所述参考低电位跳变至所述显示高电位。
在本申请所述的像素驱动电路中，在所述发光阶段，所述第一控制信号为低电位，所述参考信号为所述第二电位，所述数据信号为所述参考低电位。
在本申请所述的像素驱动电路中，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
在本申请所述的像素驱动电路中，流经所述发光器件的电流与所述第一晶体管的阈值电压无关。
在本申请所述的像素驱动电路中，所述发光器件为有机发光二极管。
本申请实施例还提供一种显示面板，包括以上所述的像素驱动电路。
本申请实施例提供的像素驱动电路及显示面板，采用4T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的像素驱动电路的结构示意图；
图2为本申请实施例提供的像素驱动电路的时序图；
图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压获取阶段的通路示意图；
图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的数据电压获取阶段的通路示意图；
图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容C以及发光器件OLED，发光器件OLED可以为有机发光二极管。也即，本申请实施例采用4T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，用了较少的元器件，结构简单稳定，节约了成本。该像素驱动电路中的第一晶体管T1为驱动晶体管。
其中，第一晶体管T1的栅极电性连接于第一节点g，第一晶体管T1的源极电性连接于第一电源电压Vdd，第一晶体管T1的漏极电性连接于第二节点s。第二晶体管T2的栅极电性连接于第一控制信号S1，第二晶体管T2的源极电性连接于数据信号D，第二晶体管T2的漏极电性连接于第一节点g。第三晶体管T3的栅极电性连接于第一控制信号S1，第三晶体管T3的源极电性连接于第四晶体管T4的漏极，第三晶体管T3的漏极电性连接于第二节点s。第四晶体管T4的栅极电性连接于第二控制信号S2，第四晶体管T4的源极电性连接于参考信号T。电容C的第一端电性连接于第一节点g，电容C的第二端电性连接于第二节点s。发光器件OLED的阳极端电性连接于第二节点s，发光器件OLED的阴极端电性连接于第二电源电压Vss。在本申请实施例中，第一电源电压Vdd的电压值大于第二电源电压Vss的电压值。
在一些实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。
请参阅图2，图2为本申请实施例提供的像素驱动电路的时序图。如图2所示，第一控制信号S1、参考信号T以及数据信号D相组合先后对应于阈值电压获取阶段t1、数据电压获取阶段t2以及发光阶段t3。参考信号T包括第一电位Vl和第二电位Vh，第一电位Vl小于第二电位Vh。数据信号D包括参考低电位Vref和显示高电位Vdata。
需要说明的是，在本申请实施例中，第二控制信号S2在阈值电压阶段、数据电压获取阶段t2以及发光阶段t3的电位保持不变，且第二控制信号S2的电位Vr等于第二电位Vh。
在一些实施例中，在阈值电压获取阶段t1，第一控制信号S1为高电位，参考信号T为第一电位Vl，数据信号D为参考低电位Vref。
在一些实施例中，在数据电压获取阶段t2，第一控制信号S1为高电位，参考信号T为第二电位Vh，数据信号D由参考低电位Vref跳变至显示高电位Vdata。
在一些实施例中，在发光阶段t3，第一控制信号S1为低电位，参考信号T为第二电位Vh，数据信号D为参考低电位Vref。
具体的，请参阅图3，图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压获取阶段t1的通路示意图。首先，结合图2、图3所示，在阈值电压获取阶段t1，第一控制信号S1为高电位，第二控制信号S2的电位Vr等于第二电位Vh，且第二电位Vh为高电位，参考信号T为第一电位Vl，也即，此时，第四晶体管T4的栅极电位大于第四晶体管T4的源极电位，第二晶体管T2、第三晶体管T3以及第四晶体管T4打开。数据信号D为参考低电位Vref，参考信号T为第一电位Vl，也即，此时，数据信号D的参考低电位Vref输出至第一节点g，参考信号T的第一电位Vl输出至第二节点s。
在该阈值电压获取阶段t1，第一节点g的电位可以根据以下公式进行设置：Vg＝Vref，其中，Vg为第一节点g的电位，Vref为数据信号D的参考低电位Vref。
在该阈值电压获取阶段t1，数据信号D的参考低电位Vref、第二控制信号S2的电位以及参考信号T的第一电位Vl应设置成保证第四晶体管T4工作在饱和区，且发光器件OLED此时关闭。具体的，可以通过以下公式设置数据信号D的参考低电位Vref、第二控制信号S2的电位以及参考信号T的第一电位Vl：
Vr>Vl+Vth4，
Figure BDA0002019579230000061
其中，Vr为第二控制信号S2的电位Vr，Vl为参考信号T的第一电位Vl，Vth4为第四晶体管T4的阈值电压，Vref为数据信号D的参考低电位Vref，Vth1为第一晶体管T1的阈值电压，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，μ4为第四晶体管T4的载流子迁移率，(W/L)4为第四晶体管T4沟道的宽度和长度的比值，Voled为发光器件OLED的开启电压。
另外，由于此时第二晶体管T2、第三晶体管T3以及第四晶体管T4打开，故此时流经第一晶体管T1和第四晶体管T4的电流相等。具体，流经第一晶体管T1的电流以及流经第四晶体管T4的电流可以根据以下公式进行设置：
I1＝1/2Coxμ1(W/L)1(Vref-Vs－Vth1)2，其中I1为流经第一晶体管T1的电流，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，Vref为数据信号D的参考低电位Vref，Vs为第二节点s的电位，Vth1为第一晶体管T1的阈值电压。
I4＝1/2Coxμ4(W/L)4(Vr-Vl－Vth4)2，其中I4为流经第四晶体管T4的电流，μ4为第四晶体管T4的载流子迁移率，(W/L)4为第四晶体管T4沟道的宽度和长度的比值，Vr为第二控制信号S2的电位，Vl为参考信号T的第一电位Vl，Vth4为第一晶体管T1的阈值电压。
也即，通过以上两个公式可以计算此时第二节点s的电位：
Figure BDA0002019579230000062
接着，请参阅图4，图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的数据电压获取阶段t2的通路示意图。结合图2、图4所示，在数据电压获取阶段t2，第一控制信号S1为高电位，第二控制信号S2的电位等于第二电位Vh，且第二电位Vh为高电位，参考信号T为第二电位Vh电位，也即，此时，第四晶体管T4的栅极电位等于第四晶体管T4的源极电位，第二晶体管T2、第三晶体管T3打开、第四晶体管T4关闭。数据信号D由参考低电位Vref跳变至显示高电位Vdata，也即，此时，第一节点g的电位跳变为数据信号D的显示高电位Vdata。由于电容C耦合效应，第二节点s的电位也相应发生变化。
在该数据电压获取阶段t2，第一节点g的电位和第二节点s的电位可以根据以下公式进行设置：Vg＝Vdata，
Figure BDA0002019579230000071
其中，Vg为第一节点g的电位，Vs为第二节点s的电位，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，Vdata为数据信号D的显示高电位Vdata、Vref为数据信号D的参考低电位Vref，Vs为第二节点s的电位，Vth1为第一晶体管T1的阈值电压，μ4为第四晶体管T4的载流子迁移率，(W/L)4为第四晶体管T4沟道的宽度和长度的比值，Vr为第二控制信号S2的电位，Vl为参考信号T的第一电位Vl，Vth4为第一晶体管T1的阈值电压，ΔV为显示高电位Vdata对第二节点s的电位所产生的影响。
最后，请参阅图5，图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段t3的通路示意图。结合图2、图5所示，在发光阶段t3，第一控制信号S1为低电位，参考信号T为第二电位Vh，数据信号D为参考低电位Vref，第二控制信号S2的电位等于第二电位Vh，此时，第二晶体管T2、第三晶体管T3以及第四晶体管T4关闭，且第四晶体管T4处于接近无偏置状态。也即，此时，第四晶体管T4的阈值电压可近视等于零。由于电容C的存储作用，第一节点g的电位与第二节点s的电位之间的压差保持不变。
在该发光阶段t3，第一节点g与第二节点s之间的压差可根据以下公式获得：
Figure BDA0002019579230000072
其中，Vg为第一节点g的电位，Vs为第二节点s的电位，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，Vdata为数据信号D的显示高电位Vdata、Vref为数据信号D的参考低电位Vref，Vs为第二节点s的电位，Vth1为第一晶体管T1的阈值电压，μ4为第四晶体管T4的载流子迁移率，(W/L)4为第四晶体管T4沟道的宽度和长度的比值，Vr为第二控制信号S2的电位，Vl为参考信号T的第一电位Vl，Vth4为第一晶体管T1的阈值电压，ΔV为显示高电位Vdata对第二节点s的电位所产生的影响。
另外，由于在发光阶段t3，第四晶体管T4的阈值电压可以忽略不计，故第一节点g与第二节点s之间的压差可根据以下公式获得：
Figure BDA0002019579230000081
进一步地，计算流经发光器件OLED的电流的公式为：
IOLED＝1/2Coxμ1(W/L)1(Vgs－Vth1)2，其中IOLED为流经发光器件OLED的电流，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，Vth1为第一晶体管T1的阈值电压。将第一节点g的电位与第二节点s的电位之间的压差
Figure BDA0002019579230000082
代入上式，即有：
Figure BDA0002019579230000083
由此可见，发光器件OLED的电流与第一晶体管T1的阈值电压无关，实现了补偿功能。发光器件OLED发光，且流经发光器件OLED的电流与第一晶体管T1的阈值电压无关。
本身申请实施例还提供一种显示面板，其包括以上所述的像素驱动电路，具体可参照以上对该像素驱动电路的描述，在此不做赘述。
本申请实施例提供的像素驱动电路及显示面板，采用4T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，从而在设计时并不需要占用大量面积。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；
所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第一电源电压，所述第一晶体管的漏极电性连接于第二节点；
所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于数据信号，所述第二晶体管的漏极电性连接于所述第一节点；
所述第三晶体管的栅极电性连接于所述第一控制信号，所述第三晶体管的源极电性连接于所述第四晶体管的漏极，所述第三晶体管的漏极电性连接于所述第二节点；
所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于参考信号；
所述电容的第一端电性连接于所述第一节点，所述电容的第二端电性连接于所述第二节点；
所述发光器件的阳极端电性连接于所述第二节点，所述发光器件的阴极端电性连接于第二电源电压；
所述第一控制信号、所述参考信号以及所述数据信号相组合先后对应于阈值电压获取阶段、数据电压获取阶段以及发光阶段；所述参考信号包括第一电位和第二电位，所述第一电位小于所述第二电位，所述数据信号包括参考低电位和显示高电位；
所述第二控制信号在所述阈值电压阶段、所述数据电压获取阶段以及所述发光阶段的电位保持不变，且所述第二控制信号的电位等于所述第二电位；
在所述阈值电压获取阶段，所述第一控制信号为高电位，所述参考信号为所述第一电位，所述数据信号为所述参考低电位；
在所述数据电压获取阶段，所述第一控制信号为高电位，所述参考信号为所述第二电位，所述数据信号由所述参考低电位跳变至所述显示高电位；
在所述发光阶段，所述第一控制信号为低电位，所述参考信号为所述第二电位，所述数据信号为所述参考低电位；
其中，
Figure FDA0002676277770000011
，IOLED为流经发光器件OLED的电流，μ1为第一晶体管T1的载流子迁移率，(W/L)1为第一晶体管T1沟道的宽度和长度的比值，Vdata为所述数据信号的显示高电位，Vref为所述数据信号的参考低电位，μ4为所述第四晶体管的载流子迁移率，(W/L)4为所述第四晶体管沟道的宽度和长度的比值，Vr为所述第二控制信号的电位，Vl为所述参考信号的第一电位。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第三晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。
3.根据权利要求1所述的像素驱动电路，其特征在于，流经所述发光器件的电流与所述第一晶体管的阈值电压无关。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述发光器件为有机发光二极管。
5.一种显示面板，其特征在于，包括权利要求1-4任一项所述的像素驱动电路。
CN201910274599.0A 2019-04-08 2019-04-08 像素驱动电路及显示面板 Active CN110060627B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910274599.0A CN110060627B (zh) 2019-04-08 2019-04-08 像素驱动电路及显示面板
PCT/CN2019/095642 WO2020206857A1 (zh) 2019-04-08 2019-07-11 像素驱动电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910274599.0A CN110060627B (zh) 2019-04-08 2019-04-08 像素驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN110060627A CN110060627A (zh) 2019-07-26
CN110060627B true CN110060627B (zh) 2020-11-10

Family

ID=67318517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910274599.0A Active CN110060627B (zh) 2019-04-08 2019-04-08 像素驱动电路及显示面板

Country Status (2)

Country Link
CN (1) CN110060627B (zh)
WO (1) WO2020206857A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110853575B (zh) * 2019-11-04 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板的电压调节方法及存储介质
CN111833814A (zh) * 2020-07-30 2020-10-27 合肥京东方卓印科技有限公司 像素电路、显示面板及其驱动方法
CN114783378A (zh) * 2022-05-23 2022-07-22 惠科股份有限公司 像素驱动电路、像素驱动方法及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014119574A (ja) * 2012-12-14 2014-06-30 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置
CN103531151B (zh) * 2013-11-04 2016-03-02 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
JP2016075787A (ja) * 2014-10-06 2016-05-12 株式会社Ｊｏｌｅｄ 表示装置
KR102411075B1 (ko) * 2015-08-24 2022-06-21 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN106782340B (zh) * 2017-03-16 2018-09-07 深圳市华星光电技术有限公司 一种像素驱动电路及oled显示装置
CN107039004B (zh) * 2017-06-08 2019-04-30 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的老化补偿方法
CN106991969B (zh) * 2017-06-09 2019-06-14 京东方科技集团股份有限公司 显示面板、像素的补偿电路和补偿方法
CN107492344A (zh) * 2017-08-18 2017-12-19 深圳市华星光电半导体显示技术有限公司 用于oled显示设备的像素驱动电路、oled显示设备
CN107492343B (zh) * 2017-08-18 2020-06-09 深圳市华星光电半导体显示技术有限公司 用于oled显示设备的像素驱动电路、oled显示设备
KR20190074863A (ko) * 2017-12-20 2019-06-28 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
CN110060627A (zh) 2019-07-26
WO2020206857A1 (zh) 2020-10-15

Similar Documents

Publication Publication Date Title
CN107591124B (zh) 像素补偿电路、有机发光显示面板及有机发光显示装置
US11238796B2 (en) Pixel circuit and control method therefor, display substrate and display device
CN109686314B (zh) 像素电路、显示基板和显示装置
WO2017008484A1 (zh) 一种像素驱动电路及其驱动方法、显示面板和显示装置
CN111312160B (zh) 像素驱动电路及显示面板
CN108777131B (zh) Amoled像素驱动电路及驱动方法
US11183120B2 (en) Pixel array substrate having common electrodes distributed in plurality of pixel rows and driving method thereof
US9318048B2 (en) Pixel circuit and display apparatus
US9299290B2 (en) Display device and control method thereof
CN105575327A (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
US20210366400A1 (en) Shift Register Unit, Gate Drive Circuit, Display Device and Driving Method
US20230066613A1 (en) Pixel driving circuit, method for driving the pixel driving circuit, silicon-based display panel and display device
CN110060627B (zh) 像素驱动电路及显示面板
CN111261109A (zh) 像素驱动电路及显示面板
CN112767881A (zh) 像素驱动电路及显示面板
CN110189697B (zh) 像素驱动电路及显示面板
CN104680968B (zh) 像素电路及其显示装置和一种像素电路驱动方法
CN110349538B (zh) 像素驱动电路及显示面板
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN110322835B (zh) 像素驱动电路及显示面板
CN110060630B (zh) 像素驱动电路及显示面板
CN109887465B (zh) 像素驱动电路及显示面板
CN109859688B (zh) 像素驱动电路及显示面板
CN216623724U (zh) 像素电路和显示面板
CN114155813B (zh) 像素电路、像素电路的驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant