CN110022155A - 一种采样阈值随输入信号变化的异步过电平采样模数转换器 - Google Patents

Abstract

本发明公开了一种采样阈值随输入信号变化的异步过电平采样模数转换器，当输入信号连续并且短的一直上升或者一直下降变化时，本电路通过比较器模块、计数器模块以及数模转换器模块模块配合来改变整个设计的阈值。外界输入信号触发比较器模块的输出改变，从而改变计数器模块的输出的二进制值，由译码器翻译出二进制值得改变，以此来控制数模转换器模块模块的开关，控制数模转换器模块模块的输出电压。该输出电压连接比较器模块的参考电压，改变了参考电压即改变了本设计的阈值。因此当连续并且短时间的一直上升或者一直下降变化的输入信号来临后，该电路可根据阈值分辨率的改变以此来减少采样次数，减低能耗。

Description

一种采样阈值随输入信号变化的异步过电平采样模数转换器

技术领域

本发明属于集成电路设计领域，尤其涉及一种采样阈值随输入信号变化的异步过电平采样模数转换器。

背景技术

由于数字化CMOS技术的快速小型化，使得在小型便携式设备中集成着大量的电路，因此小型便携式设备大量计算的能力成为可能。遗憾的是，能量存储技术无法跟上消费者对更多功能的需求，因此现在的研究趋势已经开始和设计原始速度的系统一样，强调节能的电路和架构。典型的能量约束传感器应用包含一个模拟传感器，一些用于信号调理的模拟前端和一个ADC，后面是数字后端(执行更多的信号调节)，最后是存储或传输收集信息的模块。由于数字电路的快速改进，一种趋势是将尽可能多的信号模拟信号转换成数字信号并加以处理。但是，这种方法通常需要高性能ADC，这在能量受限的应用中可能并不理想。在诸如传感器网络、植入式生物医学设备和智能标签的应用中，信号通常是稀疏并且频率内容随时间变化。因此采集这样的信号不是基于最高预期频率和恒定的高速率，而是允许采样率由信号本身决定，即外界的输入信号驱动小型便携式设备采样。一种数据转换方法是：根据输入信号调整其采样率和分辨率，这样有可能节省大部分功率，因为它可以适应各种输入信号、同时不会产生不需要的采样，最大限度地减少数字部分的功耗处理以及减少发射机的功率。虽然外界输入信号驱动小型便携式设备采样的功率消耗也可以通过断电技术的传统方案来实现，但这种方案仍然使用与输入频率内容无关的恒定采样频率。同时经典的异步过电平采样模数转换器在采集一个连续的输入信号时，在分辨率相同的情况下，若输入信号变化幅度远远超过分辨率，则该异步过电平采样模数转换器的采样次数会大大增加，从而造成能量损耗。

发明内容

根据现有技术存在的问题，本发明公开了一种采样阈值随输入信号变化的异步过电平采样模数转换器，具体的技术方案包括：预处理模块、使能信号生成模块、比较器模块、计数器模块、数模转换器模块、计时器模块、寄存器模块和复位信号处理模块。

所述预处理模块，用于处理初始的被测量信号，使信号放大到可被比较检测的幅度。

所述使能信号生成模块为设计中的生成使能信号的模块，用于生成预处理模块、比较器、模数转换器等模块的控制信号，待测信号到来前，使能信号为低电平，三态门关闭，上述各个模块未启动，延迟单元输出为高组态。测量结束后，使能信号由高电平变为低电平，三态门关闭，及时关闭上述各个模块，减少功耗；

所述比较器模块，共两个比较器即比较器一和比较器二，用于比较被处理后的输入信号，为后续的模块输出信号。

所述计数器模块，分别为一个6位计数器和两个RC时间控制电路以及两个数字开关，用于处理比较器传输的信号，为数模转换器模块模块输出指令；

所述数模转换器模块模块，其为一个6位数模转换器、译码器以及多个开关组成，其最低有效位所代表的单位电压V_lsb，用于处理计数器模块传输的信号，同时为比较器模块输出参考电压(V_ref)。译码器输出控制开关以改变6位数模转换器的输出电压。

所述计时器模块由一个RC时间控制电路、一个门控分频振荡电路以及一个计数器组成，用于记录输入信号来临时到信号结束所花费的时间。

所述寄存器模块，用于存储测量过程中所花费的时间。

所述复位信号处理模块，用于处理复位信号，复位信号由两部分组成，一部分为初始需要对系统进行复位的信号，另一部分为测量结束后需要对系统复位，复位信号处理模块用于将两部分信号合为一路信号。

所述一种采样阈值随输入信号变化的异步过电平采样模数转换器的设计方法，采用集成电路设计方法对该结构进行设计，包括如下步骤：

一、利用异步过电平采样模数转换器中各信号的逻辑关系要求设计具体实现架构，划分模块功能；

二、利用visual软件将模块功能以原理图形式来描述；

三、利用Candence将步骤二中的功能模块进行仿真验证，检验电路设计的正确性；

所述的采样阈值随输入信号变化的异步过电平采样模数转换器的原理为：开启使能信号生成模块，使预处理模块、数模转换器模块模块、计数器模块以及比较器模块。计数器置零，数模转换器模块模块输出一个最低电平作为比较器一、比较器二的参考电压V_ref，此时比较器输出低电平，不触发后续的计数器模块、计时器模块。当外界的一个上升(下降)的信号来临时，信号经过预处理模块处理到达阈值后触发比较器。若处理后的输入信号触发比较器一，即处理后的输入信号比比较器一的参考电压V_ref大，则比较器一的输出高电平，此高电平触发后续计数器模块。计数器模块计数加一，从而使后续的数模转换器模块模块输出电压提升一个V_lsb，从而改变比较器一和比较器二的参考电压，使处理后的输入信号需要一个更大的值才能再次触发比较器。若处理后的输入信号触发比较器二，即处理后的输入信号比比较器二的参考电压V_ref小，则比较器二的输出高电平，此高电平触发后续计数器模块。计数器模块计数减一，从而使后续的数模转换器模块模块输出电压降低一个V_lsb，从而改变比较器一、比较器二的参考电压，使处理后的输入信号需要一个更小的值才能再次触发比较器。比较器一、比较器二的参考电压V_ref之间的差值始终为一个固定的差值。当多个输入信号在短时间内连续触发比较器时，数模转换器模块模块的分辨率变为原来的4倍，即4V_lsb。

所述数模转换器模块基于采样阈值随输入信号变化的异步过电平采样模数转换过程具体采用如下方式：

设初始状态下，数模转换器模块模块输出最低电压V_lsb，其二进制值为100000，比较器一和比较器二的参考电压为V_ref1和V_ref2，同时输出低电平。这时随机的一个时间点T₀输入端口接收到一个外界信号X₀，当这个信号达到一定幅值后触发使能信号生成模块，使能信号生成使能信号开启预处理模块、比较器模块、计数器模块、数模转换器模块模块等模块，输入信号经过预处理模块被放大相应的一个固定倍数N，放大到幅值为X₁。若当X₁上升到大于比较器一的参考电压V_ref1后，比较器一输出高电平，比较器二输出低电平，同时触发计数器模块，计数器模块二进制值加一(100001)，计时器模块触发数模转换器模块模块，数模转换器模块模块输出电压增加一个单位的V_lsb，同时这个输出电压改变了比较器一和比较器二的参考电压，其为V_ref1和V_ref2。同时数模转换器模块模块向外输出电压。如果该外界信号继续增大，则上述过程反复进行，每次计数器模块二进制值加一，数模转换器模块模块输出电压增加一个单位的V_lsb。假设经过上述步骤M次后，计数器模块二进制值为100100，即比较器一、比较器二的参考电压，其为V_ref1和V_ref2时，输入信号的X_m开始下降，并且当下降到小于比较器二当时的参考电压V_ref2时，触发计数器模块，计数器模块的二进制值减一，数模转换器模块模块输出电压减小一个单位的V_lsb，同时这个输出电压改变了比较器一和比较器二的参考电压，其为V_ref1和V_ref2。同时数模转换器模块模块向外输出电压。如果该外界信号继续减小，则上述过程反复进行，每次计数器模块二进制值减一，数模转换器模块模块输出电压减少一个单位的V_lsb。当在一定的时间内(该时间由RC时间控制电路决定)连续的3个上升(下降)信号时，数模转换器模块模块的分辨率变为4V_lsb。在一定时间内(该时间由RC时间控制电路决定)无上升(下降)信号后，数模转换器模块模块的分辨率变为1V_lsb。

由于采用了上述技术方案，本发明提供的一种采样阈值随输入信号变化的异步过电平采样模数转换器，当输入信号连续并且短的一直上升或者一直下降变化时，本电路通过比较器模块、计数器模块以及数模转换器模块模块配合来改变整个设计的阈值。外界输入信号触发比较器模块的输出改变，从而改变计数器模块的输出的二进制值，由译码器翻译出二进制值得改变，以此来控制数模转换器模块模块的开关，控制数模转换器模块模块的输出电压。该输出电压连接比较器模块的参考电压，改变了参考电压即改变了本设计的阈值。因此当连续并且短时间的一直上升或者一直下降变化的输入信号来临后，该电路可根据阈值分辨率的改变以此来减少采样次数，减低能耗。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1(a)为本发明一种采样阈值随输入信号变化的异步过电平采样模数转换器结构示意图；

图1(b)为本发明一种采样阈值随输入信号变化的异步过电平采样模数转换器结构示意图

图2为本发明一种稀疏的并且它们的频率内容随时间变化的输入信号示意图；

图3本发明一种实施方式的预处理模块结构示意图；

图4为本发明一种实施方式的比较器模块示意图；

图5为本发明一种实施方式的计数器模块示意图；

图6为本发明一种实施方式的RC时间控制电路电路图；

图7为本发明一种实施方式的数字开关改变分辨率的连接图；

图8为本发明一种实施方式的数模转换器模块模块示意图；

图9为本发明一种实施方式的数模转换器模块模块数模转换器模块电路图；

图10为本发明一种实施方式的数模转换器模块模块译码器电路图；

图11为本发明一种实施方式的计时器模块示意图；

图12为本发明一种实施方式的计时器模块电路图；

图13为本发明一种实施方式的寄存器模块示意图；

图14为本发明一种实施方式的输出波形示意图；

图15为本发明计数器模块对应数模转换器(DAC)模块输出电压值统计图。

具体实施方式

为使本发明的技术方案和优点更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整的描述：

如图1所示的一种采样阈值随输入信号变化的异步过电平采样模数转换器，该电器件利用采样阈值随输入信号变化的异步过电平采样模数转换器需要实现的具体功能及性能方面的要求，根据各信号间的逻辑关系要求设计具体实现架构，划分模块功能。

进一步的，所述计数器模块至少包括两个RC时间控制电路、两个数字开关和加减计数器，所述比较器一的输出端与RC时间控制电路的开关1连接，比较器二的输出端与RC时间控制电路的开关2连接，并且比较器一的输出端与计数器模块控制二进制值加一的端口连接，比较器二的输出端与计数器模块控制二进制值减一的端口连接，加减端口与或非门0连接后再与非门0连接后与非门4连接。所述RC时间控制电路的输出端与数字开关1、2连接，数字开关1的输出端out1连接非门0，输出端out2连接非门1；数字开关2的输出端out1连接非门2，输出端out2连接非门3。非门0输出和非门2输出连接或非门1，非门1和非门3连接与非门0。或非门1和非门4输出连接与非门1，与非门1输出连接非门5，非门5连接到计数器最低位；与非门0和非门4输出连接与非门2，与非门2连接到非门6，非门6连接到计数器第三位。

实施例：

本实施方式的采样阈值随输入信号变化的异步过电平采样模数转换器电路结构如图1所示，包括预处理模块、使能信号生成模块、比较器模块、计数器模块、数模转换器模块模块、计时器模块、寄存器模块和复位信号处理模块。

所述采样阈值随输入信号变化的异步过电平采样模数转换器结构为异步电路结构，用于测量稀疏的并且它们的频率内容随时间变化的信号，同时减少不必要的采样的次数，以降低能耗。图2为一种稀疏的并且它们的频率内容随时间变化的输入信号示意图，其中每一个外界信号来临的频率是不固定且稀疏的，同时信号随时间的变化而变化的；

本实施方式的预处理模块结构如图3所示，其本质为一个放大固定倍数的放大器模块。采样阈值随输入信号变化的异步过电平采样模数转换器中的比较器模块需要识别到外界的信号来触发后续模块。但在现实中收集到的信号不一定能触发比较器模块不，即比较器模块在大多数时候识别出不了外界的微小的信号，因此需要通过预处理模块来放大固定倍数的外界信号，以此来有效帮助比较器模块有效的识别出外界的信号并做出输出信号的改变触发后续模块；

本实施方式的使能信号生成模块分布在其他各个模块当中，上电后，各个模块初始复位成功，使能信号生成模块成功启动。当外界有信号输入到使能信号生成模块并且超过其阈值，则使预处理模块、比较器模块、计数器模块、数模转换器模块模块等模块中的使能信号生成模块输出高电平，使各个模块启动。当过了预处理模块放大后的信号超过比较器一的阈值后，比较器输出高电平并触发计时器模块中的使能信号生成模块，开启计时器模块。最后当比较器在一定时间内未输出高电平，即采样结束时，复位信号处理模块中的使能信号生成模块开启，触发复位信号处理模块使各个模块复位；

本实施方式的比较器模块，如图4所示，比较器模块分为两个部分：比较器一、比较器二，其中比较器一的参考电压V_ref1稍高，比较器二的参考电压V_ref2稍低，V_ref1与V_ref2的差值为数模转换器模块模块的单位电压值V_lsb。比较器模块为本实施方式的核心之一，起到改变阈值以及减少采样次数，以至减低能耗。若经过预处理模块的输入信号达不到比较器一、比较器二的阈值条件时，比较器一、比较器二均输出低电平。当经过预处理模块放大后的输入信号，高于比较器一的V_ref1时，比较器一输出高电平，否则输出低电平，当经过预处理模块放大后的输入信号，低于比较器二的V_ref2时，比较器二输出高电平，否则输出低电平；

本实施方式的计数器模块，如图5所示，该模块的初始二进制值为100000，经比较器模块的高电平触发。当比较器一、比较器二输出低电平时，计数器模块输出二进制值不改变。当比较器一输出高电平，比较器二输出低电平时，计数器模块二进制值最低位加一。当比较器一输出低电平，比较器二输出高电平时，计数器模块二进制值最低位减一。当在一定的时间内(该时间由RC时间控制电路决定)连续的3个上升(下降)信号时，数模转换器模块模块的分辨率变为4V_lsb，计数器模块二进制值第三位加一(减一)。在一定时间内(该时间由RC时间控制电路决定)无上升(下降)信号后，数模转换器模块模块的分辨率变为1V_lsb。计数器模块的电路图如图6、图7所示；

本实施方式的数模转换器模块模块，如图8所示，该模块为一个高速ADC，其输出的模拟电压值由计数器输出的二进制值所决定。数模转换器模块模块为本实施方式的核心之一，起到改变阈值以及减少采样次数，以至减低能耗。其输出电压所对应的二进制值如图15所示。数模转换器模块模块输出的电压为比较器提供参考电压，Output1为比较器一的正极输出参考电压，Output2为比较器二的负极输出参考电压。并有另一个输出端口，输出与输入信号成预处理模块放大倍数比例的电压/时间图，并把输出传入寄存器模块，储存数据；其数模转换器模块电路图如图9所示，译码器的电路图如图10；

本实施方式的计时器模块，如图11所示，比较器模块的话就是两个比较器任意一个一旦开始输出高电平，只要有一个高电平，电容就充满电，开关闭合，振荡器开始计时。如果在一定时间内两个比较器都没有输出高电平，那么电容放电完毕，开关断开，振荡器停止，计时器停止计时，计数器把结果输出到寄存器模块，保存结果，其电路图如图12所示。

本实施方式的寄存器模块，如图13所示，用于存储最后的数据。当比较器一或比较器二输出高电平时，寄存器模块读取数模转换器模块模块的值。当计时器模块中的使能信号生成模块输出由高电平变为低电平时，寄存器模块读取计时器模块的值；

本实施方式的复位信号处理模块存在于预处理模块、使能信号生成模块、比较器模块、计数器模块、数模转换器模块模块、计时器模块、寄存器模块等各个模块中。当本实施方式初始开启时，复位信号处理模块重置各个模块中的输出信号，置位比较器模块的参考电压、计时器模块、计数器模块的二进制值以及数模转换器模块模块的输出电压。当完成一次信号采集后，复位信号处理模块启动，重置各个模块的值。

二、利用visual软件将模块功能以原理图形式来描述；

三、利用Candence将步骤二中的功能模块进行仿真验证，检验电路设计的正确性；

将步骤二中visual软件描述的模块利用Candence设计出相应的模块内部结构，并进行仿真，通过波形检验功能的正确性，看波形是否满足设计要求，若不满足功能要求，需重新修改设计再进行仿真，直到功能满足要求。按照图2给出的输入波形所示，输出波形示意图应如图14所示，其中黑线为外界输入波形，红线为该实施方式所测试出来的输出波形。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种采样阈值随输入信号变化的异步过电平采样模数转换器，其特征在于包括：

预处理模块，将初始的被测量信号放大到满足检测幅度条件的输入信号；

比较器模块，包括比较器一和比较器二，所述比较器模块接收预处理模块传送的输入信号，当该输入信号大于比较器一的参考电压阈值，则比较器一输出的高电平信号，当该输入信号小于比较器二的参考电压阈值二，则比较器二输出的高电平信号；

接收所述比较器模块传送的高电平信号的计数器模块，所述计数器模块根据接收到的高电平信号的特征信息输出指令信号；当计数器模块接收比较器一传送的输出信号时则计数器模块计数加一、并输出提升电压的控制指令；当计数器模块接收比较器二传送的输出信号时则计数器模块计数减一、并输出降低电压的控制指令；

接收所述计数器模块传送的控制指令的数模转换器模块，所述数模转换器模块基于采样阈值随输入信号变化的异步电平采样方式对输出电压进行控制、并向比较器模块传送参考电压，所述比较器模块接收到数模转换器模块传送的参考电压信息改变其参考电压数值；

计时器模块，用于记录输入信号被采集的开始时间和处理后的结束时间；

接收所述数模转换器模块传送的参考电压信息的寄存器模块，所述寄存器模块同时存储计时器模块传送的时间信息。

2.根据权利要求1所述的一种采样阈值随输入信号变化的异步过电平采样模数转换器，其特征还在于：该转换器还包括复位信号处理模块，所述复位信号处理模块对该转换器的初始状态进行复位处理、当转换器结束工作后对转换器的系统进行复位处理。

3.根据权利要求1所述的一种采样阈值随输入信号变化的异步过电平采样模数转换器，其特征还在于：该转换器还包括使能信号生成模块，所述使能信号生成模块生成预处理模块、比较器模块和数模转换器模块的控制信号。

4.根据权利要求1所述的一种采样阈值随输入信号变化的异步过电平采样模数转换器，其特征还在于：所述计数器模块至少包括两个RC时间控制电路、两个数字开关和加减计数器，所述比较器一的输出端与RC时间控制电路的开关1相连接，比较器二的输出端与RC时间控制电路的开关2连接，比较器一的输出端与计数器模块控制二进制值加一的端口相连接，比较器二的输出端与计数器模块控制二进制值减一的端口连接，计数器模块的加减端口与或非门0连接后再与非门0连接最后与非门4连接；所述RC时间控制电路的输出端与数字开关1和数字开关2相连接，数字开关1的输出端out1与非门0相连接、输出端out2与非门1相连接；数字开关2的输出端out1与非门2相连接、输出端out2与非门3相连接；非门0输出端和非门2输出端与或非门1相连接，非门1和非门3与非门0相连接，或非门1和非门4的输出端与非门1相连接，与非门1输出端与非门5相连接，非门5与计数器的最低位相连接；与非门0和非门4的输出端与非门2相连接，与非门2与非门6相连接，非门6与计数器的第三位相连接。工作状态下：

当比较器模块向计数器模块传送输入信号时则计数器改变二进制值，所述数模转换器模块根据该计数器的二进制值改变输出电压；当比较器在一定的时间内只输出了一个或两个信号时，RC时间控制电路的电容C不足以充电完成，则触发数字开关；当在一定的时间内连续的N个信号使电容C充电完成，改变数模转换器模块的数字开关通道的开启情况，低电平触发数字开关改变数字开关的out1，控制数模转换器模块改变分辨率为1V_lsb，高电平触发数字开关改变数字开关的out2，控制数模转换器模块改变分辨率为4V_lsb；当在一个固定时间内若没有连续N个以上的输出变化，则电容C放电完毕变为低电平，低电平触发数字开关改数字开关的out1，控制数模转换器模块改变分辨率为1V_lsb；

当数字开关为out1时，计数器模块的加减法运算由最低位开始计算，即数模转换器模块分辨率为1V_lsb；当数字开关为out2时，计数器模块的加减法运算由第3位开始计算，第1位、第2位保持不变，即数模转换器模块分辨率为4V_lsb，在输入信号上升、下降交替变化时，采用开关1开关2使RC时间控制电路中电容C放电完毕。