Nothing Special   »   [go: up one dir, main page]

CN1199534C - 电路基板及使用它的显示装置、以及电子设备 - Google Patents

电路基板及使用它的显示装置、以及电子设备 Download PDF

Info

Publication number
CN1199534C
CN1199534C CNB991278119A CN99127811A CN1199534C CN 1199534 C CN1199534 C CN 1199534C CN B991278119 A CNB991278119 A CN B991278119A CN 99127811 A CN99127811 A CN 99127811A CN 1199534 C CN1199534 C CN 1199534C
Authority
CN
China
Prior art keywords
mentioned
substrate
wiring layer
circuit substrate
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB991278119A
Other languages
English (en)
Other versions
CN1259008A (zh
Inventor
齐藤秀哉
远藤甲午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yin's High Tech Co ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1259008A publication Critical patent/CN1259008A/zh
Application granted granted Critical
Publication of CN1199534C publication Critical patent/CN1199534C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在电路基板中，提高粘接用树脂对基板的粘接力，提高半导体芯片和布线基板的电气连接的可靠性。这样形成电路基板：在基膜410的IC芯片安装区域中，没有粘接层而分别形成输入布线420a及输出布线420b、以及空布线层422，通过将导电性颗粒21分散在粘接用树脂19中的各向异性导电膜，安装并形成IC芯片450。空布线层422与输入布线420a、输出布线420b、以及IC芯片的电极450a、450b绝缘，备有多个开口部分422a。

Description

电路基板及使用它的显示装置、以及电子设备
技术领域
本发明涉及将半导体芯片倒装在基板上形成的电路基板、以及使用该电路基板的显示装置及电子设备。
背景技术
近年来，为了适应基板的小型、薄型、轻量、以及可弯曲的结构，采用滚筒至滚筒(ロ-ル·トウ-·ロ-ル)方式实现高生产率等，基于上述原因，已经能够采用将IC芯片等电子零件直接安装在FPC(Flexible Printed Circuit)基板上的技术。而且，在该技术中，如TAB(Tape Automated Bonding)技术所示，不需要内部引线，所以铜箔薄也可以，容易实现布线的微小间距。
图16是表示在FPC基板上安装了电子零件时的现有结构的剖面图。如该图所示，IC芯片450的输入电极450a和在基膜410上预先形成的输入布线420a通过分散在粘接用树脂19中的导电性颗粒21而被导电性地结合起来，同样，IC芯片450的输出电极450b和在基膜410上预先形成的输出布线420b通过分散在粘接用树脂19中的导电性颗粒21而被导电性地结合起来。
可是，作为FPC基板的基体材料的基膜410一般采用水分容易浸透的PI(聚酰亚胺)等有机类薄膜，所以有以下缺点：能浸透基膜410的潮气从安装面的相反一侧(图中下侧)到达IC芯片450的布线形成面，因此该IC芯片的可靠性下降，或者由于能透过基膜410的光形成的漏光，使得IC芯片的性能下降。而且，基膜410越薄，该缺点越显著。
另外，作为FPC基板的基体材料的基膜410一般采用表面润湿性低的聚酰压胺等，所以粘接用树脂的粘接强度极弱。
另外，由于基膜410、IC芯片450、以及粘接用树脂19各材料的热胀系数不同等的影响，随着时间的迁移，应力集中在粘接界面上，粘接力进一步下降，存在容易发生IC芯片450的电极和FPC基板的布线之间连接不良的问题。特别是在基膜是聚酰压胺等具有挠性的薄材料的情况下，潮气从基膜一侧进入，使得粘接力更低，更容易发生IC芯片450的电极和FPC基板的布线之间连接不良的问题。
发明内容
本发明就是鉴于上述情况而完成的，其目的在于在利用粘接用树脂将半导体芯片安装在基板上的结构的电路基板中，提供一种至少能解决下述的某一课题的电路基板、以及使用它的显示装置及电子设备。
1)提高粘接用树脂对基板的粘接力。
2)提高半导体芯片和布线基板的电连接的可靠性。
3)防止半导体芯片的性能或可靠性的下降。
4)减少从基板一侧进入粘接区域的潮气。
(1)本发明的电路基板备有：
具有带有绝缘性的基体材料、以及设置在上述基体材料上的多个基板侧端子的布线基板；
有多个半导体侧端子、上述半导体侧端子被导电性地连接在上述基板侧端子上、并安装在上述布线基板上的半导体芯片，
上述布线基板在安装上述半导体芯片的区域内、在靠近上述基板侧端子内侧的区域，有与上述基板侧端子和上述半导体侧端子绝缘的空布线层。
如果采用本发明，则从与半导体芯片的安装面相反一侧的面通过基体材料浸透的潮气的至少一部分能被空布线层阻挡。因此，能降低布线基板上安装了半导体芯片的区域的基板侧端子和半导体侧端子等由潮气引起的可靠性下降的可能性。在将半导体芯片安装在布线基板上的情况下，在该安装区域中，基板侧端子、半导体侧端子、以及布线图形多半呈狭窄的区间，受潮气等的影响后容易引起短路或假短路。在本发明的电路基板中，能减少这种问题的发生。
此外，在半导体芯片中，由于光的侵入会发生电流泄漏。然而由于借助空布线层，能削减通过基体材料侵入的光量，所以能抑制随着这样的电流泄漏而造成的半导体芯片性能的下降。
(2)本发明的电路基板还有将导电性地连接着上述半导体侧端子和上述基板侧端子的部分密封起来、将上述半导体芯片粘合在上述布线基板上的树脂密封部分。
如果采用本发明，则在基体材料的表面中安装半导体芯片的区域内，在基板侧端子的内侧部分，通过设置空布线层，能增大树脂密封部分对布线基板的粘按面积，因此，能提高粘接力。其结果，树脂密封部分对布线基板的粘接力变高，能提高半导体侧端子和基板侧端子粘接的可靠性。另外，由于空布线层能防止来自基板一侧的潮气的进入，所以能抑制随时间的变化造成的树脂密封部分的粘接力的下降。另外由于该空布线层能用对树脂密封部分的粘接性比基体材料高的材料形成，所以能提高树脂密封部分对布线基板的粘接力。
(3)本发明的电路基板上的上述树脂密封部分由将导电性颗粒分散在树脂中混合而成的各向异性导电膜形成，
上述半导体侧端子和上述基板侧端子利用上述导电性颗粒而被导电性地连接起来。
如果这样用各向异性导电膜将半导体芯片和布线基板结合起来，则能作为一个工序进行与TAB(Tape Automated Bonding)安装时的结合工序和模制工序这两个工序相当的工序，具有能缩短制造工序的优点。
(4)本发明的电路基板上的上述空布线层由与上述基板侧端子相同的材料形成。
例如，在用Cu(铜)形成基板侧端子的情况下，与该基板侧端子同时用铜形成空布线层。另外，在Cu的表面上通过镀Ni、或镀Au等形成基板侧端子的情况下，也在Cu的表面上进行同样的电镀处理，形成空布线层。
因此，能同时形成空布线层和基板侧端子，能简化电路基板的制造工序。
(5)本发明的电路基板上的上述基体材料由具有挠性的材料形成。
例如，利用聚酰压胺等有挠性的材料形成基体材料。在利用有挠性的薄材料形成基体材料的情况下，基体材料容易受外部应力的作用而变形。因此，在用树脂密封部分将半导体芯片结合在布线基板上的情况下，应力局部地集中在基体材料和树脂密封部分粘接界面上，粘接力下降，容易发生半导体侧端子和基板侧端子的连接不良。另外，在基体材料是聚酰压胺等薄材料的情况下，由于来自基体材料一侧的潮气的进入，粘接力下降，随时间的推移，容易发生电极端子之间的连接不良。因此，在利用黏合剂将半导体芯片安装在使用具有这样的挠性的基体材料的布线电路上的电路基板中，如果象本发明那样在基体材料的表面中安装半导体芯片的区域内，在基板侧端子的内侧部分设置空布线层，则能提高树脂密封部分对基体材料的粘接力，能提高半导体侧端子和基板侧端子粘接的可靠性。
(6)本发明的电路基板上的上述基体材料、上述空布线层及上述基板侧端子不通过粘接层而被直接结合起来。
这样如果不通过粘接层，直接在基体材料上形成空布线层及基板侧端子，则能谋求减少由黏合剂引起的漏电流、防止黏合剂的膨润、提高布线基板的挠性等。
(7)本发明的电路基板
还有在俯视图中与上述空布线层连接着的露出了基体材料的区域、即与露出了周围的基体材料的区域连接着的开放部分，
在俯视图中上述空布线层只连接着上述开放部分。
如果采用本发明，则将成为树脂密封部分的粘接用树脂夹在中间，将半导体芯片压在布线基板上时，粘接用树脂通过开放部分被挤到外侧部分，所以能减少在树脂密封部分产生的残余应力，另外，能使树脂密封部分的厚度均匀。因此，不会发生基体材料的变形，还能减小残余应力，所以能提高连接的可靠性。
(8)在本发明的电路基板上形成上述空布线层，并使其成为一个连续的区域。
(9)本发明的电路基板是在(8)中所述的电路基板上形成上述空布线层，并使其成为曲折形状的区域。
(10)本发明的电路基板是在(8)中所述的电路基板上形成上述空布线层，并使其成为将互相并行的多个第一线段区域、以及与上述第一线段区域横向交叉的第二线段区域组合起来的形状的区域。
(11)本发明的电路基板是(1)至(6)中的任意一项所述的电路基板，上述空布线层至少有一个开口部分。
如果采用本发明，则在安装半导体芯片的区域中，在基体材料的表面上形成带坑的空布线层。因此，在利用树脂密封部分将半导体芯片结合在布线基板上的情况下，布线基板和树脂密封部分的结合界面呈凹凸状，由于机械性的啮合力的作用，提高了树脂密封部分和布线基板的结合力，所以大幅度地改善了结合的可靠性。
(12)本发明的电路基板是在(1)至(6)中的任意一项所述的电路基板中，形成上述空布线层，并使其成为用露出了基体材料的区域隔开的多个空布线区域。
如果采用本发明，则在利用树脂密封部分将半导体芯片结合在布线基板上的情况下，布线基板和树脂密封部分的结合界面呈凹凸状，由于机械性的啮合力的作用，提高了树脂密封部分和布线基板的结合力，所以大幅度地改善了结合的可靠性。
(13)本发明的电路基板是在(12)中所述的电路基板中，上述多个空布线区域被局部地连接着。因此，在利用树脂密封部分将半导体芯片结合在布线基板上的情况下，能提高树脂密封部分和布线基板的紧密结合性。
(14)本发明的电路基板是在(1)至(6)中的任意一项所述的电路基板中，上述空布线层至少有一个布线层厚度比该空布线层的其他区域的厚度薄的凹部。
如果采用本发明，则在利用树脂密封部分将半导体芯片结合在布线基板上的情况下，布线基板和树脂密封部分的结合界面呈凹凸状，由于机械性的啮合力的作用，提高了树脂密封部分和布线基板的结合力，所以改善了结合的可靠性。
(15)本发明的显示装置备有：
(1)至(14)中的任意一项所述的电路基板；以及
有电连接着上述电路基板的接线端子的平面盘。
(16)本发明的显示装置是在(15)中所述的显示装置中，
上述平面盘是有相对的一对基片、以及被密封在上述一对基片之间的液晶的液晶盘，
在上述一对基片中的至少一片上形成上述接线端子。
(17)本发明的电子设备备有(15)或(16)中所述的显示装置作为显示手段。
附图说明
图1是表示本发明的第一实施例的电路基板的平面图。
图2是沿图1中的A-A线位置处的剖面图。
图3是表示具有图1及图2所示结构的两个FPC基板、以及液晶盘的分解斜视图。
图4是表示第一实施例的液晶盘结构的局部剖面斜视图。
图5是表示采用第一实施例的液晶装置的电子设备之一例的液晶投影仪结构的剖面图。
图6是表示采用第一实施例的液晶装置的电子设备的另一例的便携式电话机的外观图。
图7是表示第二实施例的电路基板的平面图。
图8是沿图7中的A-A线位置处的剖面图。
图9是表示第三实施例的电路基板的平面图。
图10是沿图9中的A-A线位置处的剖面图。
图11是表示第四实施例的液晶装置的分解斜视图。
图12是表示第四实施例的液晶装置的局部剖面图。
图13是作为安装IC芯片11之前的状态示出第四实施例的电路基板的局部平面图。
图14是作为安装IC芯片11之前的状态示出第五实施例的电路基板的局部平面图。
图15是作为安装IC芯片11之前的状态示出第六实施例的电路基板的局部平面图。
图16是表示现有的电路基板的剖面图。
具体实施方式
以下，参照附图更具体地说明本发明的优选实施例。
1.<第一实施例>
1.1电路基板
首先，说明本发明的第一实施例的电路基板的安装结构。图1是表示该电路基板的一部分的平面图，图2是沿图1中的A-A线位置处的剖面图。在这些图中，作为布线基板的FPC(Flexible PrintedCircuit)基板400是这样形成的：第一，采用溅射或蒸镀等方法，在作为具有绝缘性和挠性的基体材料的基膜410的两面上形成铜薄膜，第二，采用已知的光刻技术或刻蚀法等，将该铜薄膜刻蚀成规定的形状，第三，在经过了图形刻蚀后的铜薄膜上进行镀铜。另外，作为FPC基板400也可以采用这样制成的基板：在铜箔上涂敷作为聚酰亚胺的前身的聚酰胺酸，然后进行加热聚合使其聚酰亚胺化，将该聚酰亚胺作为基膜410形成布线基板。
另外，作为FPC基板400还可以采用这样制成的基板：利用黏合剂将铜箔重叠在基膜410的两面，然后刻蚀成规定的形状，但如上所述，在基膜410上直接形成布线图形在以下几个方面有利：在相邻的布线图形中没有由黏合剂引起的漏电流；不发生黏合剂的膨胀；还能提高FPC基板400的挠性。
另外，作为基体材料的基膜410除了聚酰亚胺以外，也可以使用例如聚对苯二甲酸乙二醇酯或聚酯等其他有机类薄膜。另一方面，在FPC基板400上形成的布线图形中包括：输入布线420a；输出布线420b；空布线层422等。
另一方面，作为长方体形状的IC芯片450(半导体芯片)，在其一面的周边部分备有多个作为半导体侧端子的输入电极450a及输出电极450b，同时将形成了输入电极450a及输出电极450b的面作为下侧面安装在FPC基板400上。预先备有例如由Au等构成的凸点(突起电极)，形成各输入电极450a及输出电极450b。在进行该IC芯片450和FPC基板400的结合时，首先，将IC芯片450置于FPC基板400的规定位置、而且在它们之间夹着薄膜状的各向异性导电膜(Anisotropic Conductive Film：ACF)，该各向异性导电膜是将导电性颗粒21均匀地分散在环氧树脂等粘接用树脂19中形成的。然后，将IC芯片450在被加热的状态下压在FPC基板400上，通过被加压、加热的各向异性导电膜而被结合在FPC基板400上。经过这样处理后，作为半导体芯片的IC芯片450被安装在作为布线基板的FPC基板400上而形成电路基板。
如图2所示，在该安装中，通过以适当的比例分散在环氧树脂或光硬化性树脂等粘接用树脂19中的导电性颗粒21，将输入电极450a导电性地连接在输入布线420a(基板侧端子)上，将输出电极450b导电性地连接在输出布线420b(基板侧端子)上。这里，粘接用树脂19在IC芯片450中起着将IC芯片450结合在FPC基板400上的树脂密封部分的作用，它保护着形成了输入电极450a及输出电极450b的面不受潮气、污染、应力等的影响。
如果利用各向异性导电膜这样将IC芯片450和FPC基板400结合起来，则在一个工序中就能进行现有的TAB安装时的结合工序和模制工序，具有能缩短制造工序的优点。
可是，本实施例的空布线层422是在安装IC芯片450的区域形成的，以便不接触作为基板侧端子的输入布线420a及输出布线420b的任一个，如图1及图2所示，备有多个开口部分。因此，在安装IC芯片450的区域中，表面露出平滑的基膜410的面积减少，存在有多个开口部分422a的空布线层422。因此，除了基膜410和粘接用树脂19的粘接强度以外，还由于由空布线层422的机械啮合结构产生的强度的提高，使得粘接用树脂19和布线基板400的结合强度非常高。
另外，由于空布线层422的存在，在安装IC芯片450的区域中，由于不存在铜箔，所以基膜410露出的面积达到最小。因此，在图2中从基膜410的下侧浸透的潮气被空布线层422阻挡，几乎不能浸透到作为树脂密封部分的粘接用树脂19处。因此，能防止IC芯片450的可靠性降低。另外，与潮气一样，在图中从基膜410的下侧进入的光也被空布线层422几乎阻断，不会进入IC芯片450的电极形成面(布线形成面)，所以能防止由漏光电流引起的IC芯片450的性能下降。
另外，在上述实施例中，虽然输入电极450a和输入布线420a的结合、以及输出电极450b和输出布线420b的结合分别通过分散在粘接用树脂19中的导电性颗粒21、即通过各向异性导电膜进行，但也可以采用其他结合形态。例如，也可以在形成输入布线420a和输出布线420b的铜箔上镀Au，在与输入电极450a及输出电极450b的Au凸点之间可以进行Au-Au结合。另外，也可以在形成输入布线420a和输出布线420b的铜箔上镀锡，对它和IC芯片450上的输入电极450a及输出电极450b的Au凸点进行接触加热，进行Au-Sn共晶结合。另外，还可以使形成输入布线420a和输出布线420b的铜箔成为可以焊接结合的图形，同时使IC芯片450上的输入电极450a及输出电极450b的凸点材料为焊锡，进行焊锡一焊锡结合。在这样的结合中，使用作为树脂密封部分的密封材料对IC芯片450进行模制。
另外，安装在FPC基板400上的不限于IC芯片450。例如在被安装在FPC基板400上的情况下，如果是有可能受通过基膜410浸透的潮气或光的影响的元件，则可以是其它的有源元件或非有源元件。
另外，也可以将分散了导电性颗粒21的粘接用树脂19集中在IC芯片450的输入电极450a及输出电极450b上，分别将输入电极450a和输入布线420a、以及输出电极450b和输出布线420b结合起来后，利用作为树脂密封部分的密封材料对这些结合部分进行模制。
此外，由于上述空布线层422不能作为布线使用，所以如果不规定其电位，产生电容分量就不好。因此，实际上最好连接在接地电平的布线上。
1.2显示装置
如上所述，如果将IC芯片450安装在FPC基板400上，则该工序所需要的时间与引线接合法相比较，与IC芯片450上的连接电极的个数无关，所需要的时间是一定的。因此，在IC芯片450上的电极个数极多的情况下，其生产率显著提高。这里，作为电极个数极多的IC芯片，可以举出例如驱动显示装置中的数据线或扫描线的驱动电路(驱动器)。因此，作为这样的安装结构的应用例，说明使用安装了这样的驱动器的FPC基板的液晶装置。
如图3所示，该液晶装置1主要包括：液晶盘100；连接在该液晶盘100上的两个FPC基板400X、400Y；以及连接在这些FPC基板400X、400Y上的控制电路基板(图中未示出)。其中液晶盘100这样构成：使形成了多个数据线等的元件基板200和形成了多个扫描线等的相对基板300各自的端子区域216、316向外突出，而且在使电极形成面互相相对的状态下贴合起来。
详细地说，如图4所示，在元件基板200中与相对基板300相对的面上，分别形成呈矩阵状配置的多个象素电极234、以及沿列方向延伸的数据线(信号线)212，同时一列象素电极234中的各个电极分别通过TFD(Thin Film Diode)元件220连接在一条数据线212上。这里，从基板一侧看，TFD元件220由第一金属膜222、将该第一金属膜222阳极氧化后的氧化膜224、以及第二金属膜226构成，呈金属/绝缘体/金属这样的多层结构。因此，TFD元件220具有作为正负双向二极管的开关特性。
另一方面，在相对基板300中与元件基板200相对的面上，排列着扫描线312，它沿着与数据线212正交的行方向延伸，而且成为象素电极234的相对电极，另外，虽然省略了图示，但与各象素电极234对应地设有彩色薄膜。因此，与一个象素对应的液晶单元包括：象素电极234、作为相对电极的扫描线312、以及填充在这两个基板之间的液晶。
而且，元件基板200和相对基板300利用沿基板周边涂敷的密封材料、以及适当分布的垫片，保持着一定的间隙，在该封闭的空间封入了例如TN(Twi sted Nematic)型的液晶。此外，在元件基板200和相对基板300的相对面上，分别沿规定的方向设有经过摩擦处理的取向膜等，另一方面，在其各自的背面分别设置着与取向方向对应的偏振片(都省略了图示)。但是，如果使用将液晶作为微小颗粒分散在高分子中的高分子分散型液晶，则上述的取向膜、偏振片等就都不需要了。另外如果使用高分子分散型液晶，则能提高先的利用效率，所以有利于提高亮度和降低消耗电力。
在这样的结构中，数据线212和扫描线312在其交叉的部分，通过液晶层和TFD元件220的串联连接而呈导电性连接状态。因此，如果由于加在扫描线312上的扫描信号和加在数据线212上的数据信号，使得阈值以上的电压加在TFD元件220上，则该元件变成导通状态，规定的电荷蓄积在与该元件连接的液晶层上。而且，在电荷蓄积后，即使该元件变成截止状态，如果液晶层的电阻足够大，则能维持该液晶层上的电荷的蓄积。这样激励TFD元件220导通、截止，如果控制蓄积的电荷量，使每个象素改变液晶的取向状态，则能显示规定的信息。这时，由于在一部分期间使电荷蓄积在各液晶层上即可，所以通过分时地选择各扫描线312，能对多个象素的数据线212和扫描线312进行通用的分时多路转换激励。另外，也可以相反地形成扫描线及数据线，在元件基板200上形成扫描线，在相对基板上形成数据线。
其次，虽然在图3中未示出，但在元件基板200的端子区域216中设置着将各数据线引到外部用的作为连接端子的数据线端子，另一方面，在相对基板300的端子区域316中设置着将各扫描线引到外部用的作为连接端子的扫描线端子，且设置在基板的下侧。
另外，FPC基板400X、400Y具有例如包括FPC基板400和IC芯片450和空布线层422构成的上述电路基板的结构。其中，在FPC基板400X上，作为IC芯片与图2上下相反地安装激励各数据线的驱动器450X。因此，在图3中，FPC基板400X上的空布线层422X被设置在下侧。另一方面，在FPC基板400Y上，作为IC芯片与图2上下方向相同地安装激励各扫描线的驱动器450Y。因此，在图3中，FPC基板400Y上的空布线层422Y被设置在上侧。
这里，在FPC基板400X上，位于其一端、而且使输入布线分别延长了的端子被结合在控制电路基板上，另一方面，位于其另一端、而且使输出布线分别延长了的端子被结合在在元件基板200的端子区域216上形成的作为连接端子的数据线端子上。同样，在FPC基板400Y上，位于其一端、而且使输入布线分别延长了的端子被结合在控制电路基板上，另一方面，位于其另一端、而且使输出布线分别延长了的端子被结合在在相对基板300的端子区域316上形成的作为连接端子的扫描线端子上。
通过这样构成，驱动器450Y按照从控制电路基板供给的控制信号，生成扫描信号，供给相对基板200上的各扫描线。另一方面，驱动器450X按照从控制电路基板供给的控制信号，将数据信号供给元件基板300的各数据线。这时，如上所述，在分别安装在FPC基板400X、400Y上的驱动器450X、450Y中，利用对应于安装区域设置的空布线层422X、422Y，能防止可靠性或性能的下降。
另外，作为液晶盘，除此之外，还可以使用这样的液晶盘：没有TFD元件的无源矩阵方式、或者在元件基板上设置扫描线和数据线、同时通过TFT(Thin Film Transistor)元件将象素电极连接在其交叉部分上。
1.3电子设备
1.3.1投影仪
其次，说明将上述的液晶装置1用于电子设备的显示部分的例。图5是表示采用该液晶盘作为光阀使用的投影仪结构例的平面图。
如该图所示，在投影仪1100内部设置着由卤素灯等白色光源构成的灯单元1102。从该灯单元1102射出的投射先被设置在光导向装置1104内的4个反射镜1106及两个分色镜1108分离成RGB三原色，入射到与各原色对应的作为光阀的液晶盘1110R、1110B及1110G上。
液晶盘1110R、1110B及1110G是上述的液晶盘，分别利用从图象信号处理电路(图中未示出)通过FPC基板400X、400Y供给的R、G、B三原色信号进行激励。由这些液晶盘调制的光从三个方向入射到分色镜1112中。在该分色镜1112中，R及B光呈90度折射，而G光直线传播。因此，各色图象合成的结果，彩色图象通过投影透镜1114被投射到屏幕等上。
这里，由于与R、G、B各原色对应的光利用分色镜1108入射到液晶盘1110R、1110B及1110G上，所以在相对基板300上不需要设置彩色滤光片。
1.3.2便携式电话机
图6表示将上述的液晶装置1用于电子设备的显示部分的另一例的便携式电话机30。该便携式电话机30通过将天线31、扬声器32、液晶装置10、按键开关33、传声器34等各种构成要素收容在作为框体的外壳36中构成。另外，在外壳36的内部设有控制电路基板37，用来安装控制上述各构成要素的工作用的控制电路。液晶装置1由图3所示的液晶装置1构成。
在该便携式电话机30中，通过按键开关33及传声器34输入的信号、或由天线31接收的接收数据等被输入控制电路基板37上的控制电路。然后该控制电路根据输入的各种数据，在液晶装置1的显示面内显示数字、文字、图案等的像，另外，从天线31发射发送数据。
2.<第二实施例>
第二实施例的空布线层的形状与第一实施例不同。除此以外的结构与第一实施例相同，其说明从略。另外，在附图中，与第一实施例相同的各部分标以与第一实施例相同的符号。
图7是表示本实施例的布线基板的安装结构的平面图，图8是沿图7中的A-A线位置处的剖面图。如这些图所示，在设置在第二实施例的FPC基板402上的空布线层424上，沿IC芯片450的纵向设置着将铜箔除去后形成的作为多个开口部分的狭缝424a。因此，设置了空布线层424的区域由于从IC芯片450看呈凹凸形状，所以与第一实施例相同，提高了由粘接用树脂19产生的IC芯片450的紧密粘接性。
另外，在该第二实施例中，虽然使设置在空布线层424上的狭缝424a沿着IC芯片450的纵向，但也可以沿着横向，另外，也可以呈将纵向和横向结合起来的十字状，还可以沿斜向。
3.<第三实施例>
第三实施例的空布线层的形状与第一实施例不同。除此以外的结构与第一实施例相同，其说明从略。另外，在附图中，与第一实施例相同的各部分标以与第一实施例相同的符号。
在上述的第二实施例中，IC芯片450的紧密粘接性提高的反面，由于狭缝424a的存在，使得在安装IC芯片450的区域中基膜410露出的面积增大。因此，浸透基膜410的潮气或光量增加的结果，与第一实施例相比，存在IC芯片450的可靠性或性能有可能下降的缺点。
因此，在确保IC芯片450的可靠性或性能与第一实施例相同程度的前提下，说明提高了IC芯片450的紧密粘接性的第三实施例的电路基板上的安装结构。图9是表示该电路基板上的安装结构的平面图。图10是沿图9中的A-A线位置处的剖面图。如这些图所示，与第二实施例一样，在设置在第三实施例的FPC基板404上的空布线层426上设有多个狭缝426a，但与第二实施例不同，在狭缝426a中不将铜箔除去。即，从图10可知，在狭缝426a中铜箔的厚度变薄，但不被除去。因此，在安装IC芯片450的区域中基膜410露出的面积达到最小限度，所以浸透基膜410的潮气或光几乎能被空布线层426阻挡。其结果，与第一实施例相同，能防止IC芯片450的可靠性或性能的下降。另外，设置了空布线层426的区域由于从IC芯片450看呈凹凸形状，所以与第一实施例相同，提高了由粘接用树脂19产生的IC芯片450的紧密粘接性。
另外，这样的空布线层426可以采用如下的方法形成。例如，在图9中形成了除了空布线层426的区域和狭缝426a的区域以外的具有平面形状的铜箔图形后，采用光刻蚀的方法，形成相当于狭缝426a的部分，相反地，在图9中形成了除了空布线层426的区域和狭缝426a的区域以外的具有平面形状的铜箔图形后，采用通过电镀加厚铜的方法，形成相当于狭缝426a的部分以外的部分。
4.<第四实施例>
第四实施例的空布线层的形状、半导体侧端子及基板侧端子的排列方法、以及连接电路基板的液晶盘与第一实施例不同。除此以外的结构与第一实施例相同，其说明从略。另外，在附图中，与第一实施例相同的各部分标以与第一实施例相同的符号。
图11是表示本实施例的液晶装置1的分解斜视图。该液晶装置1通过将电路基板3连接在液晶盘2上形成。另外，根据需要，在液晶盘2上设置称为背照光等的照明装置、以及其他附带的设备。
液晶盘2有利用密封材料4粘接的一对基片6a及6b，在这些基片之间形成的间隙、所谓的单元间隙中封入例如STN(SuperTwisted Nematic)型的液晶，形成液晶盘2。基片6a及6b一般由透光性材料、例如玻璃、合成树脂等形成。在基片6a及6b的外侧表面上粘贴着偏振片8。
在一个基片6a的内侧表面上形成电极7a，在另一个基片6b的内侧表面上形成电极7b。这些电极被形成带状、或文字、数字、以及其他适当的图形状。另外，这些电极7a及7b由例如ITO(Indium TinOxide：铟锡氧化物)等透光性导电材料形成。
一个基片6a有从另一个基片6b伸出的部分，在该伸出部分上形成多个连接端子9。这些连接端子9与在基片6a上形成电极7a时同时形成，例如用ITO形成。在这些连接端子9中，包括从电极7a呈一体延伸的端子、以及通过导电材料(图中未示出)连接在电极7b上的端子。
另外，电极7a、7b及连接端子9实际上以极其狭窄的间隔在基片6a上及基片6b上形成多个，但在图11中，为了容易看清结构起见，模式地将这些间隔放大示出，另外图中只示出了其中的数条，而将其他部分省略了。另外，在图11中还省略了连接端子9和电极7a的连接状态、以及连接端子9和电极7b的连接状态。
电路基板3这样形成：将作为半导体芯片的液晶激励用IC芯片11安装在布线基板13上的规定位置，再将芯片零件18安装在布线基板13上的另一规定位置。布线基板13是这样制作的：例如在作为被称为聚酰亚胺等的挠性基体材料的基板15上用铜等形成布线图形16。
该布线图形16也可以利用黏合剂层固定在基板15上，还可以利用被称为溅射法、滚动涂敷法等的成膜方法，直接固定在基板15上。另外，布线基板13还可以这样制作：在环氧树脂基板之类的质地较硬的厚度比较厚的基板上利用铜等形成布线图形16。
如果将安装零件安装在作为布线基板13使用了挠性的基体材料(基板15)的布线基板13上，则能构成COF(Chip On Film)方式的电路基板。另一方面，如果将安装零件安装在作为布线基板13使用了质地硬的基体材料(基板)的布线基板上，则能构成COB(ChipOn Board)方式的电路基板。
在图11中，布线图形16包括：在电路基板3的一侧边缘部分形成的输出用端子16a、以及在与其相对的一侧边缘部分形成的输入用端子16b。另外，位于布线图形16中安装液晶激励用IC芯片11用的区域的部分构成基板侧端子17。
液晶激励用IC芯片11在其结合面即功能面上有作为半导体侧端子的多个凸点14。该液晶激励用IC芯片11利用作为黏合剂的各向异性导电膜12被安装在基板15上的规定位置。而且，芯片零件18利用焊锡被安装在基板15上的另一个规定位置。这里，作为芯片零件18可以考虑电容器、电阻等无源零件、或连接器等电子元件。
如图12所示，通过将许多导电性颗粒21混合在粘接用树脂19中而形成各向异性导电膜12。液晶激励用IC芯片11利用各向异性导电膜12内的粘接用树脂19而被固定在基板15上，另外，液晶激励用IC芯片11的凸点14利用各向异性导电膜12内的导电性颗粒21而被导电性地连接在布线图形16的基板侧端子17上。
在制作图12所示的电路基板3时，首先，在基板15上形成规定图形的布线图形16，制作布线基板13，其次将液晶激励用IC芯片11置于布线基板13上的规定的位置，且将各向异性导电膜12夹在中间，在此状态下对该液晶激励用IC芯片11加热加压进行粘接，使各向异性导电膜12中的粘接用树脂19呈熔融状态，从而将液晶激励用IC芯片11安装在布线基板13上。
此后，在布线基板13上安装着芯片零件18(参照图11)的位置通过印刷、分配等对焊锡进行图形刻蚀，再将芯片零件18置于该焊锡图形上，然后将处于该状态下的布线基板13插入被加热到200℃～250℃的高温炉内进行短时间的加热，再从该炉内取出进行冷却。
这时的插入时间为足以使焊锡熔融的尽可能短的时间。对焊锡进行的以上一系列处理、所谓的焊锡反流处理一旦结束，芯片零件18就被焊锡安装在已经安装了液晶激励用IC芯片11的布线基板13上的规定位置。
这里，将IC芯片11安装在布线基板13上的工序、以及将芯片零件安装在布线基板13上的工序也可以按照相反的顺序进行。即，也可以将芯片零件18安装在布线基板13上之后，再将IC芯片11安装在布线基板13上。
在图12中，如上处理后所构成的电路基板3通过各向异性导电膜22被连接在液晶盘2的基板6a的伸出部分上。各向异性导电膜22与各向异性导电膜12一样，也是用粘接用树脂和混合在其中的导电性颗粒形成的，如图12所示，利用该粘接用树脂固定电路基板3和基板6a，然后，利用导电性颗粒导电性地连接电路基板侧的输出用端子16a和基板侧的连接端子9。
另外，在电路基板3上，将空布线层23A设置在基板15的表面上安装了液晶激励用IC芯片11的区域内、且位于基板侧端子17的内侧部分。如图13所示，这些空布线层23A是由沿着左右一个方向互相平行排列且独立的多个线段图形(平行于IC芯片11的短边的多个线段图形)形成的。在这些线段图形之间形成朝向外侧开放的开放部分24。
该空布线层23A虽然能经过专用的工序独立地形成，但在本实施例中，采用众所周知的图形刻蚀法、例如光刻法形成基板侧端子17和布线图形16时，用相同的材料。例如铜等同时形成。另外，在由铜等形成的基板侧端子17的表面上虽然有时镀Ni、镀Au、镀Sn、镀焊料等，但在此情况下，在空布线层23A的表面上可以进行相同的电镀。
另外，进行上述电镀处理时，由于本实施例的空布线层23A是由互相之间电气绝缘的线段图形形成的，所以难以采用电解电镀处理，因此对空布线层23A的电镀处理最好进行非电解电镀处理。
由于空布线层23A的结构是将Cu等金属作为基底，在其表面上镀Ni、镀Au等进行电镀，所以与用聚酰亚胺形成的基板15相比，对各向异性导电膜12内的粘接用树脂的粘接性强。另外，由于设置了空布线层，使得基板侧的黏合剂的粘接面积增大，所以粘接力增大。除此之外，空布线层能防止来自基板侧的潮气的进入，能抑制黏合剂的粘接力随时间的推移而降低。因此，如果将空布线层23A设置在基板15上安装了液晶激励用IC芯片11的区域内，则各向异性导电膜12和基板15之间的粘接力、即液晶激励用IC芯片11和基板15之间的粘接力增大，其结果，提高了液晶激励用IC芯片11对基板15连接的可靠性。
另外，由于在空布线层23A上形成开放部分24，所以通过加热加压将各向异性导电膜12粘接在基板15上时，被加压的各向异性导电膜12的一部分通过这些开放部分24流到外侧。因此，能降低在各向异性导电膜12中产生残余应力，另外，能使各向异性导电膜12的厚度均匀。其结果，能使基板15不变形，且能降低其残余应力。
5.<第五实施例>
第五实施例的空布线层的形状与第四实施例不同。除此以外的结构与第四实施例相同，其说明从略。另外，在附图中，与第四实施例相同的各部分标以与第四实施例相同的符号。
图14是作为安装液晶激励用的IC芯片11之前的状态示出本实施例的电路基板的局部平面图。本实施例的空布线层23B是由一边弯曲一边向一个方向(即图中的左右方向)延伸的一条连续图形形成的。该空布线层23B也有朝向外侧开放的开放部分24。该空布线层23B由于是一条连续的图形，所以在其表面上电镀时，能利用电解电镀处理。
由于该空布线层23B的作用，也使得各向异性导电膜12和基板15之间的粘接力、即液晶激励用IC芯片11和基板15之间的粘接力增大，其结果，提高了液晶激励用IC芯片11对基板15连接的可靠性。
另外，由于在空布线层23B上也形成开放部分24，所以通过加热加压将各向异性导电膜12粘接在基板15上时，被加压的各向异性导电膜12流到外侧，能降低在各向异性导电膜12中产生残余应力，另外，能使各向异性导电膜12的厚度均匀。其结果，能使基板15不变形，且能降低其残余应力。
6.<第六实施例>
第六实施例的空布线层的形状与第四实施例不同。除此以外的结构与第四实施例相同，其说明从略。另外，在附图中，与第四实施例相同的各部分标以与第四实施例相同的符号。
图15是作为安装液晶激励用的IC芯片11之前的状态示出本实施例的电路基板的局部平面图。本实施例的空布线层23C是由沿一个方向(即图中的左右方向)互相平行排列的多个线段图形26(第一线段区域)、以及横切这些线段图形26沿其一个方向延伸的直线图形27(第二线段区域)组合构成连续图形形成的。该空布线层23C也有朝向外侧开放的开放部分24。由于该空布线层23C也是一条连续的图形，所以在其表面上电镀时，能利用电解电镀处理。
由于该空布线层23C的作用，也使得各向异性导电膜12和基板15之间的粘接力、即液晶激励用IC芯片11和基板15之间的粘接力增大，其结果，提高了液晶激励用IC芯片11对基板15连接的可靠性。
另外，由于在空布线层23C上也形成开放部分24，所以通过加热加压将各向异性导电膜12粘接在基板15上时，被加压的各向异性导电膜12流到外侧，能降低在各向异性导电膜12中产生残余应力，另外，能使各向异性导电膜12的厚度均匀。其结果，能使基板15不变形，且能降低其残余应力。
7.<变形例>
现在，说明能适用于上述实施例的变形例。在以下的各变形例中，只说明与上述各实施例不同的地方。
7.1在上述实施例中，作为液晶盘，给出了使用作为双端子型开关元件的TFD(Thin Film Diode)的封入了采用有源矩阵型的激励方式的电光特性为TN型液晶的液晶盘，以及封入了采用单纯矩阵激励的电光特性为STN(Super Twisted Nematic)型液晶的液晶盘。可是，作为液晶盘不限于此，就激励方式而言，可以采用静态激励型的液晶盘，以及使用三端子型开关元件、例如TFT(Thin filmTransistor)或两端子型开关元件、例如MIM(Metal-Insulator-Metal)的有源矩阵型的液晶盘，就电先特性而言，可以采用宾主型、相变形、强介电型、有存储性的双稳性扭曲液晶的BTN型等各种类型的液晶盘。
7.2另外，本发明中使用的平面显示盘不限于液晶盘，也可以是其他平面显示盘，例如EL(Electro-Luminescence)显示盘、PDP(Plasma Display Panel)显示盘、FED(Field EmissionDisplay)盘等。
7.3另外，在上述的各实施例中，作为驱动电路的半导体装置被安装在电路基板上，示出了该电路基板被连接在平面显示盘上的例。可是，也可以是在被连接在平面显示盘上的本发明的电路基板上安装了驱动电路的半导体装置、图象信号处理电路的半导体装置、或者是其他电路的半导体装置等中的至少一种半导体装置的电路基板。
7.4另外，在上述各实施例中，示出了将本发明的电路基板作为液晶装置的构成要素使用的情况，但本发明的电路基板也能作为液晶装置以外的任意的设备的构成要素使用。
7.5而且，在上述各实施例中，作为组合了使用本发明的电路基板的显示装置的电子设备的例，示出了投影仪及便携式电话机。可是，作为组合了使用本发明的电路基板的显示装置的电子设备，除了这些电子设备外，还能举出：液晶电视、寻象器型·监视器直视型的磁带录象机、汽车导向装置、电子笔记本、台式计算机、字处理机、工作站、便携式电话、无线寻呼机、电视电话、POS(Point ofSales)终端、备有触摸盘的装置等
7.6本发明不限于上述的各实施例，在本发明的要旨范围内或与权利要求范围相当的范围内，可以进行各种变形。

Claims (20)

1.一种电路基板，备有：
具有带有绝缘性的基体材料、以及设置在上述基体材料上的多个基板侧端子的布线基板；
有多个半导体侧端子、上述半导体侧端子被导电性地连接在上述基板侧端子上、并安装在上述布线基板上的半导体芯片，
其特征在于：
上述布线基板在安装上述半导体芯片的区域内、在靠近上述基板侧端子内侧的区域，有与上述基板侧端子和上述半导体侧端子绝缘的空布线层。
2.根据权利要求1所述的电路基板，其特征在于：
还有将导电性地连接着上述半导体侧端子和上述基板侧端子的部分密封起来、将上述半导体芯片结合在上述布线基板上的树脂密封部分。
3.根据权利要求2所述的电路基板，其特征在于：
上述树脂密封部分由将导电性颗粒分散在树脂中混合而成的各向异性导电膜形成，
上述半导体侧端子和上述基板侧端子利用上述导电性颗粒而被导电性地连接起来。
4.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
上述空布线层由与上述基板侧端子相同的材料形成。
5.根据权利要求2至3中的任意一项所述的电路基板，其特征在于：
上述基体材料由具有挠性的材料形成。
6.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
上述基体材料、上述空布线层及上述基板侧端子不通过粘接层而被直接结合起来。
7.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
还具有开放部分，在俯视图中与上述空布线层连接，并与露出了空布线层周围的基体材料的区域，即露出了上述半导体芯片周围的基体材料的区域连接着，
在俯视图中上述空布线层只连接着上述开放部分。
8.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
形成上述空布线层，并使其成为一个连续的区域。
9.根据权利要求8所述的电路基板，其特征在于：
形成上述空布线层，并使其成为曲折形状的区域。
10.根据权利要求8所述的电路基板，其特征在于：
形成上述空布线层，并使其成为将互相并行的多个第一线段区域、以及与上述第一线段区域横向交叉延伸的第二线段区域组合起来的区域。
11.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
上述空布线层至少有一个开口部分。
12根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
形成上述空布线层，并使其成为用露出了基体材料的区域隔开的多个空布线区域。
13.根据权利要求12所述的电路基板，其特征在于：
上述多个空布线区域被局部地连接着。
14.根据权利要求1至权利要求3中的任意一项所述的电路基板，其特征在于：
上述空布线层至少有一个布线层厚度比该空布线层的其他区域的厚度薄的凹部。
15.根据权利要求1所述的电路基板，其特征在于：
上述空布线层表面被电镀，并被形成为一个连续的形状。
16.根据权利要求15所述的电路基板，其特征在于：
上述半导体基板具有沿上述半导体芯片的边的方向配置的所述多个基板侧端子；
上述空布线层具有沿上述多个基板侧端子的配置方向延伸的多个狭缝；
上述空布线层和上述多个狭缝从与上述半导体芯片重叠的区域延伸至其外侧。
17.一种电子设备，其特征在于：
备有权利要求15所述的电路基板，和
具有与上述电路基板连接的接线端子的平面盘。
18.一种显示装置，其特征在于备有：
权利要求1至权利要求3中的任意一项所述的电路基板；以及
有导电性地连接着上述电路基板的接线端子的平面盘。
19.根据权利要求18所述的显示装置，其特征在于：
上述平面盘是有相对的一对基片、以及被密封在上述一对基片之间的液晶的液晶盘，
在上述一对基片中的至少一片上形成上述接线端子。
20.一种电子设备，其特征在于：
备有权利要求18所述的显示装置。
CNB991278119A 1998-12-21 1999-12-20 电路基板及使用它的显示装置、以及电子设备 Expired - Lifetime CN1199534C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP36258698 1998-12-21
JP362586/1998 1998-12-21
JP25012/1999 1999-02-02
JP2501299 1999-02-02
JP335854/1999 1999-11-26
JP33585499A JP3613098B2 (ja) 1998-12-21 1999-11-26 回路基板ならびにそれを用いた表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN1259008A CN1259008A (zh) 2000-07-05
CN1199534C true CN1199534C (zh) 2005-04-27

Family

ID=27284868

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991278119A Expired - Lifetime CN1199534C (zh) 1998-12-21 1999-12-20 电路基板及使用它的显示装置、以及电子设备

Country Status (4)

Country Link
US (1) US6617521B1 (zh)
JP (1) JP3613098B2 (zh)
CN (1) CN1199534C (zh)
TW (1) TW448550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103160218A (zh) * 2011-12-16 2013-06-19 第一毛织株式会社 各向异性导电膜组合物、各向异性导电膜和半导体装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169135A (ja) 2000-09-07 2002-06-14 Seiko Epson Corp セルギャップ調整装置、加圧封止装置及び液晶表示装置の製造方法
JP3741005B2 (ja) 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
US6847747B2 (en) 2001-04-30 2005-01-25 Intel Corporation Optical and electrical interconnect
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
TW586091B (en) * 2001-12-07 2004-05-01 Sharp Kk Display device comprising bidirectional two-terminal element and method of fabricating the same
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
TWI278795B (en) * 2004-04-20 2007-04-11 Fujitsu Hitachi Plasma Display Display device
JP2006148072A (ja) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd 配線板
WO2006062195A1 (ja) * 2004-12-09 2006-06-15 Matsushita Electric Industrial Co., Ltd. 半導体実装基板
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
US7425684B2 (en) * 2005-02-03 2008-09-16 Sang Henry Ta Universal systems printed circuit board for interconnections
US20060172614A1 (en) * 2005-02-03 2006-08-03 Ta Sang H Universal systems printed circuit blocks and method for interconnecting the same
TWI285523B (en) * 2005-08-19 2007-08-11 Chipmos Technologies Inc Flexible substrate capable of preventing lead thereon from fracturing
KR100827317B1 (ko) * 2005-09-07 2008-05-06 삼성전기주식회사 연성 기판을 이용한 초소형 광 변조기 모듈
EP1770610A3 (en) * 2005-09-29 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4312766B2 (ja) * 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
EP1987533A1 (en) * 2006-02-15 2008-11-05 Nxp B.V. Non-conductive planarization of substrate surface for mold cap
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP4901332B2 (ja) * 2006-06-30 2012-03-21 日本メクトロン株式会社 フレキシブルプリント配線板
JP2008141026A (ja) * 2006-12-04 2008-06-19 Sony Corp 電子機器及びその製造方法、並びに、発光ダイオード表示装置及びその製造方法
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP2008177351A (ja) * 2007-01-18 2008-07-31 Fujitsu Ltd 電子装置および電子装置の製造方法
JP4287882B2 (ja) * 2007-01-22 2009-07-01 シャープ株式会社 フレキシブル基板及び半導体装置
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP2009141170A (ja) * 2007-12-07 2009-06-25 Fujitsu Component Ltd 基板のパッド構造
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
WO2010035557A1 (ja) * 2008-09-29 2010-04-01 シャープ株式会社 表示パネル
JP2010141110A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置
JP2012113216A (ja) * 2010-11-26 2012-06-14 Mitsubishi Electric Corp 表示装置及びその製造方法並びにディスプレイ
KR101166069B1 (ko) 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
KR20140000084A (ko) * 2012-06-22 2014-01-02 삼성전기주식회사 터치패널
JP5962285B2 (ja) * 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法
CN103865061A (zh) * 2012-12-11 2014-06-18 富葵精密组件(深圳)有限公司 聚酰亚胺材料、覆铜基板、挠性电路板及其制作方法
KR102251231B1 (ko) * 2014-09-16 2021-05-12 엘지디스플레이 주식회사 구동 칩 패키지 및 이를 포함하는 표시장치
KR102345612B1 (ko) * 2015-07-08 2022-01-03 삼성디스플레이 주식회사 표시장치
JP6749698B2 (ja) * 2015-09-04 2020-09-02 国立研究開発法人科学技術振興機構 コネクタ基板、センサーシステム及びウェアラブルなセンサーシステム
KR101751407B1 (ko) * 2016-02-16 2017-07-11 단국대학교 산학협력단 플래시 메모리의 신뢰성 검증을 위한 아날로그 정보 기반 에뮬레이션 방법 및 그 장치
KR102716739B1 (ko) 2016-12-23 2024-10-11 엘지디스플레이 주식회사 전자 장치 및 이를 포함하는 표시 장치
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
KR102059478B1 (ko) 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102088920B1 (ko) * 2017-12-13 2020-03-13 주식회사 엘비루셈 2층 패턴형 ｃｏｆ 패키지용 필름
EP3588478B1 (en) 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
US11895776B2 (en) * 2018-09-25 2024-02-06 Hitachi Metals, Ltd. Flexible printed wiring board, joined body, pressure sensor and mass flow controller
TWI712136B (zh) * 2020-02-26 2020-12-01 頎邦科技股份有限公司 覆晶接合結構及其線路基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010488A (en) * 1975-11-21 1977-03-01 Western Electric Company, Inc. Electronic apparatus with optional coupling
JPS61156239A (ja) 1984-12-28 1986-07-15 Canon Inc 閃光撮影装置
JPS63157430A (ja) 1986-12-22 1988-06-30 Matsushita Electronics Corp 半導体装置のダイボンデイング方法
JPH01153640A (ja) 1987-12-10 1989-06-15 Lion Corp 放射線障害防護剤
JPH025375A (ja) * 1988-06-24 1990-01-10 Toshiba Corp 電子部品の実装方法
JP2574510B2 (ja) 1989-04-17 1997-01-22 松下電器産業株式会社 高周波半導体装置
JPH03244140A (ja) 1990-02-22 1991-10-30 Sony Corp 半導体装置
JP2956199B2 (ja) 1990-11-06 1999-10-04 セイコーエプソン株式会社 半導体装置の構造
JP2990968B2 (ja) 1992-09-17 1999-12-13 富士通株式会社 半導体チップの実装構造
JPH07161771A (ja) * 1993-12-02 1995-06-23 Toshiba Corp フィルムキャリア、電子部品および離型紙剥離方法
JPH08201841A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 表示装置及びその検査方法
JP3140330B2 (ja) 1995-06-08 2001-03-05 松下電子工業株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103160218A (zh) * 2011-12-16 2013-06-19 第一毛织株式会社 各向异性导电膜组合物、各向异性导电膜和半导体装置
CN103160218B (zh) * 2011-12-16 2014-08-20 第一毛织株式会社 各向异性导电膜组合物、各向异性导电膜和半导体装置

Also Published As

Publication number Publication date
CN1259008A (zh) 2000-07-05
US6617521B1 (en) 2003-09-09
JP2000294896A (ja) 2000-10-20
TW448550B (en) 2001-08-01
JP3613098B2 (ja) 2005-01-26

Similar Documents

Publication Publication Date Title
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
CN1132054C (zh) 复合柔性布线基板及其制造方法、电光装置、电子装置
CN1174279C (zh) 布线基板、显示装置、半导体芯片及电子机器
CN1183404C (zh) 液晶显示装置
US8456603B2 (en) Display device and flat display device
US6613599B2 (en) Electro-optical device, method of manufacturing electro-optical device, liquid crystal device, method of manufacturing liquid crystal device and electronic apparatus
CN1303646C (zh) 增强板粘着装置
CN1184508C (zh) 具有软性电路板的液晶显示器
TW565815B (en) Liquid crystal display panel
US7929101B2 (en) Flexible display panel having particular anisotropic conductive film
CN1690780A (zh) 显示装置
CN1268675A (zh) 柔性印刷布线基板、电光学装置、和电子设备
CN1410957A (zh) 显示装置
CN1287285A (zh) 柔性布线基板、电光装置和电子装置
CN1340881A (zh) 显示模块与印刷基板的连接结构和半导体装置、显示模块和电子部件
CN1228836C (zh) 基板端子结构、液晶装置和电子装置
CN1328268A (zh) 液晶装置、其制造方法及电子装置
CN1334478A (zh) 电光装置和电子仪器
CN1338880A (zh) 电光装置及电子设备
CN1447637A (zh) 配线基板的连接结构及显示装置
CN1744375A (zh) 连接用基板、连接结构、连接方法和电子仪器
US12199072B2 (en) Array substrate, method of manufacturing the same, and display device
CN1387633A (zh) 液晶显示装置
CN1235375A (zh) 半导体芯片的安装结构体、液晶装置和电子装置
CN1819171A (zh) 信号传输薄膜、显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160830

Address after: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Patentee after: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Budapest 1163, XVI cilac 24-32A1ep1em122, Hungary

Patentee before: Yin's High Tech Co.,Ltd.

Effective date of registration: 20160830

Address after: Budapest 1163, XVI cilac 24-32A1ep1em122, Hungary

Patentee after: Yin's High Tech Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term

Granted publication date: 20050427

CX01 Expiry of patent term