Nothing Special   »   [go: up one dir, main page]

CN118742945A - 像素电路、显示面板及显示装置 - Google Patents

像素电路、显示面板及显示装置 Download PDF

Info

Publication number
CN118742945A
CN118742945A CN202380008139.8A CN202380008139A CN118742945A CN 118742945 A CN118742945 A CN 118742945A CN 202380008139 A CN202380008139 A CN 202380008139A CN 118742945 A CN118742945 A CN 118742945A
Authority
CN
China
Prior art keywords
sub
circuit
node
transistor
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380008139.8A
Other languages
English (en)
Inventor
袁志东
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN118742945A publication Critical patent/CN118742945A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路、显示面板及显示装置，属于显示技术领域，像素电路包括：复位子电路(101)、数据写入子电路(102)、阈值补偿子电路(103)、亚阈值补偿子电路(103’)、驱动晶体管(DTFT)、第一存储电容(C1)、第一发光控制子电路(104)、第二发光控制子电路(105)和发光器件(D)；亚阈值补偿子电路(103’)被配置为对第四节点的电压进行存储，并利用第四节点的电压，对驱动晶体管(DTFT)的亚阈值进行补偿；第四节点为亚阈值补偿子电路(103’)、驱动晶体管(DTFT)的第二极、数据写入子电路(102)和第二发光控制子电路(105)之间的连接点。可解决现有的阈值补偿时间有限，且容易受到亚阈值电压的影响的问题。

Description

像素电路、显示面板及显示装置 技术领域
本公开属于显示技术领域，具体涉及一种像素电路、显示面板及显示装置。
背景技术
有机电致发光二极管(Organic Light-Emitting Diode，OLED)是一种利用有机固态半导体作为发光材料的发光器件，在电场的作用下，OLED的阳极产生的空穴和阴极产生的电子就会发生移动，分别向空穴传输层和电子传输层注入，迁移到发光层。当二者在发光层相遇时，产生能量激子，从而激发发光分子最终产生可见光。由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广等优点，因而有着广阔的应用前景，有望成为下一代显示主流产品。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供了一种像素电路、显示面板及显示装置。
第一方面，本公开实施例提供了一种像素电路，其中，所述像素电路包括：复位子电路、数据写入子电路、阈值补偿子电路、亚阈值补偿子电路、驱动晶体管、第一存储电容、第一发光控制子电路、第二发光控制子电路和发光器件；
所述复位子电路被配置为响应于第一扫描信号，利用初始化信号对第一节点的电压进行复位；所述第一节点为复位子电路、所述发光器件的第一电极、所述第一存储电容的一端和所述驱动晶体管的第二极之间的连接点；
所述数据写入子电路被配置为响应于第二扫描信号，将数据信号写入第二节点；所述第二节点为所述驱动晶体管的控制极、所述阈值补偿子电路和所述第一存储电容的另一端之间的连接点；
所述阈值补偿子电路被配置为响应于第一扫描信号，将阈值补偿电压写入第三节点，以对所述驱动晶体管的阈值进行补偿；所述第三节点为所述阈值补偿子电路、所述驱动晶体管的第一极和所述第一发光控制子电路之间的连接点；
所述亚阈值补偿子电路被配置为对第四节点的电压进行存储，并利用所述第四节点的电压，对所述驱动晶体管的亚阈值进行补偿；所述第四节点为所述亚阈值补偿子电路、所述驱动晶体管的第二极、所述数据写入子电路和所述第二发光控制子电路之间的连接点；
所述第一发光控制子电路被配置为响应于第一发光控制信号，将第一电源电压写入所述驱动晶体管的第一极，以使所述驱动晶体管产生驱动电流；
所述第二发光控制子电路被配置为响应于第二发光控制信号，将所述驱动电流传输给所述发光器件，使得所述发光器件进行发光。
在一些实施例中，所述亚阈值补偿子电路包括：第二存储电容；
所述第二存储电容的一端连接所述第四节点，另一端连接所述第二节点。
在一些实施例中，所述亚阈值补偿子电路包括：第二存储电容；
所述第二存储电容的一端连接所述第四节点，另一端连接第二发光控制信号线。
在一些实施例中，所述亚阈值补偿子电路包括：第二存储电容；
所述第二存储电容的一端连接所述第四节点，另一端连接第一电源电压端或初始化信号端。
在一些实施例中，所述第二存储电容的电容值小于所述第一存储电容的 电容值。
在一些实施例中，所述第二存储电容的电容值为所述第一存储电容的电容值的1/5至1/10。
在一些实施例中，所述复位子电路包括：第一晶体管；
所述第一晶体管的控制极连接第一扫描信号线，第一极连接初始化信号端，第二极连接所述第一节点。
在一些实施例中，所述数据写入子电路包括：第二晶体管；
所述第二晶体管的控制极连接第二扫描信号线，第一极连接数据信号线，第二极连接所述第四节点。
在一些实施例中，所述阈值补偿子电路包括：第三晶体管；
所述第三晶体管的控制极连接第一扫描信号线，第一极连接所述第二节点，第二极连接所述第三节点。
在一些实施例中，所述第一发光控制子电路包括：第四晶体管；
所述第四晶体管的控制极连接所述第一发光控制信号线，第一极连接第一电源电压端，第二极连接所述第三节点。
在一些实施例中，所述第二发光控制子电路包括：第五晶体管；
所述第五晶体管的控制极连接所述第二发光控制信号线，第一极连接所述第四节点，第二极连接所述第一节点。
在一些实施例中，所述第二扫描信号的工作电平维持时间大于所述第一扫描信号线的工作电平维持时间。
在一些实施例中，所述第二扫描信号的下降沿与所述第二发光控制信号的上升沿相错开。
第二方面，本公开实施例提供了一种显示面板，其中，所述显示面板包括多个如上述提供的像素电路。
在一些实施例中，多个所述像素电路呈阵列排布；第n行所述像素电路 中，各个所述第一发光控制子电路均连接第n条第一发光控制信号线，各个所述第二发光控制子电路均连接第n条第二发光控制信号线；n为大于1的整数。
在一些实施例中，第n-1行所述第一发光控制信号线复用为第n行所述第二发光控制信号线。
第三方面，本公开实施例提供了一种显示装置，其中，所述显示装置包括如上述提供的显示面板。
附图说明
图1为一种示例性的像素电路的结构示意图。
图2为图1所示的像素电路的时序图。
图3为本公开实施例提供的一种像素电路的结构示意图。
图4为图3所示的像素电路的时序图。
图5为本公开实施例提供的另一种像素电路的结构示意图。
图6为图5所示的像素电路的时序图。
图7为本公开实施例提供的又一种像素电路的结构示意图。
图8为本公开实施例提供的一种显示面板的结构示意图。
图9为图8所示的显示面板中的像素电路的一种时序图。
图10为本公开实施例提供的另一种显示面板的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分 不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在此需要说明的是，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，为了清楚起见，本公开的实施例以晶体管为P型晶体管(例如，P型MOS晶体管)为例详细阐述了本公开的技术方案。然而本公开的实施例的晶体管不限于P型晶体管，本领域技术人员还可以根据实际需要利用N型晶体管(例如，N型MOS晶体管)实现本公开的实施例中的一个或多个晶体管的功能。
本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。对于每个晶体管其均包括第一极、第二极和控制极；其中，控制极作为晶体管的栅极，第一极和第二极中的一者作为晶体管的源极，另一者作为晶体管的漏极；而晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中第一极为源极，第二极为漏极，所以本公开的实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。
应当理解的是，由于本公开实施例中采用的晶体管为P型晶体管，因此工作电平信号则对应低电平信号，非工作电平信号则对应高电平信号。
另外，本公开实施例中的发光器件可以是发光二极管，进一步地，可以 为电流型发光二极管，如有机电致发光发光二极管(Organic Light-Emitting Diode，OLED)、微型发光二极管(Micro Light Emitting Diode，Micro LED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)，当然，在发明实施例中的发光器件还可以是有机电致发光二极管(Organic Light Emitting Diode，OLED)。发光器件的第一电极和第二电极中的一者为阳极，另一者为阴极；在本发明实施例中以发光器件的第一电极为阳极，第二电极为阴极为例进行说明。
图1为一种示例性的像素电路的结构示意图，如图1所示，该像素电路包括：复位子电路101、数据写入子电路102、阈值补偿子电路103、驱动晶体管DTFT、第一存储电容C1、第一发光控制子电路104、第二发光控制子电路105、发光器件D。
其中，复位子电路101被配置为响应于第一扫描信号，利用初始化信号对第一节点N1的电压进行复位；第一节点N1为复位子电路101、发光器件D的阳极、第一存储电容C1的一端和驱动晶体管DTFT的漏极之间的连接点。数据写入子电路102被配置为响应于第二扫描信号，将数据信号写入第二节点N2；第二节点N2为驱动晶体管DTFT的栅极、阈值补偿子电路103和第一存储电容C1的另一端之间的连接点。阈值补偿子电路103被配置为响应于第一扫描信号，将阈值补偿电压写入第三节点N3，以对驱动晶体管DTFT的阈值进行补偿；第三节点N3为阈值补偿子电路103、驱动晶体管DTFT的源极和第一发光控制子电路104之间的连接点。第一发光控制子104电路被配置为响应于第一发光控制信号，将第一电源电压写入驱动晶体管DTFT的源极，以使驱动晶体管DTFT产生驱动电流，并将驱动电流传输至第四节点N4；第四节点N4为驱动晶体管DTFT的漏极、数据写入电路102和第二发光控制子电路105之间的连接点。第二发光控制子电路105被配置为响应于第二发光控制信号，将驱动电流传输给发光器件D，使得发光器件 D进行发光。
具体地，可以继续参考图1，其中，复位子电路101包括：第一晶体管T1；第一晶体管T1的栅极连接第一扫描信号线Gate1，源极连接初始化信号端Init，漏极连接第一节点N1。数据写入子电路102包括：第二晶体管T2；第二晶体管T2的栅极连接第二扫描信号线Gate2，源极连接数据信号线Data，漏极连接第四节点N4。阈值补偿子电路103包括：第三晶体管T3；第三晶体管T3的栅极连接第一扫描信号线Gate1，源极连接第二节点N2，漏极连接第三节点N3。第一发光控制子电路104包括：第四晶体管T4；第四晶体管T4的栅极连接第一发光控制信号线EM1，源极连接第一电源电压端VDD，漏极连接第三节点N3。第二发光控制子电路105包括：第五晶体管T5；第五晶体管T5的栅极连接第二发光控制信号线EM2，源极连接第四节点N4，漏极连接第一节点N1。发光器件D的阳极连接第一节点N1，阴极连接第二电源电压端VSS。第一存储电容C1的一端连接第一节点N1，另一端连接第二节点N2。
例如，第一电源电压端VDD和第二电源电压端VSS之一连接高电压端，另一个连接低电压端。例如，第一电源电压端VDD为高电压源以输出恒定的第一电压，第一电压为正电压；而第二电源电压端VSS可以为低电压源以输出恒定的第二电压，第二电压为负电压等。在一些示例中，第二电源电压端VSS可以接地。
图2为图1所示的像素电路的时序图，下面将结合图2对图1所示的像素电路的工作原理进行进一步描述。如图2所示，整个像素电路的驱动过程可以分为三个阶段，第一阶段t1为复位阶段，第二阶段t2为数据写入阶段及阈值补偿阶段，第三阶段t3为发光阶段。
继续参考图2，在第一阶段t1，第一扫描信号为高电平信号，第一晶体管T1和第三晶体管T3开启，第二扫描信号为低电平信号，第二晶体管T2 关闭，第二节点N2和第三节点N3连接在一起，由于第一发光控制信号为高电平信号，第四晶体管T4开启，第二节点N2和第三节点N3被提升至第一电源电压。此时，第二发光控制信号为低电平信号，第五晶体管T5关闭，第一节点N1和第四节点N4之间断开，第一节点N1被复位至初始化信号。一般地，初始化信号的电压可以为0V。
在第二阶段t2，第二扫描信号为高电平信号，第二晶体管T2开启，第四节点N4写入数据信号。第一扫描信号持续为高电平信号，第一节点N1被复位为0V。第一发光控制信号和第二发光控制信号均为低电平信号，第二节点N2即驱动晶体管DTFT的栅极被写入数据信号。第二节点N2和第三节点N3向第四节点N4放电。
在第三阶段t3，第一发光控制信号和第二发光控制信号均为高电平信号，第四晶体管T4和第五晶体管T均开启，第四节点N4向第一节点N1放电，即使得发光器件D的阳极的电压抬升。由于发光器件D的阴极连接的第二电源电压端VSS为低电平信号，发光器件D的阳极向阴极放电，使得驱动电流经过发光器件D，以驱动发光器件D进行发光。
在像素电路的驱动过程中，需要四条栅极信号线来进行驱动，同时驱动晶体管DTFT的阈值补偿时间与数据写入阶段t2的时间一致，由于第二扫描信号的高电平信号维持时间比较短暂，阈值补偿时间受到第二扫描信号的工作电平信号维持时间的限制，不利于阈值电压Vth重复补偿，尤其在高刷新率高分辨率的显示产品中，驱动晶体管DTFT的阈值补偿时间较短，不能满足显示要求，使得第三节点N3和第二节点N2最终的电压接近Vdata+Vth，但是并不等于Vdata+Vth，影响显示效果。
为了至少解决上述的技术问题之一，本公开实施例提供了一种像素电路、显示面板及显示装置，下面结合附图及具体实施方式，对本公开实施例提供的像素电路、显示面板及显示装置进行进一步详细描述。
第一方面，本公开实施例提供了一种像素电路，图3为本公开实施例提供的一种像素电路的结构示意图，如图3所示，像素电路包括：复位子电路101、数据写入子电路102、阈值补偿子电路103、亚阈值补偿子电路103’、驱动晶体管DTFT、第一存储电容C1、第一发光控制子电路104、第二发光控制子电路105和发光器件D。
复位子电路101被配置为响应于第一扫描信号，利用初始化信号对第一节点N1的电压进行复位；第一节点N1为复位子电路101、发光器件D的阳极、第一存储电容C1的一端和驱动晶体管DTFT的漏极之间的连接点。数据写入子电路102被配置为响应于第二扫描信号，将数据信号写入第二节点N2；第二节点N2为驱动晶体管DTFT的栅极、阈值补偿子电路102和第一存储电容C1的另一端之间的连接点。阈值补偿子电路103被配置为响应于第一扫描信号，将阈值补偿电压写入第三节点N3，以对驱动晶体管DTFT的阈值进行补偿；第三节点N3为阈值补偿子电路103、驱动晶体管DTFT的源极和第一发光控制子电路104之间的连接点。亚阈值补偿子电路103’被配置为对第四节点N4的电压进行存储，并利用第四节点N4的电压，对驱动晶体管DTFT的亚阈值进行补偿；第四节点DTFT为亚阈值补偿子电路103’、驱动晶体管DTFT的漏极、数据写入子电路102和第二发光控制子电路105之间的连接点。第一发光控制子电路104被配置为响应于第一发光控制信号，将第一电源电压写入驱动晶体管DTFT的源极，以使驱动晶体管DTFT产生驱动电流。第二发光控制子电路105被配置为响应于第二发光控制信号，将驱动电流传输给发光器件D，使得发光器件D进行发光。
本公开实施例提供的像素电路中，亚阈值补偿子电路103’可以对第四节点N4的电压进行存储，并利用第四节点N4的电压，对驱动晶体管DTFT的亚阈值进行补偿，补偿时间可以不受到第二扫描信号的限制，这样可以延长对驱动晶体管DTFT的阈值补偿时间，提升阈值补偿效果，从而满足高刷 新率高分辨率显示产品的阈值补偿要求，进而提高显示效果。同时，亚阈值补偿子电路103’可以对驱动晶体管DTFT的亚阈值进行补偿，使得第三节点N3和第二节点N2最终的电压等于Vdata+Vth，避免阈值电压及亚阈值电压对驱动电流的影响，从而进一步提高显示效果。
在一些实施例中，如图3所示，亚阈值补偿子电路103’包括：第二存储电容C2；第二存储电容C2的一端连接第四节点N4，另一端连接第二节点N2。
第一扫描信号为高电平，第二扫描信号为低电平时，由于第二存储电容C2的存在，第四节点N4的电位可以短暂保持为数据信号Vdata，第二节点N2和第三节点N3的电位由于第一存储电容C1的存在，可以保持在上一阶段的电压。由于第一扫描信号仍为高电平信号，驱动晶体管DTFT的栅源电压Vgs接近于阈值电压Vth，但是不等于阈值电压Vth，因此此时驱动晶体管DTFT的亚阈值电流存在。亚阈值电流可以使得第二节点N2和第三节点N3的电压继续接近Vdata+Vth，最终可以达到Vdata+Vth-△Vss。此处的△Vss值主要受到数据写入子电路102中的晶体管的亚阈值电流的影响，由数据写入子电路102中的晶体管的亚阈值摆幅△SS决定(△Vss一般为mV级别)。最终第一存储电容C1两端的电压差为Vdata+Vth-△Vss-Vinit。由于第四节点N4的电压与第二节点N2电压存在耦合效应，因此在亚阈值补偿期间，属于缓慢抬升，不影响补偿精度。补偿时间可以不受到第二扫描信号的限制，这样可以延长对驱动晶体管DTFT的阈值补偿时间，提升阈值补偿效果，从而满足高刷新率高分辨率显示产品的阈值补偿要求，进而提高显示效果。同时，避免阈值电压及亚阈值电压对驱动电流的影响，从而进一步提高显示效果。
具体地，可以继续参考图3，其中，复位子电路101包括：第一晶体管T1；第一晶体管T1的栅极连接第一扫描信号线Gate1，源极连接初始化信号 端Init，漏极连接第一节点N1。数据写入子电路102包括：第二晶体管T2；第二晶体管T2的栅极连接第二扫描信号线Gate2，源极连接数据信号线Data，漏极连接第四节点N4。阈值补偿子电路103包括：第三晶体管T3；第三晶体管T3的栅极连接第一扫描信号线Gate1，源极连接第二节点N2，漏极连接第三节点N3。第一发光控制子电路104包括：第四晶体管T4；第四晶体管T4的栅极连接第一发光控制信号线EM1，源极连接第一电源电压端VDD，漏极连接第三节点N3。第二发光控制子电路105包括：第五晶体管T5；第五晶体管T5的栅极连接第二发光控制信号线EM2，源极连接第四节点N4，漏极连接第一节点N1。发光器件D的阳极连接第一节点N1，阴极连接第二电源电压端VSS。第一存储电容C1的一端连接第一节点N1，另一端连接第二节点N2。
图4为图3所示的像素电路的时序图，下面将结合图4对图3所示的像素电路的工作原理进行进一步描述。如图4所示，整个像素电路的驱动过程可以分为四个阶段，第一阶段t1为复位阶段，第二阶段t2为数据写入阶段及阈值补偿阶段，第三阶段t3为亚阈值补偿阶段，第四阶段t4为发光阶段。
继续参考图4，在第一阶段t1，第一扫描信号为高电平信号，第一晶体管T1和第三晶体管T3开启，第二扫描信号为低电平信号，第二晶体管T2关闭，第二节点N2和第三节点N3连接在一起，由于第一发光控制信号为高电平信号，第四晶体管T4开启，第二节点N2和第三节点N3被提升至第一电源电压。此时，第二发光控制信号为低电平信号，第五晶体管T5关闭，第一节点N1和第四节点N4之间断开，第一节点N1被复位至初始化信号。一般地，初始化信号的电压可以为0V。
在第二阶段t2，第二扫描信号为高电平信号，第二晶体管T2开启，第四节点N4写入数据信号。第一扫描信号持续为高电平信号，第一节点N1被复位为0V。第一发光控制信号和第二发光控制信号均为低电平信号，第 二节点N2即驱动晶体管DTFT的栅极被写入数据信号。第二节点N2和第三节点N3向第四节点N4放电。
在第三阶段t3，第一扫描信号为高电平，第二扫描信号为低电平时，由于第二存储电容C2的存在，第四节点N4的电位可以短暂保持为数据信号Vdata，第二节点N2和第三节点N3的电位由于第一存储电容C1的存在，可以保持在上一阶段的电压。由于第一扫描信号仍为高电平信号，驱动晶体管DTFT的栅源电压Vgs接近于阈值电压Vth，但是不等于阈值电压Vth，因此此时驱动晶体管DTFT的亚阈值电流存在。亚阈值电流可以使得第二节点N2和第三节点N3的电压继续接近Vdata+Vth，最终可以达到Vdata+Vth-△Vss。此处的△Vss值主要受到数据写入子电路102中的晶体管的亚阈值电流的影响，由数据写入子电路102中的晶体管的亚阈值摆幅△SS决定(△Vss一般为mV级别)。最终第一存储电容C1两端的电压差为Vdata+Vth-△Vss-Vinit。由于第四节点N4的电压与第二节点N2电压存在耦合效应，因此在亚阈值补偿期间，属于缓慢抬升，不影响补偿精度。
在第四阶段t4，第一发光控制信号和第二发光控制信号均为高电平信号，第四晶体管T4和第五晶体管T均开启，第四节点N4向第一节点N1放电，即使得发光器件D的阳极的电压抬升。由于发光器件D的阴极连接的第二电源电压端VSS为低电平信号，发光器件D的阳极向阴极放电，使得驱动电流经过发光器件D，以驱动发光器件D进行发光。
在一些实施例中，第二存储电容C2的电容值小于第一存储电容C1的电容值。例如，第二存储电容C2的电容值为第一存储电容C1的电容值的1/5至1/10。
在第四阶段t4，大部分时间由驱动晶体管DTFT的亚阈值电流进行补偿，第二存储电容C2的电容值并不需要很大，一般在20f左右，根据像素密度的大小还可以进行调整，通常可以将第二存储电容C2的电容值设置为为第 一存储电容C1的电容值的1/5至1/10。
图5为本公开实施例提供的另一种像素电路的结构示意图，图5所示的像素电路与图3所示的像素电路的不同之处在于，亚阈值补偿子电路103’包括：第二存储电容C2；第二存储电容C2的一端连接第四节点N4，另一端连接第二发光控制信号线EM2。
图6为图5所示的像素电路的时序图，其中，像素电路的驱动过程中，第一阶段t1、第二阶段t2和第四阶段t4均与上述图3中的像素电路的驱动方式相同，在此不再进行详述。
如图6所述，在第三阶段t3，第一扫描信号为高电平，第二扫描信号为低电平时，由于第二存储电容C2的存在，第四节点N4的电位可以短暂保持为数据信号Vdata，第二节点N2和第三节点N3的电位由于第一存储电容C1的存在，可以保持在上一阶段的电压。由于第一扫描信号仍为高电平信号，驱动晶体管DTFT的栅源电压Vgs接近于阈值电压Vth，但是不等于阈值电压Vth，因此此时驱动晶体管DTFT的亚阈值电流存在。由于第二存储电容C2的一端连接第四节点N4，另一端连接第二发光控制信号线EM2，亚阈值电流可以使得第三节点N3的电压继续接近Vdata+Vth，最终可以达到Vdata+Vth-△Vss。此处的△Vss值主要受到数据写入子电路102中的晶体管的亚阈值电流的影响，由数据写入子电路102中的晶体管的亚阈值摆幅△SS决定(△Vss一般为mV级别)。最终第一存储电容C1两端的电压差为Vdata+Vth-△Vss-Vinit。由于第四节点N4的电压与第二发光控制信号线EM2的电压(此时，第二发光控制信号线EM2的电压持续为低电平信号)存在耦合效应，因此在亚阈值补偿期间，属于缓慢抬升，不影响补偿精度。
在一些实施例中，第二扫描信号的下降沿与第二发光控制信号的上升沿相错开。
需要说明的是，第二扫描信号下降沿的起始时间要早于第二发光控制信 号的上升沿的起始时间，这样，第二扫描信号的下降沿与第二发光控制信号的上升沿相错开，使得第二发光控制信号在第三阶段t3可以保持较长时间的低电平信号，以便于与第四节点N4的电压发生耦合，避免第二发光控制信号在下降过程中对第四节点N4的电压造成影响。
图7为本公开实施例提供的又一种像素电路的结构示意图，图7所示的像素电路与图3所示的像素电路的不同之处在于，亚阈值补偿子电路103’包括：第二存储电容C2；第二存储电容C2的一端连接第四节点N4，另一端连接第一电源电压端VDD或初始化信号端Init。
图7所示的像素电路的时序图可以参照图4或图6所示的时序图，如图4或图6所示，像素电路的驱动过程中，第一阶段t1、第二阶段t2和第四阶段t4均与上述图3中的像素电路的驱动方式相同，在此不再进行详述。在第三阶段t3，第一扫描信号为高电平，第二扫描信号为低电平时，由于第二存储电容C2的存在，第四节点N4的电位可以短暂保持为数据信号Vdata，第二节点N2和第三节点N3的电位由于第一存储电容C1的存在，可以保持在上一阶段的电压。由于第一扫描信号仍为高电平信号，驱动晶体管DTFT的栅源电压Vgs接近于阈值电压Vth，但是不等于阈值电压Vth，因此此时驱动晶体管DTFT的亚阈值电流存在。由于第二存储电容C2的一端连接第四节点N4，另一端连接第二发光控制信号线EM2，亚阈值电流可以使得第三节点N3的电压继续接近Vdata+Vth，最终可以达到Vdata+Vth-△Vss。此处的△Vss值主要受到数据写入子电路102中的晶体管的亚阈值电流的影响，由数据写入子电路102中的晶体管的亚阈值摆幅△SS决定(△Vss一般为mV级别)。最终第一存储电容C1两端的电压差为Vdata+Vth-△Vss-Vinit。第四节点N4的电压由于与第一电源电压端VDD或初始化信号端Init的电压存在耦合效应，因此在亚阈值补偿期间，属于缓慢抬升，不影响补偿精度。
在一些实施例中，第二扫描信号的工作电平维持时间大于第一扫描信号 线的工作电平维持时间。
第二扫描信号的工作电平维持时间大于第一扫描信号线的工作电平维持时间，补偿时间可以不受到第二扫描信号的限制，这样可以延长对驱动晶体管DTFT的阈值补偿时间，提升阈值补偿效果，从而满足高刷新率高分辨率显示产品的阈值补偿要求，进而提高显示效果。
第二方面，本公开实施例提供了一种显示面板，该显示面板包括如上述任一实施例提供的像素电路。
图8为本公开实施例提供的一种显示面板的结构示意图，如图8所示，多个像素电路呈阵列排布；第n行像素电路中，各个第一发光控制子电路104均连接第n条第一发光控制信号线EM1，各个第二发光控制子电路105均连接第n条第二发光控制信号线EM2；n为大于1的整数。
在本公开实施例中，每行像素电路由两条发光控制信号线控制，即第一发光控制信号线EM1和第二发光控制信号线EM2，以显示面板中的像素电路为图1所示的像素电路为例，第一发光控制信号和第二发光控制信号分别由不同的栅极驱动电路(GOA)提供，二者互不影响。该像素电路的时序图可以如图9所示，其驱动过程可以参考上述对图1所示的像素电路的描述。不同之处在于，由于第一发光控制信号和第二发光控制信号互不影响，可以将第一发光控制信号设置为具有一定周期的脉冲信号，这样可以对发光器件D的亮度进行脉冲宽度调制(Pulse Width Modulation，PWM)，使得各个像素电路中的发光器件D的亮度更加均匀。
图10为本公开实施例提供的另一种显示面板的结构示意图，如图10所示，第n-1行第一发光控制信号线EM1复用为第n行第二发光控制信号线EM2。
在本公开实施例中，每行像素电路由一条发光控制信号控制，即EM(1)、EM(2)…EM(n-1)、EM(n)，其中，上一行第一发光控制信号线EM1 复用为本行第二发光控制信号线EM2，这样可以减少发光控制信号线的数量，简化电路结构，节约设计成本。
第三方面，本公开实施例提供了一种显示装置，该显示装置包括如上述任一实施例提供的显示面板，该显示装置可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，其实现原理及有益效果与上述的显示面板以及像素电路的实现原理及有益效果相同，在此不在赘述。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (17)

  1. 一种像素电路，其中，所述像素电路包括：复位子电路、数据写入子电路、阈值补偿子电路、亚阈值补偿子电路、驱动晶体管、第一存储电容、第一发光控制子电路、第二发光控制子电路和发光器件；
    所述复位子电路被配置为响应于第一扫描信号，利用初始化信号对第一节点的电压进行复位；所述第一节点为复位子电路、所述发光器件的第一电极、所述第一存储电容的一端和所述驱动晶体管的第二极之间的连接点；
    所述数据写入子电路被配置为响应于第二扫描信号，将数据信号写入第二节点；所述第二节点为所述驱动晶体管的控制极、所述阈值补偿子电路和所述第一存储电容的另一端之间的连接点；
    所述阈值补偿子电路被配置为响应于第一扫描信号，将阈值补偿电压写入第三节点，以对所述驱动晶体管的阈值进行补偿；所述第三节点为所述阈值补偿子电路、所述驱动晶体管的第一极和所述第一发光控制子电路之间的连接点；
    所述亚阈值补偿子电路被配置为对第四节点的电压进行存储，并利用所述第四节点的电压，对所述驱动晶体管的亚阈值进行补偿；所述第四节点为所述亚阈值补偿子电路、所述驱动晶体管的第二极、所述数据写入子电路和所述第二发光控制子电路之间的连接点；
    所述第一发光控制子电路被配置为响应于第一发光控制信号，将第一电源电压写入所述驱动晶体管的第一极，以使所述驱动晶体管产生驱动电流；
    所述第二发光控制子电路被配置为响应于第二发光控制信号，将所述驱动电流传输给所述发光器件，使得所述发光器件进行发光。
  2. 根据权利要求1所述的像素电路，其中，所述亚阈值补偿子电路包括：第二存储电容；
    所述第二存储电容的一端连接所述第四节点，另一端连接所述第二节点。
  3. 根据权利要求1所述的像素电路，其中，所述亚阈值补偿子电路包括：第二存储电容；
    所述第二存储电容的一端连接所述第四节点，另一端连接第二发光控制信号线。
  4. 根据权利要求1所述的像素电路，其中，所述亚阈值补偿子电路包括：第二存储电容；
    所述第二存储电容的一端连接所述第四节点，另一端连接第一电源电压端或初始化信号端。
  5. 根据权利要求2至4任一项所述的像素电路，其中，所述第二存储电容的电容值小于所述第一存储电容的电容值。
  6. 根据权利要求5所述的像素电路，其中，所述第二存储电容的电容值为所述第一存储电容的电容值的1/5至1/10。
  7. 根据权利要求1所述的像素电路，其中，所述复位子电路包括：第一晶体管；
    所述第一晶体管的控制极连接第一扫描信号线，第一极连接初始化信号端，第二极连接所述第一节点。
  8. 根据权利要求1所述的像素电路，其中，所述数据写入子电路包括：第二晶体管；
    所述第二晶体管的控制极连接第二扫描信号线，第一极连接数据信号线，第二极连接所述第四节点。
  9. 根据权利要求1所述的像素电路，其中，所述阈值补偿子电路包括：第三晶体管；
    所述第三晶体管的控制极连接第一扫描信号线，第一极连接所述第二节点，第二极连接所述第三节点。
  10. 根据权利要求1所述的像素电路，其中，所述第一发光控制子电路包括：第四晶体管；
    所述第四晶体管的控制极连接所述第一发光控制信号线，第一极连接第一电源电压端，第二极连接所述第三节点。
  11. 根据权利要求1所述的像素电路，其中，所述第二发光控制子电路包括：第五晶体管；
    所述第五晶体管的控制极连接所述第二发光控制信号线，第一极连接所述第四节点，第二极连接所述第一节点。
  12. 根据权利要求1所述的像素电路，其中，所述第二扫描信号的工作电平维持时间大于所述第一扫描信号线的工作电平维持时间。
  13. 根据权利要求1所述的像素电路，其中，所述第二扫描信号的下降沿与所述第二发光控制信号的上升沿相错开。
  14. 一种显示面板，其中，所述显示面板包括多个如权利要求1至13任一项所述的像素电路。
  15. 根据权利要求14所述的显示面板，其中，多个所述像素电路呈阵列排布；第n行所述像素电路中，各个所述第一发光控制子电路均连接第n条第一发光控制信号线，各个所述第二发光控制子电路均连接第n条第二发光控制信号线；n为大于1的整数。
  16. 根据权利要求15所述的显示面板，其中，第n-1行所述第一发光控制信号线复用为第n行所述第二发光控制信号线。
  17. 一种显示装置，其中，所述显示装置包括如权利要求14至16任一项所述的显示面板。
CN202380008139.8A 2023-01-19 2023-01-19 像素电路、显示面板及显示装置 Pending CN118742945A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2023/073076 WO2024152286A1 (zh) 2023-01-19 2023-01-19 像素电路、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN118742945A true CN118742945A (zh) 2024-10-01

Family

ID=91955073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380008139.8A Pending CN118742945A (zh) 2023-01-19 2023-01-19 像素电路、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN118742945A (zh)
WO (1) WO2024152286A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413520B (zh) * 2013-07-30 2015-09-02 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
US11011113B1 (en) * 2020-03-26 2021-05-18 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with global compensation
CN113053303B (zh) * 2020-06-10 2022-10-04 友达光电股份有限公司 像素补偿电路
CN212624745U (zh) * 2020-07-24 2021-02-26 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN113851082B (zh) * 2021-08-05 2022-07-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN113674690B (zh) * 2021-08-25 2023-04-07 合肥维信诺科技有限公司 像素驱动电路、显示面板、显示装置以及驱动方法
CN113744683B (zh) * 2021-09-03 2023-06-27 北京京东方技术开发有限公司 像素电路、驱动方法和显示装置
CN114120910A (zh) * 2021-12-13 2022-03-01 深圳市华星光电半导体显示技术有限公司 像素补偿驱动电路及显示面板
CN115223499A (zh) * 2022-07-29 2022-10-21 合肥京东方卓印科技有限公司 像素电路、显示面板、显示装置以及驱动方法
CN115376464A (zh) * 2022-08-24 2022-11-22 合肥京东方卓印科技有限公司 像素驱动电路及其驱动方法、显示基板及显示装置

Also Published As

Publication number Publication date
WO2024152286A1 (zh) 2024-07-25

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN109887466B (zh) 像素驱动电路及方法、显示面板
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
CN104715723B (zh) 显示装置及其像素电路和驱动方法
US20190180686A1 (en) Oled pixel circuit, driving method for the oled pixel circuit and display device
CN105405395B (zh) 一种像素结构、其驱动方法及相关显示装置
US11527203B2 (en) Pixel circuit, driving method and display device
CN114586091B (zh) 像素驱动电路及显示面板
CN104680980A (zh) 像素驱动电路及其驱动方法、显示装置
US10424249B2 (en) Pixel driving circuit and driving method thereof, array substrate, and display device
CN113851083A (zh) 像素驱动电路及显示面板
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN113990259B (zh) 像素驱动电路及显示面板
CN110738964A (zh) 像素电路及显示装置
WO2020177258A1 (zh) 像素驱动电路及显示面板
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN113674695A (zh) 像素电路、显示面板及显示装置
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
WO2020252913A1 (zh) 像素驱动电路及显示面板
CN216623724U (zh) 像素电路和显示面板
CN114155813B (zh) 像素电路、像素电路的驱动方法和显示面板
CN111785213B (zh) 像素驱动电路及方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication