Nothing Special   »   [go: up one dir, main page]

CN118283950A - 一种无芯基板的制造方法 - Google Patents

一种无芯基板的制造方法 Download PDF

Info

Publication number
CN118283950A
CN118283950A CN202311065360.5A CN202311065360A CN118283950A CN 118283950 A CN118283950 A CN 118283950A CN 202311065360 A CN202311065360 A CN 202311065360A CN 118283950 A CN118283950 A CN 118283950A
Authority
CN
China
Prior art keywords
copper foil
layer
core
prepreg
layer copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311065360.5A
Other languages
English (en)
Inventor
冯金良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Shenzhen Co ltd
Liding Semiconductor Technology Qinhuangdao Co ltd
Original Assignee
Liding Semiconductor Technology Shenzhen Co ltd
Liding Semiconductor Technology Qinhuangdao Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liding Semiconductor Technology Shenzhen Co ltd, Liding Semiconductor Technology Qinhuangdao Co ltd filed Critical Liding Semiconductor Technology Shenzhen Co ltd
Priority to CN202311065360.5A priority Critical patent/CN118283950A/zh
Publication of CN118283950A publication Critical patent/CN118283950A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请实施例涉及一种无芯基板的制造方法,其包括提供第一分离芯板、第一半固化片、线路层的叠层,所述第一分离芯板包括第一芯层以及依次层叠于所述第一芯层上的第一内层铜箔和第一外层铜箔,所述线路层通过所述第一半固化片结合于所述第一外层铜箔上;于所述线路层上压合第二半固化片及第二分离芯板,所述第二分离芯板包括第二芯层以及依次层叠于所述第二芯层上的第二内层铜箔和第二外层铜箔,所述第二外层铜箔通过所述第二半固化片结合于所述第二外层铜箔上;第一次分板,使所述第一内层铜箔和所述第一外层铜箔分离;以及第二次分板,使所述第二内层铜箔和所述第二外层铜箔分离,得到无芯基板。

Description

一种无芯基板的制造方法
技术领域
本申请涉及电路板技术领域,具体而言,涉及一种无芯基板的制造方法。
背景技术
现有的无芯(coreless)基板的制造方法,获得的无芯基板存在弯翘(warpage)的问题,而无芯基板弯翘会造成后续制程无法生产或造成无芯基板折损报废。
发明内容
本申请实施例提供一种无芯基板的制造方法,所述无芯基板的制造方法包括:
提供第一分离芯板、第一半固化片、线路层的叠层,所述第一分离芯板包括第一芯层以及依次层叠于所述第一芯层上的第一内层铜箔和第一外层铜箔,所述线路层通过所述第一半固化片结合于所述第一外层铜箔上;
于所述线路层上压合第二半固化片及第二分离芯板,所述第二分离芯板包括第二芯层以及依次层叠于所述第二芯层上的第二内层铜箔和第二外层铜箔,所述第二外层铜箔通过所述第二半固化片结合于所述第二外层铜箔上;
第一次分板,使所述第一内层铜箔和所述第一外层铜箔分离;以及
第二次分板,使所述第二内层铜箔和所述第二外层铜箔分离,得到无芯基板;所述无芯基板包括依次层叠的所述第二外层铜箔、所述第二半固化片、所述线路层、所述第一半固化片及所述第一外层铜箔。
本申请实施例的无芯基板的制造方法中,第一分离芯板的第一外层铜箔以及第二分离芯板的第二外层铜箔均留在后续得到的无芯基板中,用做无芯基板的铜箔层。其中,该无芯基板的制造方法包括两次分板制程,第一次分板制程使第一分离芯板的第一内层铜箔与留在后续得到的无芯基板中的第一外层铜箔分离;第二次分板制程使第二分离芯板的第二内层铜箔与留在后续得到的无芯基板中的第二外层铜箔分离。具体地,通过压合第二分离芯板,可对第二半固化片的收缩力进行抑制,达到固定第一半固化片和第二半固化片,并均衡第一半固化片和第二半固化片的收缩力的目的,进而使分板后得到的无芯基板能够保持平坦。如此,该无芯基板的制造方法,利于消除无芯基板收缩力不均的现象,进而利于避免分板时外力造成的无芯基板的弯翘问题以及避免后制程因无芯基板弯翘无法生产或造成无芯基板折损报废的问题,得以保证无芯基板的平整度及良率。
附图说明
图1为相关技术的无芯基板的制造方法的结构示意图。
图2为图1中获得的无芯基板发生翘曲的原因分析示意图。
图3为本申请一实施例的无芯基板的制造方法的流程图。
图4为图3中步骤S1的结构示意图。
图5为图3中步骤S2的结构示意图。
图6为图3中步骤S3的结构示意图。
图7为图3中步骤S4的结构示意图。
主要元件符号说明:
第一分离芯板 10
第一芯层 11
第一表面 111
第二表面 112
第一内层铜箔 12
第一外层铜箔 13
第一半固化片 20
导电层 300
线路层 30、30’
第二半固化片 40
第二分离芯板 50
第二芯层 51
第三表面 513
第四表面 514
第二内层铜箔 52
第二外层铜箔 53
无芯基板 100、100’
分离芯板 10’
芯层 11’
内层铜箔 12’
外层铜箔 13’
内半固化片 20’
外半固化片 40’
压合用铜箔层 50’
收缩力 F1、F2
抑制力 F3
弯翘方向 D1、D2
分板位置 P1、P2
水平中心线 C
步骤 S1、S2、S3、S4
具体实施方式
图1为相关技术的无芯基板的制造方法的结构示意图。如图1(a)图所示,分离芯板10’包括芯层11’、分别位于芯层11’的相对两侧的两个内层铜箔12’以及分别位于芯层11’的相对两侧的两个外层铜箔13’。每个外层铜箔13’与对应的一个内层铜箔12’的远离芯层11’的表面贴合。在每个外层铜箔13’的远离芯层11’的表面还设有内半固化片20’以及线路层30’。
如图1(b)图所示,经压合制程,在分离芯板10’的相对两侧,一个外半固化片40’和一个压合用铜箔层50’被压合至一个对应的线路层30’的远离内半固化片20’的一侧。
如图1(c)图所示,经分板制程,在芯层11’的相对两侧,每个内层铜箔12’和对应的外层铜箔13’分离,得到两个无芯基板100’。因分离芯板10’的芯层11’及内层铜箔12’会在无芯基板100’中被去除,因此,分离芯板10’被称可分离的芯板(detachcore)。
如图1(d)图所示,无芯基板100’包括依次层叠设置的外层铜箔13’、内半固化片20’、线路层30’、外半固化片40’以及压合用铜箔层50’。因无芯基板100’不包含芯层,因此无芯基板100’称无芯基板。
图1(d)图中,无芯基板100’的两个端部沿同一方向翘曲。请结合参阅图1和图2,本申请的发明人在实现本申请时发现,相关技术的无芯基板的制造方法中,获得的无芯基板100’发生翘曲的原因主要在于,经图1(b)图所示的压合制程后,外半固化片40’受到收缩力F1,因无其他应力抑制,外半固化片40’的收缩程度大。内半固化片20’受到收缩力F2,内半固化片20’受到载板10’的抑制力F3。在图1(c)图所示的分板制程中,邻近分板位置P1的区域以及邻近分板位置P2的区域,收缩力F1大于收缩力F2,内半固化片20’不再受到抑制力F3的抑制,因此分板后得到的两个无芯基板100’分别沿图2所示的弯翘方向D1和弯翘方向D2翘曲,即呈现笑脸趋势的弯翘。
对此,本申请实施例提供一种无芯基板的制造方法。该无芯基板的制造方法包括提供第一分离芯板、第一半固化片、线路层的叠层,所述第一分离芯板包括第一芯层以及依次层叠于所述第一芯层上的第一内层铜箔和第一外层铜箔,所述线路层通过所述第一半固化片结合于所述第一外层铜箔上;于所述线路层上压合第二半固化片及第二分离芯板,所述第二分离芯板包括第二芯层以及依次层叠于所述第二芯层上的第二内层铜箔和第二外层铜箔,所述第二外层铜箔通过所述第二半固化片结合于所述第二外层铜箔上;第一次分板,使所述第一内层铜箔和所述第一外层铜箔分离;以及第二次分板,使所述第二内层铜箔和所述第二外层铜箔分离,得到无芯基板。所述无芯基板包括依次层叠的所述第二外层铜箔、所述第二半固化片、所述线路层、所述第一半固化片及所述第一外层铜箔。
本申请实施例的无芯基板的制造方法中,第一分离芯板的第一外层铜箔以及第二分离芯板的第二外层铜箔均留在后续得到的无芯基板中,用做无芯基板的铜箔层。其中该无芯基板的制造方法包括两次分板制程,第一次分板制程使第一分离芯板的第一内层铜箔与留在后续得到的无芯基板中的第一外层铜箔分离;第二次分板制程使第二分离芯板的第二内层铜箔与留在后续得到的无芯基板中的第二外层铜箔分离。
具体地,通过压合第二分离芯板,可对第二半固化片的收缩力进行抑制,达到固定第一半固化片和第二半固化片,并均衡第一半固化片和第二半固化片的收缩力的目的,进而使分板后得到的无芯基板能够保持平坦。如此,该无芯基板的制造方法,利于消除无芯基板收缩力不均的现象,进而利于避免分板时外力造成的无芯基板的弯翘问题以及利于避免后制程因无芯基板弯翘无法生产或造成无芯基板折损报废的问题。即利于保证获得的无芯基板的平整度及良率。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。
如图3所示,本申请一实施例的无芯基板的制造方法包括以下步骤S1至步骤S4。根据不同需求,所述无芯基板的制造方法的某些步骤的顺序可以改变,某些步骤可以省略或合并。
步骤S1:提供第一分离芯板、第一半固化片、线路层的叠层。
一些实施例中,步骤S1包括以下步骤S11至步骤S13。
步骤S11:提供第一分离芯板。
如图4(a)图所示,第一分离芯板10包括第一芯层11、分别层叠于第一芯层11的相对两侧的两个第一内层铜箔12以及分别层叠于第一芯层11的相对两侧的两个第一外层铜箔13。
具体地,第一芯层11包括相对的第一表面111和第二表面112。第一芯层11的第一表面111上依次层叠有一个第一内层铜箔12和一个第一外层铜箔13;第一芯层11的第二表面112上同样依次层叠有一个第一内层铜箔12和一个第一外层铜箔13。即沿第一分离芯板10的厚度方向上,第一外层铜箔13、第一内层铜箔12、第一芯层11、另一第一内层铜箔12、另一第一外层铜箔13依次层叠。第一分离芯板10的第一外层铜箔13和第一内层铜箔12通过预压合粘附在一起,后续可通过分板制程将二者分离。
一些实施例中,第一内层铜箔12的厚度大于第一外层铜箔13的厚度。其中,两个第一内层铜箔12与第一芯层11起临时支撑和承载位于其上的膜层的作用,因此第一内层铜箔12的厚度可设置得相对较厚。而两个第一外层铜箔13用于后续留在无芯基板100(示出在图7)中,作为无芯基板100的导电层使用,为使获得的无芯基板轻薄,第一外层铜箔13的厚度可设置得相对较薄。
具体地,第一内层铜箔12的厚度被提供为15微米至20微米,第一外层铜箔13的厚度被提供为2微米至5微米。更具体地,第一内层铜箔12的厚度例如为18微米,第一外层铜箔13的厚度例如为3微米,但不限于此。
步骤S12:于第一分离芯板的相对两侧分别压合一个第一半固化片和一个导电层。
如图4(b)图所示,第一分离芯板10的相对两侧分别形成有一个第一半固化片20和一个导电层300。每个导电层300经一个对应的第一半固化片20压合于一个对应的第一外层铜箔13上。具体地,一个导电层300经一个第一半固化片20压合至第一芯层11的第一表面111一侧的第一外层铜箔13上,另一个导电层300经另一个第一半固化片20压合至第一芯层11的第二表面112一侧的第一外层铜箔13上。
第一半固化片20的材料例如包括树脂和位于树脂内的增强材料,增强材料例如为玻纤布,但不限于此。导电层300的材料例如为铜箔,厚度例如为3微米,以降低后续得到的无芯基板的厚度,但不限于此。
步骤S13:图案化每一个导电层,得到分别位于第一芯层的相对两侧的两个线路层。
如图4(c)图所示,每个导电层300被图案化后形成一个包括若干导电线路的线路层30。每个线路层30通过一个对应的第一半固化片20结合于一个对应的第一外层铜箔13上。第一芯层11的相对两侧均形成依次层叠的第一内层铜箔12、第一外层铜箔13、第一半固化片20以及线路层30。如此,得到包括第一分离芯板10、第一半固化片20、线路层30的叠层,且沿该叠层的厚度方向上,线路层30、第一半固化片20、第一外层铜箔13、第一芯层11、另一第一外层铜箔13、另一第一半固化片20及另一线路层30依次层叠。
具体地,图案化每一个导电层300的步骤例如包括贴附干膜、曝光、显影、刻蚀、去除干膜等,但不限于此。
此外,对第一分离芯板10两侧的导电层300可同时进行图案化,以简化制程;但也可对第一分离芯板10两侧的导电层300分别进行图案化。
步骤S2:于线路层上压合第二半固化片及第二分离芯板。
如图5所示,第一芯层11的相对两侧的每一个线路层30上均压合有一个第二半固化片40及一个第二分离芯板50。每个第二分离芯板50包括第二芯层51、分别层叠于第二芯层51的相对两侧的两个第二内层铜箔52以及分别层叠于第二芯层51的相对两侧的两个第二外层铜箔53。
具体地,每个第二芯层51包括相对的第三表面513和第四表面514。每个第二芯层51的第三表面513上依次层叠有一个第二内层铜箔52和一个第二外层铜箔53;每个第二芯层51的第四表面514上同样依次层叠有一个第二内层铜箔52和一个第二外层铜箔53。每个第二分离芯板50的一个第二外层铜箔53通过一个第二半固化片40结合于对应的一个线路层30上,第一芯层11的相对两侧的每个线路层30均嵌入在一个对应的第二半固化片40内。
经步骤S2后,各个叠层的顺序依次为:第二分离芯板50、第二半固化片40、线路层30、第一半固化片20、第一分离芯板10、另一第一半固化片20、另一线路层30、另一第二半固化片40及另一第二分离芯板50。即各个叠层关于第一芯层11的水平中心线C大致对称。
此外,每个第二分离芯板50的第一外层铜箔13和第一内层铜箔12通过预压合粘附在一起,后续可通过分板制程将二者分离。
一些实施例中,在同一压合制程中,于第一芯层11的相对两侧的每一个线路层30上均压合一个第二半固化片40及一个第二分离芯板50。如此,既简化制程,提高生产效率,还利于使各个膜层的受力均衡。
一些实施例中,第二内层铜箔52的厚度大于第二外层铜箔53的厚度。其中,两个第二内层铜箔52与第二芯层51起临时支撑和承载位于其上的膜层的作用,因此,第二内层铜箔52的厚度可设置得相对较厚;而两个第二外层铜箔53用于后续留在无芯基板100(示出在图7)中,作为无芯基板100的导电层使用,为使获得的无芯基板轻薄,因此,第二外层铜箔53的厚度可设置得相对较薄。
具体地,第二内层铜箔52的厚度被提供为15微米至20微米,第二外层铜箔53的厚度被提供为2微米至5微米。更具体地,第二内层铜箔52的厚度例如为18微米,第二外层铜箔53的厚度例如为3微米,但不限于此。
步骤S3:第一次分板,使第一分离芯板的第一内层铜箔和第一外层铜箔分离。
如图6所示,第一次分板制程中,在第一芯层11的第一表面111所在的一侧,第一分离芯板10的第一内层铜箔12和第一外层铜箔13分离;在第一芯层11的第二表面112所在的一侧,第一分离芯板10的另一第一内层铜箔12和紧邻的第一外层铜箔13分离。即,第一次分板使第一芯层11的相对两侧的第一内层铜箔12和第一外层铜箔13均分离。如此,第一分离芯板10的第一芯层11以及两个第一内层铜箔12被去除,得到分别由第二分离芯板50、第二半固化片40、线路层30、第一半固化片20、第一外层铜箔13构成的两个叠层。
具体地,可通过施加在第一内层铜箔12和第一外层铜箔13的结合处施加机械外力实现第一次分板操作,但不限于此。
步骤S4:第二次分板,使第二分离芯板的第二内层铜箔和第二外层铜箔分离,得到无芯基板。
如图7(a)图所示,第二次分板制程中,在每个第二芯层51的第三表面513所在的一侧,每一个第二分离芯板50的第二内层铜箔52和第二外层铜箔53均被分离。如此,每个第二分离芯板50的第二芯层51以及两个第二内层铜箔52被去除,得到两个无芯基板100。
如图7(b)图所示,无芯基板100包括依次层叠的第一外层铜箔13、第一半固化片20、线路层30、第二半固化片40以及第二外层铜箔53。线路层30完全嵌入在第二半固化片40内。
可理解地,第二次分板操作可通过在第二内层铜箔52和第二外层铜箔53的结合处施加机械外力实现,但不限于此。
此外,得到无芯基板100后,该无芯基板的制造方法还可包括其他后续制程,如对第一外层铜箔13和/或第二外层铜箔53进行图案化、设置阻焊层等,但不限于此。
综上,本申请实施例的无芯基板的制造方法中,通过压合第二分离芯板,可对第二半固化片的收缩力进行抑制,使得最终分板得到的无芯基板受力均衡,平整度良好,良率高。
此外,第一次分板可去除第一芯板的第一芯层及两个第一内层铜箔,得到含第一外层铜箔、线路层和第二分离芯板的叠层。而第二次分板可去除第二芯板的第二芯层及两个第二内层铜箔,得到不含芯层的两个无芯基板。每个无芯基板包括第一外层铜箔、线路层、第二外层铜箔、位于第一外层铜箔和线路层之间的第一半固化片以及位于线路层和第二外层铜箔之间的第二半固化片。
上述无芯基板的制造方法,通过在第一分离芯板的第一芯层的相对两侧分别进行出来得到两个基本相同的无芯基板,这种双面同时对称加工的方式,简化了制程,提升了生产效率。
需要说明的是,以上以无芯基板包括三个线路层(即第一外层铜箔、线路层、第二外层铜箔)为例进行说明,且得到的无芯基板为非对称结构的无芯基板。其他实施例中,步骤S1提供的叠层可包含两个以上的线路层,相邻的线路层之间通过半固化片间隔且电绝缘。
以上实施方式仅用以说明本申请的技术方案而非限制,尽管参照以上较佳实施方式对本申请进行了详细说明,本领域的普通技术人员应当理解,可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (10)

1.一种无芯基板的制造方法,其特征在于,包括:
提供第一分离芯板、第一半固化片、线路层的叠层,所述第一分离芯板包括第一芯层以及依次层叠于所述第一芯层上的第一内层铜箔和第一外层铜箔,所述线路层通过所述第一半固化片结合于所述第一外层铜箔上;
于所述线路层上压合第二半固化片及第二分离芯板,所述第二分离芯板包括第二芯层以及依次层叠于所述第二芯层上的第二内层铜箔和第二外层铜箔,所述第二外层铜箔通过所述第二半固化片结合于所述第二外层铜箔上;
第一次分板,使所述第一内层铜箔和所述第一外层铜箔分离;以及
第二次分板,使所述第二内层铜箔和所述第二外层铜箔分离,得到无芯基板;所述无芯基板包括依次层叠的所述第二外层铜箔、所述第二半固化片、所述线路层、所述第一半固化片及所述第一外层铜箔。
2.如权利要求1所述的无芯基板的制造方法,其特征在于,
提供所述叠层包括:于所述第一芯层的相对两侧均形成依次层叠的所述第一内层铜箔、所述第一外层铜箔、所述第一半固化片以及所述线路层;
压合所述第二半固化片和所述第二分离芯板包括:于所述第一芯层的相对两侧的每一个所述线路层上均压合一个所述第二半固化片及一个所述第二分离芯板;
所述第一次分板包括:使位于所述第一芯层的相对两侧的所述第一内层铜箔和所述第一外层铜箔均分离;
所述第二次分板包括:使每一个所述第二分离芯板的所述第二内层铜箔和所述第二外层铜箔均分离。
3.如权利要求2所述的无芯基板的制造方法,其特征在于,提供所述叠层包括:
于所述第一分离芯板的相对两侧分别压合一个所述第一半固化片和一个导电层,所述第一分离芯板包括分别层叠于所述第一芯层的相对两侧的两个所述第一内层铜箔和分别层叠于所述第一芯层的相对两侧的两个所述第一外层铜箔,每个所述导电层经一个对应的所述第一半固化片压合于一个对应的所述第一外层铜箔上;以及
图案化每一个所述导电层,得到分别位于所述第一芯层的相对两侧的两个所述线路层。
4.如权利要求2所述的无芯基板的制造方法,其特征在于,压合所述第二半固化片和所述第二分离芯板包括在同一压合制程中,于所述第一芯层的相对两侧的每一个所述线路层上均压合一个所述第二半固化片及一个所述第二分离芯板。
5.如权利要求2所述的无芯基板的制造方法,其特征在于,压合所述第二半固化片和所述第二分离芯板包括使所述第一芯层的相对两侧的每一个所述线路层均嵌入到一个对应的所述第二半固化片内。
6.如权利要求1所述的无芯基板的制造方法,其特征在于,所述第一分离芯板被提供为所述第一内层铜箔的厚度大于所述第一外层铜箔的厚度。
7.如权利要求6所述的无芯基板的制造方法,其特征在于,所述第一内层铜箔的厚度被提供为15微米至20微米,所述第一外层铜箔的厚度被提供为2微米至5微米。
8.如权利要求1至7中任意一项所述的无芯基板的制造方法,其特征在于,所述第二分离芯板包括分别层叠于所述第二芯层的相对两侧的两个所述第二内层铜箔和分别层叠于所述第二芯层的相对两侧的两个所述第二外层铜箔。
9.如权利要求8所述的无芯基板的制造方法,其特征在于,所述第二分离芯板被提供为所述第二内层铜箔的厚度大于所述第二外层铜箔的厚度。
10.如权利要求9所述的无芯基板的制造方法,其特征在于,所述第二内层铜箔的厚度被提供为15微米至20微米,所述第二外层铜箔的厚度被提供为2微米至5微米。
CN202311065360.5A 2023-08-23 2023-08-23 一种无芯基板的制造方法 Pending CN118283950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311065360.5A CN118283950A (zh) 2023-08-23 2023-08-23 一种无芯基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311065360.5A CN118283950A (zh) 2023-08-23 2023-08-23 一种无芯基板的制造方法

Publications (1)

Publication Number Publication Date
CN118283950A true CN118283950A (zh) 2024-07-02

Family

ID=91632675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311065360.5A Pending CN118283950A (zh) 2023-08-23 2023-08-23 一种无芯基板的制造方法

Country Status (1)

Country Link
CN (1) CN118283950A (zh)

Similar Documents

Publication Publication Date Title
CN111800945B (zh) 一种临时承载板及使用其制造无芯基板的方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
EP2563105B1 (en) Printed substrate manufacturing method and printed substrate employing same
JP4994988B2 (ja) 配線基板の製造方法
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
US20100055392A1 (en) Method of fabricating multi-layered substrate and the substrate thereof
US10123413B2 (en) Package substrate and manufacturing method thereof
TWI519225B (zh) 多層軟性線路結構的製作方法
KR20150083424A (ko) 배선 기판의 제조 방법
CN118283950A (zh) 一种无芯基板的制造方法
CN113038718A (zh) 超薄pcb板压合工艺
JP5057339B2 (ja) 配線基板の製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
TWI461135B (zh) 製作電路板之方法
JP2010056373A (ja) プリント配線板の製造方法およびプリント配線板
JP2017157700A (ja) 回路基板の製造方法
KR20160060937A (ko) 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법
JP4461801B2 (ja) 半導体装置およびその製造方法
TW200945968A (en) Method for manufacturing a printed circuit board having different thicknesses
TW201311084A (zh) 具有斷差結構的電路板的製作方法
TWI519224B (zh) 多層軟性線路結構的製作方法
KR20140008184A (ko) 인쇄회로기판의 제조방법
CN115515310A (zh) 一种埋容材料内层加工方法
JP2002026517A (ja) 多層構造のプリント配線板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination