Nothing Special   »   [go: up one dir, main page]

CN117954335B - 基于重构晶圆的封装方法和基于重构晶圆的封装结构 - Google Patents

基于重构晶圆的封装方法和基于重构晶圆的封装结构 Download PDF

Info

Publication number
CN117954335B
CN117954335B CN202410330537.8A CN202410330537A CN117954335B CN 117954335 B CN117954335 B CN 117954335B CN 202410330537 A CN202410330537 A CN 202410330537A CN 117954335 B CN117954335 B CN 117954335B
Authority
CN
China
Prior art keywords
chip
structural
dummy
fan
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410330537.8A
Other languages
English (en)
Other versions
CN117954335A (zh
Inventor
何正鸿
钟磊
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202410330537.8A priority Critical patent/CN117954335B/zh
Publication of CN117954335A publication Critical patent/CN117954335A/zh
Application granted granted Critical
Publication of CN117954335B publication Critical patent/CN117954335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种基于重构晶圆的封装方法和基于重构晶圆的封装结构，涉及芯片封装技术领域，该方法首先在重构晶圆载板的扇出贴装区域内贴设第一结构芯片、第二结构芯片和结构伪芯片；然后塑封、扇出布线。其中，第一结构芯片、第二结构芯片和结构伪芯片之间形成第一沟槽和第二沟槽，多个扇出贴装区域中的至少部分两两相对地分布在重构晶圆载板上，相对的两个扇出贴装区域中的第一沟槽对称设置，并形成工字沟槽，且第一沟槽位于同一直线方向上，从而共同构筑成田字结构，塑封料能够在工字沟槽中互相连通形成整体，大大提升了塑封层与沟槽之间的结合力，提升了塑封层的结构强度，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。

Description

基于重构晶圆的封装方法和基于重构晶圆的封装结构
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种基于重构晶圆的封装方法和基于重构晶圆的封装结构。
背景技术
扇出型晶圆级封装（Fan-out wafer level package，FOWLP）结构广泛应用于半导体行业中。一般制程采用从晶圆切下单个芯片，然后封装到一个载体晶圆上，进行重构晶圆后再次进行布线工艺，同时增加输出引脚，主要优势为高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等。
然而，随着集成芯片数量的密集度提升，在重构晶圆塑封时容易导致晶圆翘曲，进一步使得单个封装单元的扇出封装区域内的芯片在后续掩模层进行曝光显影形成图形层时无固定的掩模层对位点，这容易导致图形层制作过程中的位置偏差，并且图形层越多，图形层的累积公差就越大，导致其产品的性能下降。
发明内容
本发明的目的包括，例如，提供了一种基于重构晶圆的封装方法和基于重构晶圆的封装结构，其能够在重构晶圆时的减缓翘曲现象，提升产品质量和性能。
本发明的实施例可以这样实现：
第一方面，本发明提供一种基于重构晶圆的封装方法，包括：
提供一重构晶圆载板，并在所述重构晶圆载板的第一预设范围内划分多个扇出贴装区域；
在所述扇出贴装区域贴设第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧；
在所述重构晶圆载板上形成塑封层，所述塑封层包覆在所述第一结构芯片、所述第二结构芯片和所述结构伪芯片外；
剥离所述重构晶圆载板或研磨所述塑封层，以露出所述第一结构芯片、所述第二结构芯片和所述结构伪芯片；
在所述塑封层的表面形成扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接，所述结构伪芯片和所述扇出布线层电气隔离；
沿切割道切割所述扇出布线层和塑封层；
其中，所述第一结构芯片和所述第二结构芯片间隔设置，并形成第一沟槽，所述结构伪芯片同时与所述第一结构芯片和所述第二结构芯片间隔设置，并形成第二沟槽，所述第一沟槽连通至所述第二沟槽的中部，以形成T型沟槽，多个所述扇出贴装区域中的至少部分两两相对地分布在所述重构晶圆载板上，相对的两个所述扇出贴装区域中的所述第一沟槽和所述第二沟槽均对称设置，并形成工字沟槽，且相对的两个所述扇出贴装区域中的第一沟槽位于同一直线方向上。
在可选的实施方式中，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
在所述重构晶圆载板上的第二预设范围内划定多个伪芯片贴装区域，多个所述伪芯片贴装区域位于多个所述扇出贴装区域的周围；
在所述伪芯片贴装区域内贴装至少一个应力伪芯片；
其中，所述应力伪芯片与所述扇出布线层电气隔离。
在可选的实施方式中，在所述伪芯片贴装区域内贴装至少一个应力伪芯片的步骤，包括：
在所述伪芯片贴装区域内贴装第一伪芯片、第二伪芯片和第三伪芯片；
其中，所述第一伪芯片和所述第二伪芯片并列间隔设置，并形成第一伪结构沟槽，所述第三伪芯片设置所述第一伪芯片和所述第二伪芯片的至少一侧，且所述第三伪芯片同时与所述第一伪芯片和所述第二伪芯片间隔设置，并形成第二伪结构沟槽，所述第一伪结构沟槽连通至所述第二伪结构沟槽的中部。
在可选的实施方式中，每个所述伪芯片贴装区域与其中两个所述扇出贴装区域对应设置，所述第一伪结构沟槽对应于相邻的两个所述扇出贴装区域之间。
在可选的实施方式中，所述第一伪结构沟槽与所述切割道位于同一直线方向上。
在可选的实施方式中，所述第三伪芯片呈凹字型，并具有容纳让位口，所述第一伪芯片和所述第二伪芯片均位于所述容纳让位口内，以使所述第二伪结构沟槽呈n字型。
在可选的实施方式中，所述第二伪结构沟槽包括横向沟槽和位于所述横向沟槽两侧的纵向沟槽，所述纵向沟槽与相邻的所述扇出贴装区域中的所述第二沟槽位于同一直线方向上。
在可选的实施方式中，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
在所述重构晶圆载板上的第三预设范围内划定结构贴装区域；
在所述结构贴装区域内贴装至少一个结构片；
其中，所述结构片与所述扇出布线层电气隔离。
在可选的实施方式中，所述结构贴装区域位于所述重构晶圆载板的中部，以使所述结构贴装区域设置在多个所述扇出贴装区域之间，所述结构片上设置有第一延伸槽和第二延伸槽，所述第一延伸槽与相邻的所述扇出贴装区域中的第一沟槽位于同一直线方向上，所述第二延伸槽与相邻的所述扇出贴装区域中的第二沟槽位于同一直线方向上。
第二方面，本发明提供一种基于重构晶圆的封装结构，采用如前述实施方式任一项所述的基于重构晶圆的封装方法制备而成，所述基于重构晶圆的封装结构包括：
塑封层；
包覆在所述塑封层中的第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧，且所述第一结构芯片、第二结构芯片和结构伪芯片外露于所述塑封层的至少一侧表面；
设置在所述塑封层上的扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接，所述结构伪芯片和所述扇出布线层电气隔离。
本发明实施例的有益效果包括，例如：
本发明实施例提供的基于重构晶圆的封装方法和结构，在重构晶圆载板的第一预设范围内划分多个扇出贴装区域，然后在扇出贴装区域内贴设第一结构芯片、第二结构芯片和结构伪芯片，其中第一结构芯片和第二结构芯片并列设置，结构伪芯片位于第一结构芯片和第二结构芯片的同一侧；在贴装完芯片后，再次利用塑封工艺形成塑封盖体，该塑封层包覆在第一结构芯片、第二结构芯片和结构伪芯片外，完成晶圆重构，然后再剥离重构晶圆载板或研磨塑封层，从而露出第一结构芯片、第二结构芯片和结构伪芯片，最后在塑封层的表面形成扇出布线层后切割形成单颗产品。其中，第一结构芯片和第二结构芯片间隔设置，并形成第一沟槽，结构伪芯片同时与第一结构芯片和第二结构芯片间隔设置，并形成第二沟槽，第一沟槽连通至第二沟槽的中部，多个扇出贴装区域中的至少部分两两相对地分布在重构晶圆载板上，相对的两个扇出贴装区域中的沟槽对称设置，并形成工字沟槽，且相对的两个扇出贴装区域中的第一沟槽位于同一直线方向上，从而共同构筑成田字结构，塑封料能够在T型沟道中互相连通形成整体，大大提升了塑封层与沟槽之间的结合力，提升了塑封层的结构强度，同时配合结构伪芯片的设置，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的基于重构晶圆的封装方法的步骤框图；
图2、图6、图7和图8为的为本发明第一实施例提供的基于重构晶圆的封装方法的工艺流程示意图；
图3为本发明第一实施例中的重构晶圆结构示意图；
图4为图3中Ⅳ的局部放大示意图；
图5为发明其他较佳的实施例中重构晶圆结构示意图；
图9为本发明第一实施例提供的基于重构晶圆的封装结构的示意图；
图10为本发明第二实施例中的重构晶圆结构示意图。
图标：100-重构晶圆的芯片封装结构；110-塑封层；120-第一结构芯片；130-第二结构芯片；140-结构伪芯片；150-扇出布线层；160-第一沟槽；170-第二沟槽；200-重构晶圆载板；210-扇出贴装区域；220-伪芯片贴装区域；230-结构贴装区域；300-应力伪芯片；310-第一伪芯片；320-第二伪芯片；330-第三伪芯片；340-第一伪结构沟槽；350-第二伪结构沟槽；351-横向沟槽；353-纵向沟槽；400-结构片；410-第一延伸槽；420-第二延伸槽；430-槽口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，随着集成芯片数量的密集度提升，容易导致重构晶圆翘曲，尤其表现在单个封装单元的扇出封装区域内的芯片在后续掩模层进行曝光显影形成图形层时无固定的掩模层对位点，这就容易导致图形层制作过程中的位置偏差，并且图形层越多，图形层的累积公差就越大，导致其产品的性能下降。并且，传统工艺采用多芯片贴装后，其芯片之间沟槽内的塑封层110相互之间为孤立状态，结构强度小，容易形成重构翘曲现象，进而导致拉扯，从而导致其芯片上层的PI层与塑封层110分层，以及PI层内的布线层/钝化层断裂，影响产品质量。
为了解决上述问题，本发明实施例提供了一种基于重构晶圆的封装方法和结构，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种基于重构晶圆的封装方法，用于制备基于重构晶圆的封装结构100，该方法能够在重构晶圆时的减缓翘曲现象，提升产品质量和性能。
本发明实施例提供的基于重构晶圆的封装方法，包括以下步骤：
S1：提供一重构晶圆载板200，并在重构晶圆载板200的第一预设范围内划分多个扇出贴装区域210。
具体地，首先提供一重构晶圆载板200，该载板可以是玻璃、氧化硅、金属等材料，该第一预设范围即重构晶圆区，将重构晶圆区预先划分为多个扇出贴装区域210，多个扇出贴装区域210相互接合。需要说明的是，此处对于扇出贴装区域210的划分，一方面可以直接在重构晶圆载板200上直接划片划定，另一方面也可以在后续的贴片机中进行程序设定，从而进行虚拟划定。
需要说明的是，在划定多个扇出贴装区域210的同时，可以在重构晶圆载板200上的第二预设范围内划定多个伪芯片贴装区域220，多个伪芯片贴装区域220位于多个扇出贴装区域210的周围。其中，每个伪芯片贴装区域220的尺寸等同于两个扇出贴装区域210的尺寸。
S2：在扇出贴装区域210贴设第一结构芯片120、第二结构芯片130和结构伪芯片140。
结合参见图2至图4，其中图2为贴完芯片后的正视图，图3为贴完芯片后的俯视图，具体地，第一结构芯片120和第二结构芯片130并列设置，结构伪芯片140位于第一结构芯片120和第二结构芯片130的同一侧；其中，第一结构芯片120和第二结构芯片130间隔设置，并形成第一沟槽160，结构伪芯片140同时与第一结构芯片120和第二结构芯片130间隔设置，并形成第二沟槽170，第一沟槽160连通至第二沟槽170的中部，多个扇出贴装区域210中的其中一部分两两相对地分布在重构晶圆载板200上，相对的两个扇出贴装区域210中的沟槽对称设置，并形成工字沟槽，且相对的两个扇出贴装区域210中的第一沟槽160位于同一直线方向上。当然，此处也可以划定偶数个扇出贴装区域210，并通过区域设定实现全部的扇出贴装区域210两两相对地分布在重构晶圆载板200上。
需要说明的是，本实施例中结构伪芯片140为伪芯片，其并不起到任何电连接的作用，第一结构芯片120、第二结构芯片130以及结构伪芯片140均贴装在扇出布线层150上，其中第一结构芯片120和第二结构芯片130沿第一方向并排间隔设置，且结构伪芯片140位于第一结构芯片120和第二结构芯片130的同侧，并同时与第一结构芯片120和第二结构芯片130相间隔，然后利用塑封层110实现包覆保护。通过设置结构伪芯片140，且结构伪芯片140沿第一方向贴设在扇出布线层150上，一方面能够起到后续支撑扇出布线层150的作用，提升器件的结构强度，压合扇出布线层150以防止第一结构芯片120和第二结构芯片130下方的扇出布线层150发生翘曲，同时也保证了后续植球后焊球的供电性能。另一方面结构伪芯片140还能够对扇出布线层150进行散热，提升器件的散热性能。
值得注意的是，本实施例中第一方向，指的是第一结构芯片120的中心和第二结构芯片130的中心连线的方向，即图示的纵向，第一方向能够表征第一结构芯片120和第二结构芯片130的布置方向，并且能够表征结构伪芯片140的长边方向，通过将结构伪芯片140沿第一方向布置，能够实现在第一方向上防止扇出型布线基底层和塑封层110发生翘曲，避免第一结构芯片120和第二结构芯片130的结构受到影响。
还需要说明的是，由于相对的两个扇出贴装区域210中的T型沟槽对称设置，且相对的两个扇出贴装区域210中的第一沟槽160位于同一直线方向上，从而共同构筑成田字结构，塑封料能够在T型沟道中互相连通形成整体，大大提升了塑封层110与沟槽之间的结合力，提升了塑封层110的结构强度，同时配合结构伪芯片140的设置，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。
S3：在伪芯片贴装区域220内贴装至少一个应力伪芯片300。
请继续参见图3和图4，具体地，步骤S3和步骤S4可以同步进行。其中应力伪芯片300可以是多个，多个应力伪芯片300包括第一伪芯片310、第二伪芯片320和第三伪芯片330，在实际贴设应力伪芯片300时，可以在伪芯片贴装区域220内贴装第一伪芯片310、第二伪芯片320和第三伪芯片330；其中，第一伪芯片310和第二伪芯片320并列间隔设置，并形成第一伪结构沟槽340，第三伪芯片330设置第一伪芯片310和第二伪芯片320的至少一侧，且第三伪芯片330同时与第一伪芯片310和第二伪芯片320间隔设置，并形成第二伪结构沟槽350，第一伪结构沟槽340连通至第二伪结构沟槽350的中部。
需要说明的是，此处应力伪芯片300同样无电性能，并且在重构晶圆区的边缘能够起到减少晶圆应力的作用。
进一步地，每个伪芯片贴装区域220与其中两个扇出贴装区域210对应设置，第一伪结构沟槽对应于相邻的两个扇出贴装区域210之间，优选地，第一伪结构沟槽与后续的切割道位于同一直线方向上。其中切割道位于相邻两个扇出贴装区域210之间，并与第一结构芯片120、第二结构芯片130和结构伪芯片140均间隔一定距离。通过将第一伪结构沟槽与相邻两个扇出贴装区域210之间的切割道对齐，进而同样共同构筑成田字结构，在封装时塑封料可以直接流动至第一伪结构沟槽和相邻两个扇出贴装区域210之间的凹槽区域，塑封料能够在第一伪结构沟槽和相邻两个扇出贴装区域210之间连通形成整体，进一步提升了塑封层110与沟槽之间的接合例，提升了塑封层110的结构强度，能够进一步减少塑封以及布线时带来的翘曲现象，提升产品质量和性能。
在本实施例中，第三伪芯片330呈凹字型，并具有容纳让位口，第一伪芯片310和第二伪芯片320均位于容纳让位口内，以使第二伪结构沟槽350呈n字型。优选地，第二伪结构沟槽350包括横向沟槽351和位于横向沟槽351两侧的纵向沟槽353，多个第三伪芯片330中的至少部分的纵向沟槽353与相邻的扇出贴装区域210中的第二沟槽170位于同一直线方向上。具体地，该纵向沟槽353沿第一方向延伸，横向沟槽351沿垂直于第一方向的第二方向延伸。通过将纵向沟槽353与第二沟槽170对齐，能够同样使得相邻的两个第一结构芯片120、第一伪芯片310和第二伪芯片320共同构筑形成田字结构，塑封料能够在第二沟槽170和第二伪结构沟槽350中互相连通形成整体，进一步提升了塑封层110与沟槽之间的结合力，提升了塑封层110的结构强度，能够进一步减少塑封以及布线时带来的翘曲现象，提升产品质量和性能。
需要说明的是，对于应力伪芯片300的位置布置，可以有两种设计，第一种可以将应力伪芯片300所在的伪芯片贴装区域220设计在重构晶圆区的边缘，并位于重构晶圆区的四个顶角处，如图3所示。同时，另一种可以将应力伪芯片300所在的伪芯片贴装区域220设计在重构晶圆区的腰部和四个顶角处，使得顶角处的伪芯片贴装区域220与腰部的伪芯片贴装区域220错位形成Z型结构，以进一步释放晶圆应力，如图5所示，其中，位于腰部的应力伪芯片300可以是两两相背设计。
S4：在重构晶圆载板200上形成塑封层110。
结合参见图6，其中，塑封层110包覆在第一结构芯片120、第二结构芯片130和结构伪芯片140外，在实际塑封时，由于第一沟槽160、第二沟槽170、第一伪结构沟槽340、第二伪结构沟槽350以及切割道所在沟槽相互之间互有连通，因此，能够形成类似田字状的网状沟槽结构，塑封料能够在沟槽中互相连通形成整体，大大提升了塑封层110与沟槽之间的结合力，提升了塑封层110的结构强度，同时配合结构伪芯片140的设置，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。
S5：研磨塑封层110，以露出第一结构芯片120、第二结构芯片130和结构伪芯片140。
参见图7，具体地，第一结构芯片120、第二结构芯片130和结构伪芯片140均可以正装设置在重构晶圆载板200上，可以通过研磨塑封层110，使得第一结构芯片120和第二结构芯片130的焊脚露出，方便后续进行晶圆级扇出布线工艺。
当然，在本发明其他较佳的实施例中，也可以通过剥离重构晶圆载板200的方式将第一结构芯片120和第二结构芯片130露出，此时第一结构芯片120和第二结构芯片130需要在步骤S2中倒装设置在重构晶圆载板200上，从而通过剥离重构晶圆载板200的方式将第一结构芯片120和第二结构芯片130的焊脚露出，方便后续进行晶圆级扇出布线工艺。
S6：在塑封层110的表面形成扇出布线层150。
参见图8，其中，第一结构芯片120和第二结构芯片130与扇出布线层150电连接，结构伪芯片140、伪应力芯片和扇出布线层150电气隔离。其中，扇出布线层150的基本布线过程和工艺，可以参考现有的扇出方案。
需要说明的是，扇出布线层150包括多个相互接合的扇出区域，扇出区域的尺寸以及位置与多个扇出贴装区域210一一对应，同时扇出区域内设置有芯片区域，第一结构芯片120、第二结构芯片130以及结构伪芯片140的边缘与芯片区域的边缘相重叠，即第一结构芯片120、第二结构芯片130以及结构伪芯片140划定了该芯片区域，而切割道就位于扇出区域内，并同时与第一结构芯片120、第二结构芯片130以及结构伪芯片140相间隔，其中，切割道能够围设形成布线区域，该布线区域的边缘位于芯片区域的边缘和扇出区域的边缘之间。
在完成扇出布线层150的制备后，需要在扇出布线层150上植球形成多个焊球。
S7：沿切割道切割扇出布线层150和塑封层110。
请参见图9，具体地，切割道位于芯片区域的边缘和扇出区域的边缘之间，切割后即形成了单颗的芯片封装产品。相邻两个布线区域之间可以设置有两个切割道。也就是说，可以采用二次切割的方式来沿布线区域进行切割，从而能够减小切割道的尺寸，避免切割道过大，且能够避免一次切割产生的机械应力，导致边缘的布线层与介质层拉扯分层，保证了器件性能。当然，在本发明其他较佳的实施例中，也可以采用单个切割道来实现切割，在此不作具体描述。
需要说明的是，切割后只保留第一结构芯片120、第二结构芯片130和结构伪芯片140的封装芯片结构。
请继续参见图9，本发明实施例还提供了一种重构晶圆的芯片封装结构100，采用如前述的基于重构晶圆的封装方法制备而成，该基于重构晶圆的封装结构100包括塑封层110、第一结构芯片120、第二结构芯片130、结构伪芯片140和扇出布线层150，第一结构芯片120、第二结构芯片130和结构伪芯片140包覆在塑封层110中，第一结构芯片120和第二结构芯片130并列设置，结构伪芯片140位于第一结构芯片120和第二结构芯片130的同一侧，且第一结构芯片120、第二结构芯片130和结构伪芯片140外露于塑封层110的至少一侧表面；扇出布线层150设置在塑封层110上，第一结构芯片120和第二结构芯片130与扇出布线层150电连接，结构伪芯片140可以与扇出布线层150电气隔离。其中，第一结构芯片120和第二结构芯片130间隔设置，并形成第一沟槽160，结构伪芯片140同时与第一结构芯片120和第二结构芯片130间隔设置，并形成第二沟槽170，第一沟槽160连通至第二沟槽170的中部，以形成T型沟槽。
在本发明其他较佳的实施例中，结构伪芯片140的底侧还可以设置有静电柱，该静电柱与扇出布线层150电性接触，从而能够消除扇出布线层150中的静电，当然，此时结构伪芯片140虽然与扇出布线层150电性接触，但是其仍然不会起到信号传递的作用。
综上所述，本实施例提供的基于重构晶圆的封装方法和结构，在重构晶圆载板200的第一预设范围内划分多个扇出贴装区域210，然后在扇出贴装区域210内贴设第一结构芯片120、第二结构芯片130和结构伪芯片140，其中第一结构芯片120和第二结构芯片130并列设置，结构伪芯片140位于第一结构芯片120和第二结构芯片130的同一侧；在贴装完芯片后，再次利用塑封工艺形成塑封盖体，该塑封层110包覆在第一结构芯片120、第二结构芯片130和结构伪芯片140外，完成晶圆重构，然后再剥离重构晶圆载板200或研磨塑封层110，从而露出第一结构芯片120、第二结构芯片130和结构伪芯片140，最后在塑封层110的表面形成扇出布线层150后切割形成单颗产品。其中，第一结构芯片120和第二结构芯片130间隔设置，并形成第一沟槽160，结构伪芯片140同时与第一结构芯片120和第二结构芯片130间隔设置，并形成第二沟槽170，第一沟槽160连通至第二沟槽170的中部，以形成T型沟槽，多个扇出贴装区域210中的至少部分两两相对地分布在重构晶圆载板200上，相对的两个扇出贴装区域210中的T型沟槽对称设置，且相对的两个扇出贴装区域210中的第一沟槽160位于同一直线方向上，从而共同构筑成田字结构，塑封料能够在T型沟道中互相连通形成整体，大大提升了塑封层110与沟槽之间的结合力，提升了塑封层110的结构强度，同时配合结构伪芯片140的设置，能够大幅减小塑封时带来的翘曲现象，提升产品质量和性能。
第二实施例
本实施例提供了一种基于重构晶圆的封装方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
结合参见图10，在本实施例中，在重构晶圆上形成塑封层110的步骤之前，该方法还包括以下步骤：在重构晶圆载板200上的第三预设范围内划定结构贴装区域230；在结构贴装区域230内贴装至少一个结构片400；其中，结构片400与扇出布线层150电气隔离。
具体地，在执行步骤S1时，可以同步在重构晶圆载板200上划定扇出贴装区域210、伪芯片贴装区域220和结构贴装区域230。在执行步骤S4时，可以同步在结构贴装区域230内贴装至少一个结构片400，优选可以在该结构贴装区域230内贴装4个结构片400以形成田字结构。
在本实施例中，结构贴装区域230位于重构晶圆载板200的中部，以使结构贴装区域230设置在多个扇出贴装区域210之间，结构片400上设置有第一延伸槽410和第二延伸槽420，第一延伸槽410与相邻的扇出贴装区域210中的第一沟槽160位于同一直线方向上，第二延伸槽420与相邻的扇出贴装区域210中的第二沟槽170位于同一直线方向上。通过设计结构片400，能够进一步提升整体封装结构的结构强度，并且在结构片400上开槽形成第一延伸槽410和第二延伸槽420，从而能够与第一沟槽160和第二沟槽170形成链状网格，进一步提升塑封层110与沟槽的结合力。
在本实施例中，沿第一方向上相邻的两个结构片400可以一体设置，且相邻两个结构片400之间形成槽口430，该槽口430对应于相邻两个对称的扇出贴装区域210的接合处，并且，该槽口430的宽度小于或等于相邻两个对称的扇出贴装区域210中第一结构芯片120之间的沟槽宽度，同时，该槽口430的宽度又大于后续切割道的宽度。通过设置该槽口430，能够进一步使得塑封料流动至结构片400之间，进而能够进一步提升塑封层110与沟槽的结合力，减少翘曲。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种基于重构晶圆的封装方法，其特征在于，包括：
提供一重构晶圆载板，并在所述重构晶圆载板的第一预设范围内划分多个扇出贴装区域；
在所述扇出贴装区域贴设第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧；
在所述重构晶圆载板上的第二预设范围内划定多个伪芯片贴装区域，多个所述伪芯片贴装区域位于多个所述扇出贴装区域的周围；
在所述伪芯片贴装区域内贴装第一伪芯片、第二伪芯片和第三伪芯片；所述第一伪芯片和所述第二伪芯片并列间隔设置，并形成第一伪结构沟槽，所述第三伪芯片设置所述第一伪芯片和所述第二伪芯片的至少一侧，且所述第三伪芯片同时与所述第一伪芯片和所述第二伪芯片间隔设置，并形成第二伪结构沟槽，所述第一伪结构沟槽连通至所述第二伪结构沟槽的中部；
在所述重构晶圆载板上形成塑封层，所述塑封层包覆在所述第一结构芯片、所述第二结构芯片和所述结构伪芯片外；
剥离所述重构晶圆载板或研磨所述塑封层，以露出所述第一结构芯片、所述第二结构芯片和所述结构伪芯片；
在所述塑封层的表面形成扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接；
沿切割道切割所述扇出布线层和塑封层；
其中，所述第一伪芯片、所述第二伪芯片和所述第三伪芯片均与所述扇出布线层电气隔离，所述第一结构芯片和所述第二结构芯片间隔设置，并形成第一沟槽，所述结构伪芯片同时与所述第一结构芯片和所述第二结构芯片间隔设置，并形成第二沟槽，所述第一沟槽连通至所述第二沟槽的中部，多个所述扇出贴装区域中的至少部分两两相对地分布在所述重构晶圆载板上，相对的两个所述扇出贴装区域中的所述第一沟槽和所述第二沟槽均对称设置，并形成工字沟槽，且相对的两个所述扇出贴装区域中的第一沟槽位于同一直线方向上。
2.根据权利要求1所述的基于重构晶圆的封装方法，其特征在于，每个所述伪芯片贴装区域与其中两个所述扇出贴装区域对应设置，所述第一伪结构沟槽对应于相邻的两个所述扇出贴装区域之间。
3.根据权利要求2所述的基于重构晶圆的封装方法，其特征在于，所述第一伪结构沟槽与所述切割道位于同一直线方向上。
4.根据权利要求2所述的基于重构晶圆的封装方法，其特征在于，所述第三伪芯片呈凹字型，并具有容纳让位口，所述第一伪芯片和所述第二伪芯片均位于所述容纳让位口内，以使所述第二伪结构沟槽呈n字型。
5.根据权利要求4所述的基于重构晶圆的封装方法，其特征在于，所述第二伪结构沟槽包括横向沟槽和位于所述横向沟槽两侧的纵向沟槽，所述纵向沟槽与相邻的所述扇出贴装区域中的所述第二沟槽位于同一直线方向上。
6.根据权利要求1所述的基于重构晶圆的封装方法，其特征在于，在所述重构晶圆上形成塑封层的步骤之前，所述方法还包括：
在所述重构晶圆载板上的第三预设范围内划定结构贴装区域；
在所述结构贴装区域内贴装至少一个结构片；
其中，所述结构片与所述扇出布线层电气隔离。
7.根据权利要求6所述的基于重构晶圆的封装方法，其特征在于，所述结构贴装区域位于所述重构晶圆载板的中部，以使所述结构贴装区域设置在多个所述扇出贴装区域之间，所述结构片上设置有第一延伸槽和第二延伸槽，所述第一延伸槽与相邻的所述扇出贴装区域中的第一沟槽位于同一直线方向上，所述第二延伸槽与相邻的所述扇出贴装区域中的第二沟槽位于同一直线方向上。
8.一种基于重构晶圆的封装结构，采用如权利要求1-7任一项所述的基于重构晶圆的封装方法制备而成，其特征在于，所述基于重构晶圆的封装结构包括：
塑封层；
包覆在所述塑封层中的第一结构芯片、第二结构芯片和结构伪芯片，所述第一结构芯片和所述第二结构芯片并列设置，所述结构伪芯片位于所述第一结构芯片和所述第二结构芯片的同一侧，且所述第一结构芯片、第二结构芯片和结构伪芯片外露于所述塑封层的至少一侧表面；
设置在所述塑封层上的扇出布线层，所述第一结构芯片和所述第二结构芯片与所述扇出布线层电连接，所述结构伪芯片和所述扇出布线层电气隔离。
CN202410330537.8A 2024-03-22 2024-03-22 基于重构晶圆的封装方法和基于重构晶圆的封装结构 Active CN117954335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410330537.8A CN117954335B (zh) 2024-03-22 2024-03-22 基于重构晶圆的封装方法和基于重构晶圆的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410330537.8A CN117954335B (zh) 2024-03-22 2024-03-22 基于重构晶圆的封装方法和基于重构晶圆的封装结构

Publications (2)

Publication Number Publication Date
CN117954335A CN117954335A (zh) 2024-04-30
CN117954335B true CN117954335B (zh) 2024-07-05

Family

ID=90805450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410330537.8A Active CN117954335B (zh) 2024-03-22 2024-03-22 基于重构晶圆的封装方法和基于重构晶圆的封装结构

Country Status (1)

Country Link
CN (1) CN117954335B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252299A (zh) * 2015-06-03 2016-12-21 华亚科技股份有限公司 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319229B2 (ja) * 2007-03-29 2009-08-26 シャープ株式会社 半導体装置
KR20100047540A (ko) * 2008-10-29 2010-05-10 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지 및 그 제조방법
US10529690B2 (en) * 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10811402B2 (en) * 2018-12-26 2020-10-20 AP Memory Technology Corp. Memory device and microelectronic package having the same
US10861799B1 (en) * 2019-05-17 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy die placement without backside chipping
US11469152B2 (en) * 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
US12125822B2 (en) * 2020-11-13 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device package having dummy dies
CN117116869A (zh) * 2022-05-24 2023-11-24 联发科技股份有限公司 半导体封装

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252299A (zh) * 2015-06-03 2016-12-21 华亚科技股份有限公司 半导体器件

Also Published As

Publication number Publication date
CN117954335A (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
EP2812919B1 (en) Stacked die assembly with multiple interposers
EP3748672A1 (en) Chip and packaging method
US7149095B2 (en) Stacked microelectronic assemblies
US20210305122A1 (en) Semiconductor package and manufacturing method thereof
KR20180011481A (ko) 임베딩된 트레이스 인터커넥트들을 갖는 라미네이팅된 인터포저들 및 패키지들
US7057270B2 (en) Systems and methods for stacking chip components
US10163877B2 (en) System in package process flow
US7485955B2 (en) Semiconductor package having step type die and method for manufacturing the same
CN110416170B (zh) 基板、芯片封装结构及其制备方法
CN104037133B (zh) 一种圆片级芯片扇出封装方法及其封装结构
KR20200006318A (ko) 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
US20130302942A1 (en) 3d ic configuration with contactless communication
CN103545268B (zh) 底部源极的功率器件及制备方法
CN116190323B (zh) 使用硅基支撑结构的晶圆级扇出型封装结构及其制备方法
CN117954335B (zh) 基于重构晶圆的封装方法和基于重构晶圆的封装结构
JP2021502706A (ja) 半導体ウェハの集積方法及び装置
CN102779794B (zh) 用于控制封装翘曲的方法和结构
US6124149A (en) Method of making stackable semiconductor chips to build a stacked chip module
CN216980539U (zh) 一种扇出封装结构及芯片封装体
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
US10770432B2 (en) ASICS face to face self assembly
US20110272801A1 (en) Semiconductor device with connection pads provided with inserts
JP2002100707A (ja) 半導体装置およびその製造方法
JPH01258458A (ja) ウェーハ集積型集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant