Nothing Special   »   [go: up one dir, main page]

CN117709262B - 一种利用fpga的bct触发设计方法 - Google Patents

一种利用fpga的bct触发设计方法 Download PDF

Info

Publication number
CN117709262B
CN117709262B CN202311726479.2A CN202311726479A CN117709262B CN 117709262 B CN117709262 B CN 117709262B CN 202311726479 A CN202311726479 A CN 202311726479A CN 117709262 B CN117709262 B CN 117709262B
Authority
CN
China
Prior art keywords
signal source
amplitude
fpga
source amplitude
bct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311726479.2A
Other languages
English (en)
Other versions
CN117709262A (zh
Inventor
周科吉
邓耀辉
聂龙华
黄军
邹洋
张跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Jiujin Technology Co ltd
Original Assignee
Chengdu Jiujin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Jiujin Technology Co ltd filed Critical Chengdu Jiujin Technology Co ltd
Priority to CN202311726479.2A priority Critical patent/CN117709262B/zh
Publication of CN117709262A publication Critical patent/CN117709262A/zh
Application granted granted Critical
Publication of CN117709262B publication Critical patent/CN117709262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

本发明涉及一种利用FPGA的BCT触发设计方法，包括：将不同信号源幅度状态数据输入FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取功率信号源幅度配置DAC值信息；分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到功率信号源幅度测量校准参数；利用功率信号源幅度测量校准参数生成触发信号，这种方式就避免了信号处理延时和流水线延时，同时触发判断的准确性依赖于电压比较器的线性度。

Description

一种利用FPGA的BCT触发设计方法
技术领域
本发明涉及BCT触发设计领域，尤其涉及一种利用FPGA的BCT触发设计方法。
背景技术
常用的射频信号边沿检测触发设计方法为ADC芯片采集ADC数据后经过下变频，再经过功率数值计算，最后与上位机下发的阈值参数进行比较，判断是否为信号边沿。这种方式存在两个缺点，一是容易受采集数据的样本影响，容易误触发。二是触发判断的时间与信号捷变的时间存在信号处理延时以及fpga流水线延时的影响，当使用触发输出信号时，就会产生较大的时差。
因此本发明提出一种利用FPGA的BCT触发设计方法。
发明内容
本发明提供了一种利用FPGA的BCT触发设计方法，用于实现对包装FPGA进行全时间周期管理和FPGA的实时监测并且提升FPGA的BCT电路增益效率。
本发明信号源频率方面提供了一种利用FPGA的BCT触发设计方法，所述方法包括：
采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据；
将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；
利用所述不同周期BCT电路增益信号源幅度带宽对所述增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
分别将每个功率信号源幅度配置DAC值信息输入所述FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
结合信号源频率方面，在本发明信号源频率方面的信号源频率实施方式中，所述采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据，包括：
利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数；
获取信号源幅度属性集合，并对所述信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度；
利用所述不同触发属性信号源幅度，对所述多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数；
利用每个触发属性信号源幅度对应的触发测量参数生成所述多项式系数对应的不同信号源幅度状态数据。
结合信号源频率方面，在本发明信号源频率方面的功率信号源幅度实施方式中，所述将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数，包括：
对所述不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值；
将所述目标信号源幅度DAC差值输入设定的FPGA数据校准模型，其中，所述FPGA数据校准模型包括：四层长短时记忆网络、三层门限循环网络以及全连接网络；
通过所述FPGA数据校准模型对所述目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值；
利用所述目标触发值从设定的测量校准列表中查询所述增益电平对应的信号源频率测量校准参数。
结合信号源频率方面，在本发明信号源频率方面的第三实施方式中，所述利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽，包括：
利用所述信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围
利用所述差值范围，分别对所述不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值；
对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
结合信号源频率方面，在本发明信号源频率方面的第四实施方式中，所述利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽，包括：
调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果；
对所述增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号；
对所述触发信号进行匹配，得到匹配参数；
利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
结合信号源频率方面，在本发明信号源频率方面的第五实施方式中，所述利用数据校准的包FPGA监测方法还包括：
分别将所述不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，所述FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；
通过所述FPGA误差校准模型集对所述不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数；
对所述FPGA温度检测参数、所述FPGA能耗检测参数以及所述FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
结合信号源频率方面，在本发明信号源频率方面的第六实施方式中，所方法还包括：
利用所述目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配目标包FPGA维护方案；
利用所述增益电平维护方案对所述增益电平进行全时间周期监控
本发明功率信号源幅度方面提供了一种利用FPGA的BCT触发设计系统，所述系统包括：
不同信号源幅度集成模块，用于采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据
信号源频率校准模块，用于将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
带宽模块，用于利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；
配置模块，用于利用所述不同周期BCT电路增益信号源幅度带宽对所述增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
功率信号源幅度校准模块，用于分别将每个功率信号源幅度配置DAC值信息输入所述FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
匹配模块，用于利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的信号源频率实施方式中，所述不同信号源幅度集成模块具体用于：
利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数；
获取信号源幅度属性集合，并对所述信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度；
利用所述不同触发属性信号源幅度，对所述多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数；
利用每个触发属性信号源幅度对应的触发测量参数生成所述多项式系数对应的不同信号源幅度状态数据。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的功率信号源幅度实施方式中，所述信号源频率校准模块具体用于：
对所述不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值；
将所述目标信号源幅度DAC差值输入设定的FPGA数据校准模型，其中，所述FPGA数据校准模型包括：四层长短时记忆网络、三层门限循环网络以及全连接网络；
通过所述FPGA数据校准模型对所述目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值；
利用所述目标触发值从设定的测量校准列表中查询所述增益电平对应的一测量校准参数。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的第三实施方式中，所述带宽模块具体用于：
利用所述信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围；
利用所述差值范围，分别对所述不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值；
对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的第四实施方式中，所述匹配模块具体用于：
调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果；
对所述增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号；
对所述触发信号进行匹配，得到匹配参数；
利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的第五实施方式中，所述系统还包括：
误差校准模块，用于分别将所述不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，所述FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；通过所述FPGA误差校准模型集对所述不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数；对所述FPGA温度检测参数、所述FPGA能耗检测参数以及所述FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
结合功率信号源幅度方面，在本发明功率信号源幅度方面的第六实施方式中，所述系统还包括：
FPGA维护模块，用于利用所述目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配增益电平维护方案；利用所述增益电平维护方案对所述增益电平进行全时间周期监控。
本发明提供的技术方案中，将不同信号源幅度状态数据输入FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取功率信号源幅度配置DAC值信息；分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到功率信号源幅度测量校准参数；利用功率信号源幅度测量校准参数生成触发信号，并利用触发信号匹配参数选取触发信号最高的目标BCT电路增益信号源幅度带宽，本发明通过对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，从而高效的选取出最优的目标BCT电路增益信号源幅度带宽，通过对增益电平进行配置DAC值全方位监控，这种方式就避免了信号处理延时和流水线延时，同时触发判断的准确性依赖于电压比较器的线性度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以利用这些附图获得其他的附图。
图1为本发明实施例中一种利用FPGA的BCT触发设计方法的一个实施例示意图；
图2为本发明实施例中FPGA配置DAC值校准的流程图；
图3为本发明实施例中信号源幅度调整和信号源幅度带宽的流程图；
图4为本发明实施例中选取触发信号最高的目标BCT电路增益信号源幅度带宽的流程图。
具体实施方式
为便于理解，下面对本发明实施例的具体流程进行描述，请参阅图1，本发明实施例中一种利用FPGA的BCT触发设计方法的一个实施例包括：
A1、采集增益电平的多项式系数，并对多项式系数进行信息解析，得到不同信号源幅度状态数据；
可以理解的是，本发明的执行主体可以为一种利用FPGA的BCT触发设计系统，可以是终端或者服务器，具体此处不做限定。本发明实施例以服务器为执行主体为例进行说明。
具体的，服务器采集增益电平的多项式系数，其中，服务器通过配置DAC值监测装置对该增益电平进行配置DAC值信息采集，得到多项式系数，进而服务器获取信号源幅度属性集合，并利用该信号源幅度属性集合确定对应的不同触发属性信号源幅度，最终，服务器利用该不同触发属性信号源幅度对该多项式系数进行信息解析，得到不同信号源幅度状态数据。
A2、将不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
具体的，服务器将不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，其中，该不同信号源幅度状态信息中包括该增益电平的FPGA信息，进一步的，服务对该不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值，进而服务器将该目标信号源幅度DAC差值输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数
A3、利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；
需要说明的是，利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，其中，在进行信号源幅度调整及信号源幅度带宽时，服务器利用该信号源频率测量校准参数对该不同信号源幅度状态数据进行差值范围校准，确定每一信号源幅度状态数据的差值范围，进一步的，服务器利用该每一信号源幅度状态数据的差值范围对该不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽。
A4、利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
具体的，利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，其中，服务器自动获取增益电平的标准BCT电路增益信号源幅度，以及增益电平的的FPGA类型信息，利用FPGA类型信息，生成监测值，其中，该监测值用于表征增益电平的BCT电路增益质量、BCT电路增益状况以及应用该标准BCT电路增益信号源幅度是否适合用于BCT电路增益，进一步的，服务器利用监测值调整增益电平的标准BCT电路增益信号源幅度，最终，服务器利用该不同周期BCT电路增益信号源幅度带宽及监测值对增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息。
A5、分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
具体的，分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，其中，服务器利用不同功率信号源幅度配置DAC值信息构建产品BCT电路增益工序信息并发送至FPGA数据校准模型，服务器发送产品识别信息至FPGA数据校准模型，进一步的，服务器利用该FPGA数据校准模型利用产品识别信息和产品BCT电路增益工序信息生成产品信息，最终，服务器利用该产品信息进行配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数。
A6、利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对触发信号进行匹配，得到匹配参数，以及利用匹配参数从不同周期BCT电路增益信号源幅度带宽中选取触发信号最高的目标BCT电路增益信号源幅度带宽。
具体的，调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果，对增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号，对触发信号进行匹配，得到匹配参数，利用匹配参数从不同周期BCT电路增益信号源幅度带宽中选取触发信号最高的目标BCT电路增益信号源幅度带宽。
本发明实施例中，将不同信号源幅度状态数据输入FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取功率信号源幅度配置DAC值信息；分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到功率信号源幅度测量校准参数；利用功率信号源幅度测量校准参数生成触发信号，并利用触发信号匹配参数选取触发信号最高的目标BCT电路增益信号源幅度带宽，本发明通过对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，从而高效的选取出最优的目标BCT电路增益信号源幅度带宽，通过对增益电平进行配置DAC值全方位监控，实现了对包装FPGA进行全时间周期管理和FPGA的实时监测，进而提升了FPGA的BCT电路增益效率。
在一具体实施例中，执行步骤A1的过程可以具体包括如下步骤：
利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数；
获取信号源幅度属性集合，并对信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度；
利用不同触发属性信号源幅度，对多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数；
利用每个触发属性信号源幅度对应的触发测量参数生成多项式系数对应的不同信号源幅度状态数据。
具体的，利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数，获取信号源幅度属性集合，并对信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度，其中，通过服务器获取标识处理节点用于处理信号源幅度属性集合的周期标识信息，服务器利用周期标识信息，判断服务器是否支持采用设定的标识处理算法处理信号源幅度属性集合，在判断到服务器支持处理信号源幅度属性集合的情况下，服务器通过该设定的标识处理算法对信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度，进一步的，服务器利用不同触发属性信号源幅度，对多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数，其中，服务器对多项式系数进行时间序列分块及利用SSI的模态信号源幅度识别，采用模糊C均值触发测量进行稳定轴自动拾取，得到初始模态信号源幅度，利用得到的初始模态信号源幅度，利用层次触发测量对多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数。最终，服务器利用每个触发属性信号源幅度对应的触发测量参数生成多项式系数对应的不同信号源幅度状态数据。
在一具体实施例中，如图2所示，执行步骤A2的过程可以具体包括如下步骤：
B1、对不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值；
B2、将目标信号源幅度DAC差值输入设定的FPGA数据校准模型，其中，FPGA数据校准模型包括：四层长短时记忆网络、三层门限循环网络以及全连接网络；
B3、通过FPGA数据校准模型对目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值；
B4、利用目标触发值从设定的测量校准列表中查询增益电平对应的信号源频率测量校准参数。
具体的，对不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值，其中，通过获取寄存器配置指令，寄存器配置指令包括信号源幅度状态计算DAC差值和寄存器配置形式，进一步的，服务器利用寄存器配置形式查询寄存器配置推导表，获取待使用DAC差值映射算法，进而服务器利用该待使用DAC差值映射算法对不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值，进一步的，服务器将目标信号源幅度DAC差值输入设定的FPGA数据校准模型，其中，FPGA数据校准模型包括：四层长短时记忆网络、三层门限循环网络以及全连接网络；通过FPGA数据校准模型对目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值，其中，服务器接收目标信号源幅度DAC差值及其属性时间戳和信号源幅度类型数据后，对接收的信号源幅度类型数据进行异常数据处理，具体的，服务器采用窗口移动的方式分别对处理后的目标信号源幅度DAC差值进行触发信号源幅度提取，获得实时触发信号源幅度，对自动学习数据组库中数据进行触发信号源幅度提取和信号源幅度测量校准，输出目标触发值，利用目标触发值从设定的测量校准列表中查询增益电平对应的信号源频率测量校准参数。
在一具体实施例中，如图3所示，执行步骤A3的过程可以具体包括如下步骤：
C1、利用信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围；
C2、利用差值范围，分别对不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值；
C3、对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
具体的，服务器利用信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围，其中，专家对每个信号源幅度状态数据进行映射值计算，通过改进区间层次校准法将判断区间的不确定型取值转换为确定型取值，构造区间判断DAC差值，并计算该DAC差值的最大触发值和触发向量，对区间判断DAC差值的一致性进行检验，构建每个信号源幅度状态数据的差值范围。进一步的，服务器利用差值范围，分别对不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值，其中，利用预设数据库的信号源幅度调整规则生成信号源幅度空间，其中，信号源幅度空间可被划分为不同子空间，不同子空间中至少包括目标子空间，在目标子空间进行信号源幅度采样，得到不同信号源幅度状态数据，评估每个信号源幅度状态数据的性能得分，以确定目标信号源幅度状态数据，利用评估出的目标信号源幅度状态数据对预设数据库进行信号源幅度调整，进而分别对不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值。最终，服务器对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
在一具体实施例中，如图4所示，执行步骤A4的过程可以具体包括如下步骤：
D1、调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果；
D2、对增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号；
D3、对触发信号进行匹配，得到匹配参数；
D4、利用匹配参数从不同周期BCT电路增益信号源幅度带宽中选取触发信号最高的目标BCT电路增益信号源幅度带宽。
具体的，服务器调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果，其中，服务器运用对数计算，将求解高斯模型幅值、中心及方差信号源幅度的计算转换为了求解超定增益偏移二次方程组系数的计算，在方程组中引入权重因子，采用最小二乘法推导方程组系数求解公式，其中，该方程组系数求解公式即上述设定的增益偏移模型，进一步的，服务器对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果然后求出方程组系数，由方程组系数反解高斯模型的幅值、中心及方差信号源幅度，然后利用高斯模型得到能谱单能峰的高斯模型拟合参数，得到增益偏移计算结果，进一步的，服务器对增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号，其中，服务器在预设的信号类型和增益偏移计算结果生成方法的映射关系中，查找与信号类型对应的增益偏移计算结果生成方法，在预设的信号关键词集合和转换字段集合的对应关系中查找与信号关键词对应的至少一个转换字段，转换字段集合包括数据库中的目标数据表中的各个字段，利用带宽语法和查找到的转换字段，确定转换字段对应的信号数值，利用信号数值和增益偏移计算结果生成方法，对增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号。进而服务器对触发信号进行匹配，得到匹配参数，最终，服务器利用匹配参数从不同周期BCT电路增益信号源幅度带宽中选取触发信号最高的目标BCT电路增益信号源幅度带宽。
在一具体实施例中，上述方法还包括如下步骤：
分别将不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；
通过FPGA误差校准模型集对不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数；
对FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
具体的，服务器分别将不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；通过FPGA误差校准模型集对不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数，其中，服务器获取不同信号源幅度状态数据，构建信号源幅度状态数据DAC差值，并对其进行处理，建立标准信号源幅度状态数据DAC差值，进一步的，服务器利用该标准信号源幅度状态数据DAC差值，通过FPGA误差校准模型集对不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数。最终，服务器对FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
在一具体实施例中，上述方法还包括如下步骤：
利用目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配增益电平维护方案；
利用增益电平维护方案对增益电平进行全时间周期监控。
具体的，服务器利用目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配增益电平维护方案；其中，标准包装FPGA维护方案下，将预期包装FPGA维护流程作为实际包装FPGA维护流程的标准值，进而将该包装FPGA维护流程的标准值预期包装FPGA维护流程进行匹配，若数值大于预期包装FPGA维护流程，则不断迭代调整实际包装FPGA维护流程的标准值，直至总额小于或等于预期包装FPGA维护流程且最接近预期包装FPGA维护流程时，确定不同周期包装FPGA维护方案，进一步的，服务器从不同周期包装FPGA维护方案中匹配增益电平维护方案，最终，服务器利用增益电平维护方案对增益电平进行全时间周期监控。
上面对本发明实施例中一种利用FPGA的BCT触发设计方法进行了描述，下面对本发明实施例中一种利用FPGA的BCT触发设计系统进行描述，本发明实施例中一种利用FPGA的BCT触发设计系统一个实施例包括：
不同信号源幅度集成模块1，用于采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据；
信号源频率校准模块2，用于将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
带宽模块3，用于利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；
配置模块4，用于利用所述不同周期BCT电路增益信号源幅度带宽对所述增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
功率信号源幅度校准模块5，用于分别将每个功率信号源幅度配置DAC值信息输入所述FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
匹配模块6，匹配模块，用于利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
通过上述各个组成部分的协同合作，将不同信号源幅度状态数据输入FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取功率信号源幅度配置DAC值信息；分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到功率信号源幅度测量校准参数；利用功率信号源幅度测量校准参数生成触发信号，并利用触发信号匹配参数选取触发信号最高的目标BCT电路增益信号源幅度带宽，本发明通过对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，从而高效的选取出最优的目标BCT电路增益信号源幅度带宽，通过对增益电平进行配置DAC值全方位监控，实现了对包装FPGA进行全时间周期管理和FPGA的实时监测，进而提升了FPGA的BCT电路增益效率。
本发明实施例中一种利用FPGA的BCT触发设计系统另一个实施例包括：
不同信号源幅度集成模块1，用于采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据；
信号源频率校准模块2，用于将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
带宽模块3，用于利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；
配置模块4，用于利用所述不同周期BCT电路增益信号源幅度带宽对所述增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
功率信号源幅度校准模块5，用于分别将每个功率信号源幅度配置DAC值信息输入所述FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
匹配模块6，用于利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成评价信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
可选的，所述不同信号源幅度集成模块1具体用于：
利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数；
获取信号源幅度属性集合，并对所述信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度；
利用所述不同触发属性信号源幅度，对所述多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数；
利用每个触发属性信号源幅度对应的触发测量参数生成所述多项式系数对应的不同信号源幅度状态数据。
可选的，所述信号源频率校准模块2具体用于：
对所述不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值；
将所述目标信号源幅度DAC差值输入设定的FPGA数据校准模型，其中，所述FPGA数据校准模型包括：四层长短时记忆网络、三层门限循环网络以及全连接网络；
通过所述FPGA数据校准模型对所述目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值；
利用所述目标触发值从设定的测量校准列表中查询所述增益电平对应的信号源频率测量校准参数。
可选的，所述带宽模块3具体用于：
利用所述信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围；
利用所述差值范围，分别对所述不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值；
对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
可选的，所述匹配模块6具体用于：
调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果；
对所述增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号；
对所述触发信号进行匹配，得到匹配参数；
利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
可选的，所述系统还包括
误差校准模块7，用于分别将所述不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，所述FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；通过所述FPGA误差校准模型集对所述不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数；对所述FPGA温度检测参数、所述FPGA能耗检测参数以及所述FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
可选的，所述系统还包括：
FPGA维护模块8，用于利用所述目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配增益电平维护方案；利用所述增益电平维护方案对所述增益电平进行全时间周期监控。
本发明实施例中，将不同信号源幅度状态数据输入FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；利用信号源频率测量校准参数，对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，得到不同周期BCT电路增益信号源幅度带宽；利用不同周期BCT电路增益信号源幅度带宽对增益电平进行BCT电路增益监测，并分别获取功率信号源幅度配置DAC值信息；分别将每个功率信号源幅度配置DAC值信息输入FPGA数据校准模型进行FPGA配置DAC值校准，得到功率信号源幅度测量校准参数；利用功率信号源幅度测量校准参数生成触发信号，并利用触发信号匹配参数选取触发信号最高的目标BCT电路增益信号源幅度带宽，本发明通过对不同信号源幅度状态数据进行信号源幅度调整和信号源幅度带宽，从而高效的选取出最优的目标BCT电路增益信号源幅度带宽，通过对增益电平进行配置DAC值全方位监控，实现了对包装FPGA进行全时间周期管理和FPGA的实时监测，进而提升了FPGA的BCT电路增益效率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。利用这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机FPGA(可以是个人计算机，服务器，或者网络FPGA等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(randomacceS memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术触发进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种利用FPGA的BCT触发设计方法，其特征在于，包括：
采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据，上位机发送扫频相关的中心频率、分析带宽、参考电平参数；
校准软件配置信号源频率、功率，将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数；
利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度和信号源幅度带宽调整，得到不同周期BCT电路增益信号源幅度带宽；
利用所述不同周期BCT电路增益信号源幅度带宽对所述增益电平进行BCT电路增益监测，并分别获取每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度配置DAC值信息；
分别将每个功率信号源幅度配置DAC值信息输入所述FPGA数据校准模型进行FPGA配置DAC值校准，得到每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数；
利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽；
所述采集增益电平的多项式系数，并对所述多项式系数进行信息解析，得到不同信号源幅度状态数据，包括：
利用设定的配置DAC值监测装置，采集增益电平的配置DAC值信息，得到多项式系数；
获取信号源幅度属性集合，并对所述信号源幅度属性集合进行触发标识处理，得到不同触发属性信号源幅度；
利用所述不同触发属性信号源幅度，对所述多项式系数进行信号源幅度触发测量，得到每个触发属性信号源幅度对应的触发测量参数；
利用每个触发属性信号源幅度对应的触发测量参数生成所述多项式系数对应的不同信号源幅度状态数据；
所述将所述不同信号源幅度状态数据输入设定的FPGA数据校准模型进行FPGA配置DAC值校准，得到信号源频率测量校准参数，包括：
对所述不同信号源幅度状态数据进行寄存器配置，得到目标信号源幅度DAC差值；
将所述目标信号源幅度DAC差值输入设定的FPGA数据校准模型；
通过所述FPGA数据校准模型对所述目标信号源幅度DAC差值进行信号源幅度触发提取和信号源幅度测量校准，输出目标触发值；
利用所述目标触发值从设定的测量校准列表中查询所述增益电平对应的信号源频率测量校准参数；
所述利用所述信号源频率测量校准参数，对所述不同信号源幅度状态数据进行信号源幅度和信号源幅度带宽调整，得到不同周期BCT电路增益信号源幅度带宽，包括：利用所述信号源频率测量校准参数，构建每个信号源幅度状态数据的差值范围；
利用所述差值范围，分别对所述不同信号源幅度状态数据进行信号源幅度调整，得到每个信号源幅度状态数据的不同信号源幅度调整值；
对每个信号源幅度状态数据的不同信号源幅度调整值进行信号源幅度带宽，生成不同周期BCT电路增益信号源幅度带宽。
2.如权利要求1所述的一种利用FPGA的BCT触发设计方法，其特征在于，所述利用每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数生成触发信号，并对所述触发信号进行匹配，得到匹配参数，以及利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽，包括：
调用设定的增益偏移模型，对每个周期BCT电路增益信号源幅度带宽对应的功率信号源幅度测量校准参数进行增益偏移计算，得到增益偏移计算结果；
对所述增益偏移计算结果进行信号转换，得到每个功率信号源幅度测量校准参数对应的触发信号；
对所述触发信号进行匹配，得到匹配参数；
利用所述匹配参数从所述不同周期BCT电路增益信号源幅度带宽中选取所述触发信号最高的目标BCT电路增益信号源幅度带宽。
3.如权利要求1所述的一种利用FPGA的BCT触发设计方法，其特征在于，该方法还包括：
分别将所述不同信号源幅度状态数据输入设定的FPGA误差校准模型集，其中，所述FPGA误差校准模型集包括：FPGA温度检测模型、FPGA能耗检测模型以及FPGA误差率校准模型；
通过所述FPGA误差校准模型集对所述不同信号源幅度状态数据进行FPGA误差校准，得到FPGA温度检测参数、FPGA能耗检测参数以及FPGA误差率校准参数；
对所述FPGA温度检测参数、所述FPGA能耗检测参数以及所述FPGA误差率校准参数进行参数融合，生成目标FPGA误差校准参数。
4.如权利要求3所述的一种利用FPGA的BCT触发设计方法，其特征在于，该方法还包括：
利用所述目标FPGA误差校准参数，从不同周期包装FPGA维护方案中匹配增益电平维护方案；
利用所述增益电平维护方案对所述增益电平进行全时间周期监控。
CN202311726479.2A 2023-12-15 2023-12-15 一种利用fpga的bct触发设计方法 Active CN117709262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311726479.2A CN117709262B (zh) 2023-12-15 2023-12-15 一种利用fpga的bct触发设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311726479.2A CN117709262B (zh) 2023-12-15 2023-12-15 一种利用fpga的bct触发设计方法

Publications (2)

Publication Number Publication Date
CN117709262A CN117709262A (zh) 2024-03-15
CN117709262B true CN117709262B (zh) 2024-07-09

Family

ID=90161920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311726479.2A Active CN117709262B (zh) 2023-12-15 2023-12-15 一种利用fpga的bct触发设计方法

Country Status (1)

Country Link
CN (1) CN117709262B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT73732A (en) * 1980-09-26 1981-10-01 Nat Res Dev Process for controlling electric induction motors and their controllers
CN108957305A (zh) * 2018-04-28 2018-12-07 加码技术有限公司 一种可控硅检测装置以及检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349296B2 (en) * 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT73732A (en) * 1980-09-26 1981-10-01 Nat Res Dev Process for controlling electric induction motors and their controllers
CN108957305A (zh) * 2018-04-28 2018-12-07 加码技术有限公司 一种可控硅检测装置以及检测方法

Also Published As

Publication number Publication date
CN117709262A (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
Lai et al. Quickest search over multiple sequences
CN116382224B (zh) 一种基于数据分析的包装设备监测方法及系统
CN109472231B (zh) 变电站谐波源定位方法及装置、计算机可读存储介质
CN116400161B (zh) 激光器的设备校准方法、装置、设备及存储介质
CN115902647A (zh) 一种电池状态智能监测方法
CN114337792A (zh) 卫星通信信号故障诊断方法及装置
CN117827568A (zh) 测试设备稳定性的监控方法、装置、电子设备和存储介质
CN113098912B (zh) 用户账户异常的识别方法、装置、电子设备及存储介质
CN117709262B (zh) 一种利用fpga的bct触发设计方法
CN118400291A (zh) 一种通信信息监测方法和系统
CN109459614A (zh) 一种频谱分析仪及其搜索信号的方法
US9667302B2 (en) Fast calibration
CN113703401B (zh) 异常检测算法的配置方法、装置、电子设备和存储介质
Zhang et al. Calibrating the confidence of large language models by eliciting fidelity
US8072892B2 (en) Generating test sets
CN111245531B (zh) 通过分析设备模块功率进行参数自适应调节的方法
CN115902389B (zh) 量子比特频率的测量方法、量子测控系统及量子计算机
CN110208727B (zh) 故障指示器精度校验测试的处理方法、处理装置与系统
Ahasan et al. Benchmarking unsupervised machine learning for mobile network anomaly detection
CN111541427A (zh) 一种功率校准方法、预警方法、预警装置及系统
US20240151768A1 (en) Signal processing method and abnormal sound detection system
CN110672989A (zh) 一种自适应局部放电谱图相位修正方法及修正系统
CN113822580B (zh) 一种设备工况评估方法以及相关设备
CN115508658B (zh) 一种压电陶瓷自动极化分析的方法及装置
CN117871917B (zh) 用于多功能设备的信号模拟控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant