Nothing Special   »   [go: up one dir, main page]

CN117637954B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117637954B
CN117637954B CN202410101775.1A CN202410101775A CN117637954B CN 117637954 B CN117637954 B CN 117637954B CN 202410101775 A CN202410101775 A CN 202410101775A CN 117637954 B CN117637954 B CN 117637954B
Authority
CN
China
Prior art keywords
layer
type
emitting diode
light
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410101775.1A
Other languages
English (en)
Other versions
CN117637954A (zh
Inventor
刘春杨
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202410101775.1A priority Critical patent/CN117637954B/zh
Publication of CN117637954A publication Critical patent/CN117637954A/zh
Application granted granted Critical
Publication of CN117637954B publication Critical patent/CN117637954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。其中,发光二极管外延片依次包括衬底,依次层叠于所述衬底上的N型半导体层、多量子阱层和P型半导体层;所述P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;其中,所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。实施本发明,可提升发光二极管的发光效率,降低其工作电压。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
理想的n型和p型材料是各种半导体材料得以应用的前提,是各种半导体器件发挥良好性能的基础。对于已经进入市场化生产的GaN基LED器件,n型掺杂已经具备较成熟的技术,p型掺杂仍是目前阻碍GaN基LED进一步发展的障碍,p型GaN基材料的空穴浓度和空穴迁移率是直接影响器件的发光效率的重要参数。Mg是p型GaN基材料的主要掺杂剂,由于Mg的掺杂效率低、激活效率低、以及空穴的迁移率低,导致量子阱内的空穴浓度偏低,发光效率不高。为了提高空穴浓度,常用的方法是增加Mg的掺杂浓度,而Mg的掺杂浓度过高,会导致p-GaN层的晶体质量严重下降,产生更多缺陷;当Mg的掺杂浓度降低,p-GaN层的晶体质量可以改善,但掺杂浓度下降,导致最终的空穴浓度降低。另外,也有学者提出p-InGaN/AlGaN极化掺杂,利用极化效应提高Mg的掺杂效率,但是InGaN中的In组分对生长温度极其敏感,需要较低的生长温度,可能导致晶体质量的下降,而AlGaN中掺杂的Mg激活能更高,导致激活效率更低,这些方法都难以兼顾晶体质量与掺杂效率。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的空穴浓度和空穴迁移率,提升发光效率。
为了解决上述问题,本发明公开了一种发光二极管外延片,包括衬底,依次层叠于所述衬底上的N型半导体层、多量子阱层和P型半导体层;所述P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;
其中,所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。
作为上述技术方案的改进,所述第一P型GaN层的厚度为1nm~5nm,所述第二P型GaN层的厚度为1nm~5nm,所述二维InSe层的厚度为0.8nm~1.6nm。
作为上述技术方案的改进,所述第一P型GaN层的厚度小于所述第二P型GaN层的厚度。
作为上述技术方案的改进,所述第一P型GaN层的掺杂浓度为5×1019cm-3~1×1021cm-3,第二P型GaN层的掺杂浓度为1×1019cm-3~1×1020cm-3
作为上述技术方案的改进,所述发光二极管外延片包括衬底和依次层叠于衬底上的缓冲层、非掺杂半导体层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层。
作为上述技术方案的改进,所述缓冲层为AlN层,其厚度为15nm~50nm;
所述非掺杂半导体层为非掺杂GaN层,其厚度为1μm~3μm;
所述N型半导体层为N型GaN层,其厚度为1μm~3μm,掺杂浓度为5×1018cm-3~1×1020cm-3
所述多量子阱层为周期性结构,周期数为6~12,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层,所述InGaN量子阱层的厚度为2nm~4nm,其In组分占比为0.1~0.5,所述GaN量子垒层的厚度为8nm~20nm;
所述电子阻挡层为AlGaN层,其厚度为20nm~100nm,Al组分占比为0.1~0.5;
所述P型接触层为第三P型GaN层,其厚度为10nm~50nm,掺杂浓度为5×1019cm-3~1×1020cm-3
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长N型半导体层、多量子阱层和P型半导体层;
所述P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;其中,所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。
作为上述技术方案的改进,所述第一P型GaN层的生长温度为800℃~1000℃,生长压力为3000torr~4000torr;
所述第二P型GaN层的生长温度为800℃~1000℃,生长压力为100torr~600torr;
所述二维InSe层的生长温度为400℃~650℃,生长压力为0.1torr~5torr。
作为上述技术方案的改进,所述发光二极管外延片包括衬底和依次层叠于衬底上的缓冲层、非掺杂半导体层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;所述多量子阱层包括InGaN量子阱层和GaN量子垒层;
所述缓冲层的生长温度为400℃~650℃,生长压力为1torr~10torr;
所述非掺杂半导体层的生长温度为1050℃~1200℃,生长压力为100torr~300torr;
所述N型半导体层的生长温度为1100℃~1200℃,生长压力为100torr~300torr;
所述InGaN量子阱层的生长温度为700℃~900℃,生长压力为100torr~300torr;
所述GaN量子垒层的生长温度为900℃~1000℃,生长压力为100torr~300torr;
所述电子阻挡层的生长温度为1000℃~1100℃,生长压力为50torr~100torr;
所述P型接触层的生长温度为900℃~1000℃,生长压力为100torr~300torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片中,P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。基于该结构的P型半导体层中,第一P型GaN层为立方闪锌矿结构,其具有反向对称性,体内不存在自发极化效应,材料内部声子散射小,Mg掺杂效率高,具有更高的空穴迁移率,但其化学稳定性和表面平整度相对较差。第二P型GaN层为六方纤锌矿结构,其具有非中心对称性,体内存在自发极化效应,导致Mg掺杂效率并不高,且空穴迁移率偏低,但是六方纤锌矿结构的GaN化学性质稳定,且表面平整度好。二维InSe层具有低的电阻率和高的电子空穴迁移率,可以提高P型掺杂层的空穴迁移率和降低LED的工作电压。通过第一P型GaN层、第二P型GaN层、二维InSe层的周期性循环,可结合几者的优势,不仅确保了第一P型GaN层的性质稳定,确保了整体P型半导体层的平整度,也提升了掺杂效率,提升了空穴迁移率,进而提升了发光二极管的发光效率,也降低了其工作电压。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1,本发明公开了一种发光二极管外延片,其包括衬底1、依次层叠于衬底1上的N型半导体层2、多量子阱层3和P型半导体层4。P型半导体层4为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层41、第二P型GaN层42和二维InSe层43;其中,第一P型GaN层41中GaN为立方闪锌矿结构,第二P型GaN层42中GaN为六方纤锌矿结构。基于该结构,不仅可提升掺杂浓度,而且还可提升空穴迁移率,进而提升发光效率,降低工作电压。
具体的,第一P型GaN层41的厚度为1nm~5nm,示例性的为1.5nm、2nm、2.5nm、3nm、3.5nm、4nm或4.5nm,但不限于此。优选的为1nm~3nm,更优选的为2nm~3nm。
第二P型GaN层42的厚度为1nm~5nm,示例性的为1.5nm、2nm、2.5nm、3nm、3.5nm、4nm或4.5nm,但不限于此。优选的为2nm~4.5nm,更优选的为3nm~4nm。
优选的,在一个实施例中,第一P型GaN层41的厚度小于第二P型GaN层42的厚度,以提升两者生长完成后的平整度,为后续二维InSe层43的生长提供良好的条件,也提升P型半导体层4的整体平整度。
其中,二维InSe层43的厚度为0.8nm~1.6nm,其为单层结构,可促进空穴迁移。优选的,二维InSe层43的厚度为1nm~1.6nm。
其中,第一P型GaN层41的掺杂浓度为5×1019cm-3~5×1021cm-3,由于其Mg掺杂效率较高,故采用相对更高的掺杂浓度。示例性的,第一P型GaN层41的掺杂浓度为7×1019cm-3、9×1019cm-3、1×1020cm-3、3×1020cm-3、6×1020cm-3、9×1020cm-3、2×1021cm-3、4×1021cm-3,但不限于此。优选的为5×1019cm-3~1×1021cm-3,更优选的为5×1019cm-3~5×1020cm-3
其中,第二P型GaN层42的掺杂浓度为5×1018cm-3~1×1020cm-3,由于本发明在第一P型GaN层41中采用了较高的Mg掺杂浓度,故在第二P型GaN层42中采用了较低的Mg掺杂浓度,相应地也改善了第二P型GaN层42的晶体质量,使得其更容易对第一P型GaN层41形成良好的填平。示例性的,第二P型GaN层42的掺杂浓度为6×1018cm-3、8×1018cm-3、9.5×1018cm-3、2.5×1019cm-3、4×1019cm-3、6×1019cm-3或8×1019cm-3,但不限于此。优选的为1×1019cm-3~1×1020cm-3。更优选的为2×1019cm-3~7×1019cm-3
其中,在本发明的一个实施例之中,发光二极管外延片包括衬底1和依次层叠于衬底1上的缓冲层5、非掺杂半导体层6、N型半导体层2、多量子阱层3、电子阻挡层7、P型半导体层4和P型接触层8。
其中,衬底1为蓝宝石衬底、硅衬底或碳化衬底,但不限于此。
其中,缓冲层5为AlN层或GaN层,但不限于此。优选的,缓冲层5为AlN层。缓冲层5的厚度为15nm~50nm。
其中,非掺杂半导体层6为非掺杂GaN层或非掺杂AlGaN层,但不限于此。优选的为非掺杂GaN层。非掺杂半导体层6的厚度为1μm~3μm。
其中,N型半导体层2为N型GaN层或N型AlGaN层,但不限于此。优选的为N型GaN层,其Si掺杂浓度为5×1018cm-3~1×1020cm-3,厚度为1μm~3μm。
其中,多量子阱层3为InGaN-GaN型多量子阱、InGaN-AlGaN型多量子阱或AlGaN-AlGaN型多量子阱,但不限于此。优选的,多量子阱层3为周期性结构,周期数为6~12,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层,InGaN量子阱层的厚度为2nm~4nm,其In组分占比为0.1~0.5,GaN量子垒层的厚度为8nm~20nm。
其中,电子阻挡层7为AlGaN层、AlInGaN层,但不限于此。优选的为AlGaN层,其厚度为20nm~100nm,其Al组分占比为0.1~0.5。
具体的,P型接触层8可为第三P型GaN层或P型InGaN层,但不限于此。优选的,P型接触层8为第三P型GaN层,其厚度为10nm~50nm,掺杂浓度为5×1019cm-3~1×1020cm-3
相应的,参考图2,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长N型半导体层、多量子阱层和P型半导体层;
优选的,在本发明的一些实施方式中,步骤S2包括:
S21:在衬底上生长缓冲层;
其中,可通过PVD、MOCVD、MBE或VPE生长缓冲层,但不限于此。
优选的,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层。其生长温度为400℃~650℃,生长压力为1torr~10torr;溅射功率为2000W~4000W。
更优选的,在PVD生长AlN层完成后,将衬底加载到MOCVD中,并在氢气气氛下退火,退火温度为1000℃~1200℃,退火压力为150torr~500torr,退火时间为5min~10min。
S22:在缓冲层上生长非掺杂半导体层;
其中,可通过PVD、MOCVD、MBE或VPE生长非掺杂半导体层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层,作为非掺杂半导体层,其生长温度为1050℃~1200℃,生长压力为100torr~300torr。
S23:在非掺杂半导体层上生长N型半导体层;
其中,可通过MOCVD、MBE或VPE生长N型半导体层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,作为N型半导体层;其生长温度为1100℃~1200℃,生长压力为100torr~300torr。
S24:在N型半导体层上生长多量子阱层;
具体的,可通过MOCVD、MBE或VPE生长多量子阱层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD周期性生长InGaN量子阱层和GaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为700℃~900℃,生长压力为100torr~300torr;GaN量子垒层的生长温度为900℃~1000℃,生长压力为100torr~300torr。
S25:在多量子阱层上生长电子阻挡层;
其中,可通过PVD、MOCVD或MBE生长电子阻挡层;但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长AlGaN层,其生长温度为1000℃~1100℃,生长压力为50torr~100torr。
S26:在电子阻挡层上生长P型半导体层;
具体的,步骤S26包括:
S261:生长第一P型GaN层;
其中,通过MOCVD生长第一P型GaN层,并控制其生长温度为800℃~1000℃,生长压力为3000torr~4000torr;基于该生长条件,可得到立方闪锌矿结构的GaN晶体。
S262:在第一P型GaN层上生长第二P型GaN层;
其中,通过MOCVD生长第二P型GaN层,并控制其生长温度为800℃~1000℃,生长压力为100torr~600torr;基于该生长条件,可得到六方纤锌矿结构的GaN晶体。
S263:在第二P型GaN层上生长二维InSe层;
其中,通过MOCVD生长二维InSe层,其生长温度为400℃~650℃,生长压力为0.1torr~5torr,生长过程中所采用的In源为TMIn,Se源为DMSe。
S264:周期性重复步骤S261~S263,直至得到P型半导体层;
S27:在P型半导体层上生长P型接触层;
具体的,可通过MOCVD、MBE或VPE生长P型接触层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长第三P型GaN层,作为P型接触层,其生长温度为900℃~1000℃,生长压力为100torr~300torr。
进一步优选的,在P型接触层生长完成后,在氮气气氛中退火5min~15min,退火温度为650℃~850℃。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1,本实施例提供一种发光二极管外延片,其包括衬底1,依次层叠于衬底1上的缓冲层5、非掺杂半导体层6、N型半导体层2、多量子阱层3、电子阻挡层7、P型半导体层4和P型接触层8。
其中,衬底1为蓝宝石衬底,缓冲层5为AlN层,其厚度为50nm。非掺杂半导体层6为非掺杂GaN层,其厚度为2.5μm。N型半导体层2为N型GaN层,其掺杂元素为Si,掺杂浓度为5×1019cm-3,其厚度为2.5μm。多量子阱层3为周期性结构,周期数为10,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层,其中,InGaN量子阱层的厚度为3nm,In组分占比为0.25,GaN量子垒层的厚度为11nm。电子阻挡层7为AlGaN层,其厚度为30nm,Al组分占比为0.25。
其中,P型半导体层4为周期性结构,其周期数为16,每个周期均包括依次层叠的第一P型GaN层41、第二P型GaN层42和二维InSe层43,其中,第一P型GaN层41的厚度为2nm,Mg掺杂浓度为1×1020cm-3;第二P型GaN层的厚度为2nm,Mg掺杂浓度为3×1019cm-3。二维InSe层的厚度为0.8nm。
其中,P型接触层8为第三P型GaN层,其厚度为20nm,Mg掺杂浓度为8×1019cm-3
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底。
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN层,作为缓冲层;具体的,其生长温度为520℃,溅射功率为3200W,压力为5torr。生长结束后加载至MOCVD中,在氢气气氛中退火8min,退火温度为1100℃,退火压力为200torr。
(3)在缓冲层上生长非掺杂半导体层;
其中,通过MOCVD生长非掺杂GaN层,作为非掺杂半导体层。其生长温度为1100℃,生长压力为200torr。
(4)在非掺杂半导体层上生长N型半导体层;
其中,通过MOCVD生长N型GaN层,作为N型半导体层,其生长温度为1150℃,生长压力为300torr。
(5)在N型半导体层上生长多量子阱层;
具体的,通过MOCVD在N型半导体层上周期性生长InGaN量子阱层和GaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为760℃,生长压力为200torr;量子垒层的生长温度为920℃,生长压力为200torr。
(6)在多量子阱层上成长电子阻挡层;
其中,通过MOCVD生长AlGaN层,其1080℃,生长压力为80torr。
(7)生长第一P型GaN层;
其中,通过MOCVD生长第一P型GaN层,其生长温度为900℃,生长压力为3000torr。
(8)在第一P型GaN层上生长第二P型GaN层;
其中,通过MOCVD生长第二P型GaN层,其生长温度为900℃,生长压力为200torr。
(9)在第二P型GaN层上生长二维InSe层;
其中,通过MOCVD生长二维InSe层,其生长温度为500℃,生长压力为1torr。
(10)周期性重复步骤(7)~(9),直至得到P型半导体层;
(11)在P型半导体层上生长P型接触层;
其中,通过MOCVD生长第三P型GaN层,作为P型接触层,其生长温度为940℃,生长压力为200torr。
(12)在氮气气氛中退火12min,退火温度为720℃。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
第二P型GaN层42的厚度为3nm,P型半导体层4的周期数为13。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
第一P型半导体层41的厚度为2nm,P型半导体层4的周期数为10。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3的区别在于:
第二P型GaN层42的厚度为4nm,P型半导体层4的周期数为9。
其余均与实施例3相同。
实施例5
本实施例提供一种发光二极管外延片,其与实施例4的区别在于:
第二P型GaN层42的厚度为5nm。
其余均与实施例4相同。
实施例6
本实施例提供一种发光二极管外延片,其与实施例5的区别在于:
第二P型GaN层42的生长压力为400torr。
其余均与实施例5相同。
实施例7
本实施例提供一种发光二极管外延片,其与实施例6的区别在于:
第二P型GaN层42的生长压力为600torr。
其余均与实施例6相同。
实施例8
本实施例提供一种发光二极管外延片,其与实施例7的区别在于:
第一P型GaN层41的生长压力为3300torr。
其余均与实施例7相同。
实施例9
本实施例提供一种发光二极管外延片,其与实施例8的区别在于:
第一P型GaN层41的生长压力为3600torr。
其余均与实施例8相同。
实施例10
本实施例提供一种发光二极管外延片,其与实施例9的区别在于:
第一P型GaN层41的生长压力为3800torr。
其余均与实施例9相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
P型半导体层为P型GaN层,其厚度为60nm,掺杂浓度为8×1019cm-3,其生长温度为900℃,生长压力为400torr。
其余均与实施例1相同。
将实施例1~实施例10,对比例1得到的发光二极管外延片制成10mil×24mil的芯片,在120mA电流下测定其亮度、电压。具体结果如下表所示:
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,包括衬底,依次层叠于所述衬底上的N型半导体层、多量子阱层和P型半导体层;其特征在于,所述P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;
其中,所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一P型GaN层的厚度为1nm~5nm,所述第二P型GaN层的厚度为1nm~5nm,所述二维InSe层的厚度为0.8nm~1.6nm。
3.如权利要求1或2所述的发光二极管外延片,其特征在于,所述第一P型GaN层的厚度小于所述第二P型GaN层的厚度。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述第一P型GaN层的掺杂浓度为5×1019cm-3~1×1021cm-3,第二P型GaN层的掺杂浓度为1×1019cm-3~1×1020cm-3
5.如权利要求1所述的发光二极管外延片,其特征在于,所述发光二极管外延片包括衬底和依次层叠于衬底上的缓冲层、非掺杂半导体层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层。
6.如权利要求5所述的发光二极管外延片,其特征在于,所述缓冲层为AlN层,其厚度为15nm~50nm;
所述非掺杂半导体层为非掺杂GaN层,其厚度为1μm~3μm;
所述N型半导体层为N型GaN层,其厚度为1μm~3μm,掺杂浓度为5×1018cm-3~1×1020cm-3
所述多量子阱层为周期性结构,周期数为6~12,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层,所述InGaN量子阱层的厚度为2nm~4nm,其In组分占比为0.1~0.5,所述GaN量子垒层的厚度为8nm~20nm;
所述电子阻挡层为AlGaN层,其厚度为20nm~100nm,Al组分占比为0.1~0.5;
所述P型接触层为第三P型GaN层,其厚度为10nm~50nm,掺杂浓度为5×1019cm-3~1×1020cm-3
7.一种发光二极管外延片的制备方法,用于制备如权利要求1~6任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长N型半导体层、多量子阱层和P型半导体层;
所述P型半导体层为周期性结构,周期数为3~25,每个周期均包括依次层叠的第一P型GaN层、第二P型GaN层和二维InSe层;其中,所述第一P型GaN层中GaN为立方闪锌矿结构,所述第二P型GaN层中GaN为六方纤锌矿结构。
8.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述第一P型GaN层的生长温度为800℃~1000℃,生长压力为3000torr~4000torr;
所述第二P型GaN层的生长温度为800℃~1000℃,生长压力为100torr~600torr;
所述二维InSe层的生长温度为400℃~650℃,生长压力为0.1torr~5torr。
9.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述发光二极管外延片包括衬底和依次层叠于衬底上的缓冲层、非掺杂半导体层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层和P型接触层;所述多量子阱层包括InGaN量子阱层和GaN量子垒层;
所述缓冲层的生长温度为400℃~650℃,生长压力为1torr~10torr;
所述非掺杂半导体层的生长温度为1050℃~1200℃,生长压力为100torr~300torr;
所述N型半导体层的生长温度为1100℃~1200℃,生长压力为100torr~300torr;
所述InGaN量子阱层的生长温度为700℃~900℃,生长压力为100torr~300torr;
所述GaN量子垒层的生长温度为900℃~1000℃,生长压力为100torr~300torr;
所述电子阻挡层的生长温度为1000℃~1100℃,生长压力为50torr~100torr;
所述P型接触层的生长温度为900℃~1000℃,生长压力为100torr~300torr。
10.一种发光二极管,其特征在于,包括如权利要求1~6任一项所述的发光二极管外延片。
CN202410101775.1A 2024-01-25 2024-01-25 发光二极管外延片及其制备方法、发光二极管 Active CN117637954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410101775.1A CN117637954B (zh) 2024-01-25 2024-01-25 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410101775.1A CN117637954B (zh) 2024-01-25 2024-01-25 发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN117637954A CN117637954A (zh) 2024-03-01
CN117637954B true CN117637954B (zh) 2024-04-09

Family

ID=90023774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410101775.1A Active CN117637954B (zh) 2024-01-25 2024-01-25 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117637954B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118676277B (zh) * 2024-08-23 2024-10-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211869A (zh) * 2019-05-28 2019-09-06 北京大学 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
CN116960173A (zh) * 2023-09-19 2023-10-27 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN117133638A (zh) * 2022-05-18 2023-11-28 中国科学院半导体研究所 六方氮化硼上生长氮化铝薄膜及其制备方法和应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211869A (zh) * 2019-05-28 2019-09-06 北京大学 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
CN117133638A (zh) * 2022-05-18 2023-11-28 中国科学院半导体研究所 六方氮化硼上生长氮化铝薄膜及其制备方法和应用
CN116960173A (zh) * 2023-09-19 2023-10-27 江西兆驰半导体有限公司 高电子迁移率晶体管外延结构及制备方法、hemt器件

Also Published As

Publication number Publication date
CN117637954A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN116053378B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116741905B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108831974B (zh) 一种发光二极管外延片及其制造方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN117637954B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914046A (zh) 发光二极管外延片及其制备方法
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116154060B (zh) 黄绿光led外延片及其制备方法、黄绿光led
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN118099307A (zh) 高光效led外延片及其制备方法、高光效led
CN116435422A (zh) 发光二极管外延片及其制备方法、led
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN118676277B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117276435B (zh) 发光二极管外延片及其制备方法、led
CN117153968B (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN114497305B (zh) 一种外延片、外延片制备方法以及发光二极管
CN117712249B (zh) 一种发光二极管外延片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant