CN117545275B - 半导体结构的制作方法 - Google Patents
半导体结构的制作方法 Download PDFInfo
- Publication number
- CN117545275B CN117545275B CN202410026735.5A CN202410026735A CN117545275B CN 117545275 B CN117545275 B CN 117545275B CN 202410026735 A CN202410026735 A CN 202410026735A CN 117545275 B CN117545275 B CN 117545275B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- opening pattern
- hard mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 39
- 238000005530 etching Methods 0.000 claims abstract description 110
- 230000004888 barrier function Effects 0.000 claims abstract description 77
- 125000006850 spacer group Chemical group 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 104
- 238000003475 lamination Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- 238000010586 diagram Methods 0.000 description 25
- 239000010408 film Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体技术领域，提供一种半导体结构的制作方法，用于解决不同区域的接触插塞需要单独制作的技术问题。该制作方法包括：形成覆盖基底的阻挡层和图案化的第一硬掩模层，第一硬掩模层包括第一开口图案和特征尺寸大于第一开口图案的第二开口图案；在第一硬掩模层中形成间隔层；以形成有间隔层的第一硬掩模层为掩模，刻蚀阻挡层形成第三开口图案；将第三开口图案、第一开口图案和第二开口图案分别转移至第一介质层、第二介质层和第三介质层中，以形成第一接触孔和第二接触孔；在第一接触孔和第二接触孔中分别形成第一接触插塞和第二接触插塞。这样可在第一区域和第二区域同时制作第一接触插塞和第二接触插塞，简化制作工艺。
Description
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种半导体结构的制作方法。
背景技术
随着移动设备的不断发展，手机、平板电脑、可穿戴设备等带有电池供电的移动设备被越来越多地应用于生活中，存储器作为移动设备中必不可少的元件，人们对存储器的小体积、集成化提出了巨大的需求。
目前，动态随机存取存储器（Dynamic Random Access Memory，DRAM）以其快速的传输速度被广泛应用于移动设备中。但是，在DRAM的制作工艺中，由于不同区域的膜层不同，使得不同区域的接触（Contact，CT）插塞需要单独的制作，导致DRAM的制作工艺复杂、生产成本较高。
发明内容
本公开实施例提供一种半导体结构的制作方法，包括：
提供基底，所述基底包括位于第一区域的第一叠层和位于第二区域的第二叠层，所述第一叠层包括依次堆叠的第一导电层、第一介质层和第二介质层，所述第二叠层包括依次堆叠的第二导电层和第三介质层，所述第一介质层和所述第二介质层的材料不同，所述第二介质层和所述第三介质层的材料相同，在垂直于所述基底的方向上，所述第一叠层的厚度大于所述第二叠层的厚度；
形成覆盖所述基底的阻挡层；
在所述阻挡层上形成图案化的第一硬掩模层，所述第一硬掩模层包括第一开口图案和第二开口图案，所述第一开口图案和所述第二开口图案分别暴露所述第一叠层和所述第二叠层上的所述阻挡层，所述第一开口图案的特征尺寸大于所述第二开口图案的特征尺寸；
在所述第一硬掩模层中形成间隔层，所述间隔层覆盖所述第一开口图案侧壁并填满所述第二开口图案；
以形成有所述间隔层的第一硬掩模层为刻蚀掩模，刻蚀所述第一叠层上的所述阻挡层，以在所述阻挡层中形成第三开口图案；
去除所述间隔层，并将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，以在所述第一介质层和所述第二介质层中形成暴露所述第一导电层的第一接触孔，并在所述第三介质层中形成暴露所述第二导电层的第二接触孔；
在所述第一接触孔和所述第二接触孔中分别形成第一接触插塞和第二接触插塞，所述第一接触插塞和所述第二接触插塞分别与所述第一导电层和所述第二导电层连接。
在一些实施例中，所述制作方法还包括：
形成覆盖所述基底的第二硬掩模层；其中，所述第二硬掩模层位于所述基底和所述阻挡层之间；
所述将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，包括：
执行第一刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第三开口图案转移至所述第二硬掩模层；
执行第二刻蚀，选择性刻蚀所述阻挡层，以将所述第一开口图案和所述第二开口图案转移至所述阻挡层；
执行第三刻蚀，选择性刻蚀所述第二介质层，以将所述第三开口图案转移至所述第二介质层；
执行第四刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第一开口图案和所述第二开口图案转移至所述第二硬掩模层；
执行第五刻蚀，刻蚀所述第一介质层、所述第二介质层和所述第三介质层，以将所述第三开口图案转移至所述第一介质层，将所述第一开口图案转移至所述第二介质层，并将所述第二开口图案转移至所述第三介质层，从而形成所述第一接触孔和所述第二接触孔。
在一些实施例中，所述第一介质层、所述第二介质层和所述第三介质层的厚度基本相等；在所述第五刻蚀中，所述第一介质层、所述第二介质层和所述第三介质层的刻蚀速率基本相同。
在一些实施例中，所述制作方法还包括：
形成覆盖所述基底的第二硬掩模层；其中，所述第二硬掩模层位于所述基底和所述阻挡层之间；
所述将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，包括：
执行第六刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第三开口图案转移至所述第二硬掩模层；
执行第七刻蚀，选择性刻蚀所述第二介质层，以将所述第三开口图案转移至所述第二介质层；
执行第八刻蚀，选择性刻蚀所述阻挡层，以将所述第一开口图案和所述第二开口图案转移至所述阻挡层；
执行第九刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第一开口图案和所述第二开口图案转移至所述第二硬掩模层；
执行第十刻蚀，刻蚀所述第一介质层、所述第二介质层和所述第三介质层，以将所述第三开口图案转移至所述第一介质层，将所述第一开口图案转移至所述第二介质层，并将所述第二开口图案转移至所述第三介质层，从而形成所述第一接触孔和所述第二接触孔。
在一些实施例中，所述第一介质层、所述第二介质层和所述第三介质层的厚度基本相等；在所述第十刻蚀中，所述第一介质层、所述第二介质层和所述第三介质层的刻蚀速率基本相同。
在一些实施例中，在形成所述第一接触插塞和所述第二接触插塞之前，所述制作方法还包括：去除剩余的所述第二硬掩模层。
在一些实施例中，所述在所述第一硬掩模层中形成所述间隔层，包括：
形成共形覆盖所述第一硬掩模层的间隔材料层；
回刻蚀所述间隔材料层，保留于所述第一开口图案侧壁上的所述间隔材料层和保留于所述第二开口图案中的所述间隔材料层作为所述间隔层。
在一些实施例中，所述在所述第一接触孔和所述第二接触孔中分别形成所述第一接触插塞和所述第二接触插塞，包括：
形成接触材料层，所述接触材料层覆盖所述第二介质层和所述第三介质层，并填满所述第一接触孔和所述第二接触孔；
回刻蚀所述接触材料层，保留于所述第一接触孔中的所述接触材料层作为所述第一接触插塞，保留于所述第二接触孔中的所述接触材料层作为所述第二接触插塞。
在一些实施例中，所述第二接触插塞的截面形状为T字形。
在一些实施例中，所述第一介质层的材料包括：硅氧化物；
所述第二介质层和所述第三介质层的材料包括：硅氮化物；
所述阻挡层的材料包括：非晶硅；
所述第一硬掩模层的材料包括：硅氮氧化物；
所述第二硬掩模层的材料包括：非晶碳；
所述间隔层的材料包括：硅氧化物。
本公开实施例中，通过形成覆盖基底的阻挡层；在阻挡层上形成图案化的第一硬掩模层，第一硬掩模层包括第一开口图案和第二开口图案，第一开口图案的特征尺寸大于第二开口图案的特征尺寸；在第一硬掩模层中形成间隔层，间隔层覆盖第一开口图案侧壁并填满第二开口图案；以形成有间隔层的第一硬掩模层为刻蚀掩模，刻蚀第一叠层上的阻挡层，以在阻挡层中形成第三开口图案；去除间隔层，并将第三开口图案、第一开口图案和第二开口图案分别转移至第一介质层、第二介质层和第三介质层中，以在第一介质层和第二介质层中形成暴露第一导电层的第一接触孔，并在第三介质层中形成暴露第二导电层的第二接触孔；在第一接触孔和第二接触孔中分别形成第一接触插塞和第二接触插塞。如此，通过一次光刻和一次刻蚀工序，即可在第一区域和第二区域同时制作第一接触插塞和第二接触插塞，有利于简化制作工艺、缩短工艺流程、节省工艺成本。
附图说明
图1是一示例性实施例示出的一种半导体结构的示意图；
图2A是一示例性实施例示出的形成第一光阻层后的示意图；
图2B是一示例性实施例示出的形成第一光阻图案后的示意图；
图2C是一示例性实施例示出的将第一光阻图案转移至第一掩模层后的示意图；
图2D是一示例性实施例示出的形成第一接触孔后的示意图；
图2E是一示例性实施例示出的去除第一掩模层后的示意图；
图2F是一示例性实施例示出的填充接触材料后的示意图一；
图2G是一示例性实施例示出的形成第一接触插塞后的示意图；
图2H是一示例性实施例示出的形成第二光阻层后的示意图；
图2I是一示例性实施例示出的形成第二光阻图案后的示意图；
图2J是一示例性实施例示出的将第二光阻图案转移至第二掩模层后的示意图；
图2K是一示例性实施例示出的形成第二接触孔后的示意图；
图2L是一示例性实施例示出的填充接触材料后的示意图二；
图2M是一示例性实施例示出的形成第二接触插塞后的示意图；
图3是本公开实施例示出的一种半导体的制作方法的流程图；
图4是本公开实施例示出的形成光阻层后的示意图；
图5是本公开实施例示出的形成第一光阻图案和第二光阻图案后的示意图；
图6是本公开实施例示出的形成第一开口图案和第二开口图案后的示意图；
图7是本公开实施例示出的去除光阻层后的示意图；
图8是本公开实施例示出的形成间隔材料层后的示意图；
图9是本公开实施例示出的回刻间隔材料层后的示意图；
图10是本公开实施例示出的形成第三开口图案后的示意图；
图11是本公开实施例示出的去除间隔层后的示意图；
图12是本公开实施例示出的形成第一通孔后的示意图；
图13是本公开实施例示出的形成第四开口图案和第五开口图案后的示意图；
图14是本公开实施例示出的将第三开口图案转移至第二介质层后的示意图；
图15是本公开实施例示出的形成第二通孔和第三通孔后的示意图；
图16是本公开实施例示出的形成第一接触孔和第二接触孔后的示意图；
图17是本公开实施例示出的去除第二掩模层后的示意图；
图18是本公开实施例示出的填充接触材料后的示意图；
图19是本公开实施例示出的形成第一接触插塞和第二接触插塞后的示意图；
图20是本公开实施例示出的将第三开口图案转移至第二介质层后的示意图；
图21是本公开实施例示出的形成第四开口图案和第五开口图案后的示意图；
图22是本公开实施例示出的一种半导体结构的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层（即直接在某物上）的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。
图1是一示例性实施例示出的一种半导体结构100的示意图，图2A至图2M是一示例性实施例示出的一种半导体结构100的制作过程的示意图。下面将结合图1、图2A至图2M对半导体结构100及其制作过程进行示例性的说明。
参照图1所示，半导体结构100包括衬底110、第一导电层121、第二导电层122、第一介质结构131、第二介质结构132、第一接触插塞141和第二接触插塞142；其中，第一导电层121、第一介质结构131和第一接触插塞141位于第一区域A1，第一接触插塞141贯穿第一介质结构131且与第一导电层121连接；第二导电层122、第二介质结构132和第二接触插塞142位于第二区域A2，第二接触插塞142贯穿第二介质结构132且与第二导电层122连接。本示例中，第一区域A1可以是阵列区域和外围区域中的一者，第二区域A2可以是阵列区域和外围区域中的另一者。
在一些实施例中，第一介质结构131和第二介质结构132的膜层不同，如图1所示，第一介质结构131包括堆叠的第一介质层1311和第二介质层1312，第二介质结构132包括第三介质层，第一介质层1311和第二介质层1312的材料不同，第二介质层1312和第三介质层的材料相同。由于第一介质结构131和第二介质结构132的膜层不同，使得第一接触插塞141和第二接触插塞142需要单独的光刻和刻蚀，导致半导体结构100的制作工艺复杂、生产成本较高（例如，需要两个光罩）。下面将结合图2A至图2M详细说明第一接触插塞141和第二接触插塞142的制作过程。
参照图2A所示，提供基底，基底包括衬底110、第一导电层121、第二导电层122、第一初始介质结构131'和第二初始介质结构132'；其中，第一导电层121和第一初始介质结构131'位于第一区域A1，第一初始介质结构131'包括依次堆叠的第一初始介质层1311'和第二初始介质层1312'；第二导电层122和第二初始介质结构132'位于第二区域A2，第二初始介质结构包括第三初始介质层。这里，第一初始介质层1311'、第二初始介质层1312'、第三初始介质层将在后续的工艺中被刻蚀，以分别形成图1示出的第一介质层1311、第二介质层1312、第三介质层。
依次形成覆盖基底的第一掩模层151和第一光阻层152，如图2A所示；对第一光阻层152执行第一光刻工艺，以在第一光阻层152中形成第一光阻图案153，第一光阻图案153暴露第二区域A2的部分第一掩模层151，如图2B所示。
执行第一刻蚀工艺，以将第一光阻图案153转移至第二初始介质结构132'中。可以理解的是，在将第一光阻图案153转移至第二初始介质结构132'后，可形成第一接触孔154，第一接触孔154的底部暴露第二导电层122，保留的第二初始介质结构132'构成第二介质结构132，保留的第三初始介质层构成第三介质层，如图2B至图2D所示。
在第一接触孔154中形成第二接触插塞142。在形成第二接触插塞142之前，可先去除剩余的第一掩模层151；向第一接触孔154中填充接触材料，回刻接触材料直至暴露第三介质层，从而形成第二接触插塞142，如图2D至图2G所示。
依次形成覆盖第三介质层、第二接触插塞142和第一初始介质结构131'的第二掩模层161和第二光阻层162，如图2H所示；对第二光阻层162执行第二光刻工艺，以在第二光阻层162中形成第二光阻图案163，第二光阻图案163暴露第一区域A1的部分第二掩模层161，如图2I所示。
执行第二刻蚀工艺，以将第二光阻图案163转移至第一初始介质结构131'中。可以理解的是，在将第二光阻图案163转移至第一初始介质结构131'后，可形成第二接触孔164，第二接触孔164的底部暴露第一导电层121，保留的第一初始介质结构131'构成第一介质结构131，保留的第一初始介质层1311'、第二初始介质层1312'分别构成第一介质层1311、第二介质层1312，如图2I至图2K所示。
在第二接触孔164中形成第一接触插塞141。在形成第一接触插塞141之前，可先去除剩余的第二掩模层161；向第二接触孔164中填充接触材料，回刻接触材料，形成第一接触插塞141，如图2K至图2M所示。
上述图2A至图2M的示例中，先形成第二区域A2的第二接触插塞142，再形成第一区域A1的第一接触插塞141，即第一接触插塞141和第二接触插塞142单独制作需执行两次光刻工艺和两次刻蚀工艺，导致半导体结构100的制作工艺复杂、生产成本较高。
有鉴于此，本公开实施例提供一种半导体结构的制作方法。
图3是本公开实施例示出的一种半导体结构的制作方法的流程图。参照图3所示，该制作方法至少包括以下步骤：
S210：提供基底，基底包括位于第一区域的第一叠层和位于第二区域的第二叠层，第一叠层包括依次堆叠的第一导电层、第一介质层和第二介质层，第二叠层包括依次堆叠的第二导电层和第三介质层，第一介质层和第二介质层的材料不同，第二介质层和第三介质层的材料相同，在垂直于基底的方向上，第一叠层的厚度大于第二叠层的厚度；
S220：形成覆盖基底的阻挡层；
S230：在阻挡层上形成图案化的第一硬掩模层，第一硬掩模层包括第一开口图案和第二开口图案，第一开口图案和第二开口图案分别暴露第一叠层和第二叠层上的阻挡层，第一开口图案的特征尺寸大于第二开口图案的特征尺寸；
S240：在第一硬掩模层中形成间隔层，间隔层覆盖第一开口图案侧壁并填满第二开口图案；
S250：以形成有间隔层的第一硬掩模层为刻蚀掩模，刻蚀第一叠层上的阻挡层，以在阻挡层中形成第三开口图案；
S260：去除间隔层，并将第三开口图案、第一开口图案和第二开口图案分别转移至第一介质层、第二介质层和第三介质层中，以在第一介质层和第二介质层中形成暴露第一导电层的第一接触孔，并在第三介质层中形成暴露第二导电层的第二接触孔；
S270：在第一接触孔和第二接触孔中分别形成第一接触插塞和第二接触插塞，第一接触插塞和第二接触插塞分别与第一导电层和第二导电层连接。
需要说明的是，图3中所示的步骤并非排他的，也可以在所示操作中的任何步骤之前、之后或之间执行其他步骤；图3中所示的各步骤可以根据实际需求进行顺序调整。
图4至图21是本公开实施例示出的一种半导体结构的制作过程的示意图。下面将结合图3、图4至图21对本公开实施例提供的半导体结构的制作方法进行示例性的说明。
在步骤S210中，参照图4所示，提供基底，基底包括位于第一区域A1的第一叠层320和位于第二区域A2的第二叠层330，第一叠层320包括依次堆叠的第一导电层321、第一介质层322和第二介质层323，第二叠层330包括依次堆叠的第二导电层331和第三介质层332，第一介质层322和第二介质层323的材料不同，第二介质层323和第三介质层332的材料相同，在垂直于基底的方向上，第一叠层320的厚度大于第二叠层330的厚度。
在一些实施例中，参照图4所示，上述步骤S210包括：提供衬底310；在衬底310上形成第一叠层320和第二叠层330。例如，依次形成覆盖衬底310的初始导电层和第一初始介质层；刻蚀位于第二区域A2的第一初始介质层，直至暴露初始导电层，保留的第一初始介质层构成第一介质层322；形成覆盖暴露的初始导电层和第一介质层322的第二初始介质层，第二初始介质层和第一初始介质层的材料不同。
本实施例中，第一叠层320和第二叠层330中的部分膜层可同时形成，如此，可简化工序。例如，第一导电层321和第二导电层331同时形成以及第二介质层323和第三介质层332同时形成。当然，在其它实施例中，第一叠层320和第二叠层330可各自单独形成。需要说明的是，图4中的第一叠层320和第二叠层330仅为示例，第一叠层320和第二叠层330中膜层的数量不限于此，本领域技术人员可根据实际需求进行合理设置，本公开对此并无特殊限制。
为了便于理解，可将位于第一区域A1的初始导电层和第二初始介质层分别记为第一导电层321和第二介质层323，可将位于第二区域A2的初始导电层和第二初始介质层分别记为第二导电层331和第三介质层332。因此，第一导电层321和第二导电层331的材料相同，第一介质层322和第二介质层323的材料不同，第二介质层323和第三介质层332的材料相同。
在一些实施例中，第一介质层322、第二介质层323和第三介质层332的厚度基本相等。需要说明的是，本公开中所使用的“基本相等”表示的是完全相等或者存在误差，但该误差在允许的工艺误差范围之内。
衬底310的材料包括单质半导体材料（例如，硅（Si）或锗（Ge）等）、III-V族化合物半导体材料（例如，氮化镓（GaN）、砷化镓（GaAs）或磷化铟（InP）等）、II-VI族化合物半导体材料（例如，硫化锌（ZnS）、硫化镉（CdS）或碲化镉（CdTe）等）、有机半导体材料或者本领域已知的其他半导体材料，本实施例中将以衬底310为硅衬底为例进行说明。
第一导电层321和第二导电层331的材料包括导电材料，例如，多晶硅、掺杂多晶硅、氮化钛、氮化钨、氮化钽、钨，铂、钛或铝中的至少一种，本实施例中将以第一导电层321和第二导电层331均为钨层为例进行说明。
第一介质层322的材料可包括硅氧化物，第二介质层323和第三介质层332的材料可包括硅氮化物，本实施例中将以第一介质层322为氧化硅层、第二介质层323和第三介质层332为氮化硅层为例进行说明。
在一些实施例中，参照图4所示，上述制作方法还包括：形成覆盖基底的第二硬掩模层340。例如，在基底上形成旋涂硬掩模（Spin On Hardmask，SOH）；对旋涂硬掩模执行固化处理，固化后的旋涂硬掩模构成第二硬掩模层340，第二硬掩模层340位于基底和后续形成的阻挡层350之间，第二硬掩模层340的材料可包括非晶碳或旋涂碳。
在步骤S220中，参照图4所示，形成覆盖基底的阻挡层350。示例性的，可通过薄膜沉积工艺形成如图4所示的阻挡层350，阻挡层350的材料可包括多晶硅或非晶硅等。
在步骤S230中，参照图6和图7所示，在阻挡层350上形成图案化的第一硬掩模层360，第一硬掩模层360包括第一开口图案361和第二开口图案362，第一开口图案361和第二开口图案362分别暴露第一叠层320和第二叠层330上的阻挡层350，第一开口图案361的特征尺寸D1大于第二开口图案362的特征尺寸D2。这里，可通过光刻和刻蚀工艺形成图案化的第一硬掩模层360，第一硬掩模层360的材料可包括硅氮氧化物，本实施例中将以第一硬掩模层360为氮氧化硅层为例进行说明。
示例性的，参照图4所示，依次形成覆盖阻挡层350的第一硬掩模层360和光阻层370；对光阻层370执行曝光和显影处理，形成图案化的光阻层370，如图5所示，图案化的光阻层370包括位于第一区域A1的第一光阻图案371和位于第二区域A2的第二光阻图案372，第一光阻图案371的特征尺寸大于第二光阻图案372的特征尺寸；将第一光阻图案371和第二光阻图案372转移至第一硬掩模层360中，从而形成如图6所示的第一开口图案361和第二开口图案362；之后，如果光阻层370存在剩余，去除剩余的光阻层370，如图7所示。在实际应用中，可通过掩模版（又称为光罩）的设计，调整第一光阻图案371和第二光阻图案372的大小，从而使得第一光阻图案371的特征尺寸大于第二光阻图案372的特征尺寸。
需要说明的是，本公开中所使用的特征尺寸用于表示图案的几何形状、大小、特征等。例如，特征尺寸可以包括长度、宽度、直径、半径等几何参数中的至少一种。
在步骤S240中，参照图9所示，在第一硬掩模层360中形成间隔层380，间隔层380覆盖第一开口图案361侧壁并填满第二开口图案362。间隔层380的材料可包括硅氧化物，本实施例中将以间隔层380为氧化硅层为例进行说明。
在一些实施例中，上述步骤S240，包括：形成共形覆盖第一硬掩模层360的间隔材料层380'，如图8所示；回刻蚀间隔材料层380'，保留于第一开口图案361侧壁上的间隔材料层380'和保留于第二开口图案362中的间隔材料层380'作为间隔层380，如图9所示。
本实施例中，由于原子层薄膜沉积技术的均匀性、保型性以及致密性均较好，因此，本实施例中可采用原子层薄膜沉积工艺形成各个位置处厚度基本相等的间隔材料层380'，通过回刻间隔材料层380'，直至暴露第一硬掩模层360，第一开口图案361底部上的间隔材料层380'被去除，第一开口图案361侧壁上的间隔材料层380'保留，第二开口图案362基本被间隔材料层380'填满，从而形成图9所示的间隔层380。
在步骤S250中，参照图10所示，以形成有间隔层380的第一硬掩模层360为刻蚀掩模，刻蚀第一叠层320上的阻挡层350，以在阻挡层350中形成第三开口图案351。本实施例中，由于阻挡层350的材料与第一硬掩模层360的材料以及间隔层380的材料均不同，因此，通过调控阻挡层350、第一硬掩模层360和间隔层380的刻蚀选择比，可保证图9中暴露的阻挡层350被刻蚀而第一硬掩模层360和间隔层380基本不被刻蚀，从而形成图10所示的第三开口图案351。可以理解的是，第三开口图案351的特征尺寸小于第一开口图案361特征尺寸。
在步骤S260中，参照图11至图16所示，去除间隔层380，并将第三开口图案351、第一开口图案361和第二开口图案362分别转移至第一介质层322、第二介质层323和第三介质层332中，以在第一介质层322和第二介质层323中形成暴露第一导电层321的第一接触孔391，并在第三介质层332中形成暴露第二导电层331的第二接触孔392。
在一些实施例中，上述步骤S260，包括：执行第一刻蚀，选择性刻蚀第二硬掩模层340，以将第三开口图案351转移至第二硬掩模层340；执行第二刻蚀，选择性刻蚀阻挡层350，以将第一开口图案361和第二开口图案362转移至阻挡层350；执行第三刻蚀，选择性刻蚀第二介质层323，以将第三开口图案351转移至第二介质层323；执行第四刻蚀，选择性刻蚀第二硬掩模层340，以将第一开口图案361和第二开口图案362转移至第二硬掩模层340；执行第五刻蚀，刻蚀第一介质层322、第二介质层323和第三介质层332，以将第三开口图案351转移至第一介质层322，将第一开口图案361转移至第二介质层323，并将第二开口图案362转移至第三介质层332，从而形成第一接触孔391和第二接触孔392。
在形成第三开口图案351之后，可去除间隔层380，形成如图11所示的结构。参照图11所示，第三开口图案351和第一开口图案361连通，第三开口图案351暴露部分第二硬掩模层340，第二开口图案362暴露部分阻挡层350；基于第三开口图案351刻蚀暴露的第二硬掩模层340，形成贯穿第二硬掩模层340的第一通孔341，第一通孔341的底部暴露部分第二介质层323，从而将第三开口图案351转移至第二硬掩模层340。可以理解的是，在第一刻蚀中，由于第二硬掩模层340的材料与阻挡层350的材料以及第一硬掩模层360的材料均不同，因此，通过调控第二硬掩模层340、阻挡层350和第一硬掩模层360的刻蚀选择比，可保证图11中暴露的第二硬掩模层340被刻蚀而第一硬掩模层360和阻挡层350基本不被刻蚀，从而形成图12所示的结构。
示例性的，参照图12所示，基于第一开口图案361和第二开口图案362刻蚀暴露的阻挡层350，以在阻挡层350中分别形成第四开口图案352和第五开口图案353，从而将第一开口图案361和第二开口图案362转移至阻挡层350。可以理解的是，在第二刻蚀中，由于阻挡层350的材料与第一硬掩模层360的材料以及暴露的第二介质层323的材料均不同，因此，通过调控阻挡层350、第一硬掩模层360和第二介质层323的刻蚀选择比，可保证图12中暴露的阻挡层350被刻蚀而第一硬掩模层360和第二介质层323基本不被刻蚀，从而形成图13所示的结构。
示例性的，参照图13所示，基于第一通孔341刻蚀第二介质层323，直至暴露第一介质层322，从而将第三开口图案351转移至第二介质层323。可以理解的是，在第三刻蚀中，由于第二介质层323的材料与第一硬掩模层360的材料以及第二硬掩模层340的材料均不同，因此，通过调控第二介质层323、第一硬掩模层360和第二硬掩模层340的刻蚀选择比，可保证图13中暴露的第二介质层323被刻蚀而第一硬掩模层360和第二硬掩模层340基本不被刻蚀，从而形成图14所示的结构。
示例性的，参照图14所示，基于第四开口图案352和第五开口图案353刻蚀第二硬掩模层340，形成贯穿第二硬掩模层340的第二通孔342和第三通孔343，第二通孔342位于第一区域A1中且暴露第二介质层323，第三通孔343位于第二区域A2中且暴露第三介质层332。可以理解的是，在第四刻蚀中，由于第二硬掩模层340的材料与第一硬掩模层360的材料以及第一介质层322的材料均不同，因此，通过调控第二硬掩模层340、第一硬掩模层360和第一介质层322的刻蚀选择比，可保证图14中暴露的第二硬掩模层340被刻蚀而第一硬掩模层360和第一介质层322基本不被刻蚀。在形成第二通孔342和第三通孔343之后，如果第一硬掩模层360和阻挡层350存在剩余，可去除剩余的第一硬掩模层360和阻挡层350，从而形成图15所示的结构。
示例性的，参照图15所示，以保留的第二硬掩模层340为刻蚀掩模，刻蚀第一介质层322、第二介质层323和第三介质层332，形成第一接触孔391和第二接触孔392，第一接触孔391暴露第一导电层321，第二接触孔392暴露第二导电层331。可以理解的是，在第五刻蚀中，由于第一介质层322和第二介质层323的材料不同、第二介质层323和第三介质层332的材料相同，因此，通过调控第一介质层322和第二介质层323的刻蚀选择比，可保证图15中暴露的第一介质层322、第二介质层323和第三介质层332均被刻蚀，从而形成图16所示的结构。
在一具体实施例中，在第五刻蚀中，第一介质层322、第二介质层323和第三介质层332的刻蚀速率基本相同，从而保证第三开口图案351、第一开口图案361和第二开口图案362精确的转移至第一介质层322、第二介质层323和第三介质层332中。
需要说明的是，上述第一刻蚀至第五刻蚀为同一道刻蚀工序，即第一刻蚀至第五刻蚀可在同一刻蚀设备内执行，通过调控第一刻蚀至第五刻蚀中每一刻蚀步骤通入的刻蚀气体的组分和/或比例，以达到期望的刻蚀选择比，从而实现不同区域膜层的选择性蚀刻，仅需执行一次光刻和一次刻蚀工序，即可在第一区域A1和第二区域A2同时制作第一接触插塞和第二接触插塞，有利于简化制作工艺、缩短工艺流程、节省工艺成本。
在另一些实施例中，上述步骤S260，包括：执行第六刻蚀，选择性刻蚀第二硬掩模层340，以将第三开口图案351转移至第二硬掩模层340；执行第七刻蚀，选择性刻蚀第二介质层323，以将第三开口图案351转移至第二介质层323；执行第八刻蚀，选择性刻蚀阻挡层350，以将第一开口图案361和第二开口图案362转移至阻挡层350；执行第九刻蚀，选择性刻蚀第二硬掩模层340，以将第一开口图案361和第二开口图案362转移至第二硬掩模层340；执行第十刻蚀，刻蚀第一介质层322、第二介质层323和第三介质层332，以将第三开口图案351转移至第一介质层322，将第一开口图案361转移至第二介质层323，并将第二开口图案362转移至第三介质层332，从而形成第一接触孔391和第二接触孔392。
本实施例中，第六刻蚀与上述第一刻蚀类似，第九刻蚀与上述第四刻蚀类似，第十刻蚀与上述第五刻蚀类似，关于第六刻蚀、第九刻蚀、第十刻蚀可分别参考上述第一刻蚀、第四刻蚀、第五刻蚀的相关描述，为了简洁，不再赘述。下面将结合图12、图20和图21对第七刻蚀和第八刻蚀进行示例性的说明。
示例性的，参照图12所示，基于第一通孔341刻蚀第二介质层323，直至暴露第一介质层322，从而将第三开口图案351转移至第二介质层323。可以理解的是，在第七刻蚀中，由于第二介质层323的材料与第一硬掩模层360的材料以及阻挡层350的材料均不同，因此，通过调控第二介质层323、第一硬掩模层360和阻挡层350的刻蚀选择比，可保证图12中暴露的第二介质层323被刻蚀而第一硬掩模层360和阻挡层350基本不被刻蚀，从而形成图20所示的结构。
示例性的，基于第一开口图案361和第二开口图案362刻蚀暴露的阻挡层350，以在阻挡层350中分别形成第四开口图案352和第五开口图案353，从而将第一开口图案361和第二开口图案362转移至阻挡层350。可以理解的是，在第八刻蚀中，由于阻挡层350的材料与第一硬掩模层360的材料以及暴露的第一介质层322的材料均不同，因此，通过调控阻挡层350、第一硬掩模层360和第一介质层322的刻蚀选择比，可保证图20中暴露的阻挡层350被刻蚀而第一硬掩模层360和第一介质层322基本不被刻蚀，从而形成图21所示的结构。
可以理解的是，本实施例中，在第六刻蚀之后，先选择性刻蚀第二介质层323将第三开口图案351转移至第二介质层323，再选择性刻蚀阻挡层350将第一开口图案361和第二开口图案362转移至阻挡层350，可形成与图14基本相同的结构，以执行后续步骤，即上述第一刻蚀至第五刻蚀（或者第六刻蚀至第十刻蚀）可以根据实际需求进行顺序调整，以满足不同的生产需求，增加了工艺生产的灵活性。
在一些实施例中，在第十刻蚀中，第一介质层322、第二介质层323和第三介质层332的刻蚀速率基本相同。关于第十刻蚀可参考上述第五刻蚀的相关描述，为了简洁，不再赘述。
在一些实施例中，参照图16所示，上述制作方法还包括：去除剩余的第二硬掩模层340，从而形成如图17所示的结构。第二硬掩模层340的去除工艺包括干法刻蚀、灰化工艺等。
在步骤S270中，参照图19所示，在第一接触孔391和第二接触孔392中分别形成第一接触插塞324和第二接触插塞334，第一接触插塞324和第二接触插塞334分别与第一导电层321和第二导电层331连接。第一接触插塞324和第二接触插塞334的材料包括导电材料，例如，多晶硅、掺杂多晶硅、氮化钛、氮化钨、氮化钽、钨，铂、钛或铝中的至少一种。
在一些实施例中，参照图18和图19所示，上述步骤S270，包括：形成接触材料层，接触材料层覆盖第二介质层323和第三介质层332，并填满第一接触孔391和第二接触孔392；回刻蚀接触材料层，保留于第一接触孔391中的接触材料层作为第一接触插塞324，保留于第二接触孔392中的接触材料层作为第二接触插塞334。本实施例中，可采用薄膜沉积工艺形成接触材料层，采用干法刻蚀或化学机械研磨工艺回刻蚀接触材料层，直至暴露第二介质层和第三介质层。
在一些实施例中，第二接触插塞334的截面形状为T字形，而第一接触插塞324的截面形状为矩形或倒梯形。
本公开实施例提供的半导体结构的制作方法中，通过形成覆盖基底的阻挡层；在阻挡层上形成图案化的第一硬掩模层，第一硬掩模层包括第一开口图案和第二开口图案，第一开口图案的特征尺寸大于第二开口图案的特征尺寸；在第一硬掩模层中形成间隔层，间隔层覆盖第一开口图案侧壁并填满第二开口图案；以形成有间隔层的第一硬掩模层为刻蚀掩模，刻蚀第一叠层上的阻挡层，以在阻挡层中形成第三开口图案；去除间隔层，并将第三开口图案、第一开口图案和第二开口图案分别转移至第一介质层、第二介质层和第三介质层中，以在第一介质层和第二介质层中形成暴露第一导电层的第一接触孔，并在第三介质层中形成暴露第二导电层的第二接触孔；在第一接触孔和第二接触孔中分别形成第一接触插塞和第二接触插塞。如此，通过一次光刻和一次刻蚀工序，即可在第一区域和第二区域同时制作第一接触插塞和第二接触插塞，有利于简化制作工艺、缩短工艺流程、节省工艺成本。
图22是本公开实施例示出的一种半导体结构300的示意图。参照图22所示，半导体结构300包括位于第一区域A1的第一叠层320和位于第二区域A2的第二叠层330，第一叠层320包括依次堆叠的第一导电层321、第一介质层322和第二介质层323，第二叠层330包括依次堆叠的第二导电层331和第三介质层332，第一介质层322和第二介质层323的材料不同，第二介质层323和第三介质层332的材料相同，第一叠层320的厚度大于第二叠层330的厚度。第一叠层320和第二叠层330可以均位于衬底310之上，第一区域A1可以是阵列区域和外围区域中的一者，第二区域A2可以是阵列区域和外围区域中的另一者。半导体结构300包括但不限于DRAM。
半导体结构300还包括位于第一区域A1的第一接触插塞324和位于第二区域A2的第二接触插塞334，第一接触插塞324贯穿第一介质层322和第二介质层323且与第一导电层321连接，第二接触插塞334贯穿第三介质层332且与第二导电层331连接。第一接触插塞324用于将第一区域A1的第一导电层321电学引出，第二接触插塞334用于将第二区域A2的第二导电层331电学引出。
在一些实施例中，第二接触插塞334的截面形状为T字形，而第一接触插塞324的截面形状为矩形或倒梯形。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。
Claims (10)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括位于第一区域的第一叠层和位于第二区域的第二叠层，所述第一叠层包括依次堆叠的第一导电层、第一介质层和第二介质层，所述第二叠层包括依次堆叠的第二导电层和第三介质层，所述第一介质层和所述第二介质层的材料不同，所述第二介质层和所述第三介质层的材料相同，在垂直于所述基底的方向上，所述第一叠层的厚度大于所述第二叠层的厚度；
形成覆盖所述基底的阻挡层；
在所述阻挡层上形成图案化的第一硬掩模层，所述第一硬掩模层包括第一开口图案和第二开口图案，所述第一开口图案和所述第二开口图案分别暴露所述第一叠层和所述第二叠层上的所述阻挡层，所述第一开口图案的特征尺寸大于所述第二开口图案的特征尺寸；
在所述第一硬掩模层中形成间隔层，所述间隔层覆盖所述第一开口图案侧壁并填满所述第二开口图案；
以形成有所述间隔层的第一硬掩模层为刻蚀掩模，刻蚀所述第一叠层上的所述阻挡层，以在所述阻挡层中形成第三开口图案；
去除所述间隔层，并将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，以在所述第一介质层和所述第二介质层中形成暴露所述第一导电层的第一接触孔，并在所述第三介质层中形成暴露所述第二导电层的第二接触孔；其中，所述第一介质层、所述第二介质层和所述第三介质层的刻蚀速率基本相同；
在所述第一接触孔和所述第二接触孔中分别形成第一接触插塞和第二接触插塞，所述第一接触插塞和所述第二接触插塞分别与所述第一导电层和所述第二导电层连接。
2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
形成覆盖所述基底的第二硬掩模层；其中，所述第二硬掩模层位于所述基底和所述阻挡层之间；
所述将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，包括：
执行第一刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第三开口图案转移至所述第二硬掩模层；
执行第二刻蚀，选择性刻蚀所述阻挡层，以将所述第一开口图案和所述第二开口图案转移至所述阻挡层；
执行第三刻蚀，选择性刻蚀所述第二介质层，以将所述第三开口图案转移至所述第二介质层；
执行第四刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第一开口图案和所述第二开口图案转移至所述第二硬掩模层；
执行第五刻蚀，刻蚀所述第一介质层、所述第二介质层和所述第三介质层，以将所述第三开口图案转移至所述第一介质层，将所述第一开口图案转移至所述第二介质层，并将所述第二开口图案转移至所述第三介质层，从而形成所述第一接触孔和所述第二接触孔。
3.根据权利要求2所述的制作方法，其特征在于，所述第一介质层、所述第二介质层和所述第三介质层的厚度基本相等。
4.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
形成覆盖所述基底的第二硬掩模层；其中，所述第二硬掩模层位于所述基底和所述阻挡层之间；
所述将所述第三开口图案、所述第一开口图案和所述第二开口图案分别转移至所述第一介质层、所述第二介质层和所述第三介质层中，包括：
执行第六刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第三开口图案转移至所述第二硬掩模层；
执行第七刻蚀，选择性刻蚀所述第二介质层，以将所述第三开口图案转移至所述第二介质层；
执行第八刻蚀，选择性刻蚀所述阻挡层，以将所述第一开口图案和所述第二开口图案转移至所述阻挡层；
执行第九刻蚀，选择性刻蚀所述第二硬掩模层，以将所述第一开口图案和所述第二开口图案转移至所述第二硬掩模层；
执行第十刻蚀，刻蚀所述第一介质层、所述第二介质层和所述第三介质层，以将所述第三开口图案转移至所述第一介质层，将所述第一开口图案转移至所述第二介质层，并将所述第二开口图案转移至所述第三介质层，从而形成所述第一接触孔和所述第二接触孔。
5.根据权利要求4所述的制作方法，其特征在于，所述第一介质层、所述第二介质层和所述第三介质层的厚度基本相等。
6.根据权利要求2或4所述的制作方法，其特征在于，在形成所述第一接触插塞和所述第二接触插塞之前，所述制作方法还包括：
去除剩余的所述第二硬掩模层。
7.根据权利要求1至5任一项所述的制作方法，其特征在于，所述在所述第一硬掩模层中形成所述间隔层，包括：
形成共形覆盖所述第一硬掩模层的间隔材料层；
回刻蚀所述间隔材料层，保留于所述第一开口图案侧壁上的所述间隔材料层和保留于所述第二开口图案中的所述间隔材料层作为所述间隔层。
8.根据权利要求1至5任一项所述的制作方法，其特征在于，所述在所述第一接触孔和所述第二接触孔中分别形成所述第一接触插塞和所述第二接触插塞，包括：
形成接触材料层，所述接触材料层覆盖所述第二介质层和所述第三介质层，并填满所述第一接触孔和所述第二接触孔；
回刻蚀所述接触材料层，保留于所述第一接触孔中的所述接触材料层作为所述第一接触插塞，保留于所述第二接触孔中的所述接触材料层作为所述第二接触插塞。
9.根据权利要求1至5任一项所述的制作方法，其特征在于，所述第二接触插塞的截面形状为T字形。
10.根据权利要求2或4所述的制作方法，其特征在于，所述第一介质层的材料包括：硅氧化物；
所述第二介质层和所述第三介质层的材料包括：硅氮化物；
所述阻挡层的材料包括：非晶硅；
所述第一硬掩模层的材料包括：硅氮氧化物；
所述第二硬掩模层的材料包括：非晶碳；
所述间隔层的材料包括：硅氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410026735.5A CN117545275B (zh) | 2024-01-08 | 2024-01-08 | 半导体结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410026735.5A CN117545275B (zh) | 2024-01-08 | 2024-01-08 | 半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117545275A CN117545275A (zh) | 2024-02-09 |
| CN117545275B true CN117545275B (zh) | 2024-05-14 |
Family
ID=89794152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410026735.5A Active CN117545275B (zh) | 2024-01-08 | 2024-01-08 | 半导体结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117545275B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017016070A (ja) * | 2015-07-06 | 2017-01-19 | Hoya株式会社 | レジストパターン形成方法、インプリント用モールドの製造方法、及びパターン基板の製造方法 |
| US9818613B1 (en) * | 2016-10-18 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned double spacer patterning process |
| CN108110025A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| DE102017128235A1 (de) * | 2017-04-28 | 2018-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen |
| CN110783269A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN113782487A (zh) * | 2020-06-10 | 2021-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114823486A (zh) * | 2021-01-22 | 2022-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN114864481A (zh) * | 2021-02-04 | 2022-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN116169091A (zh) * | 2021-11-24 | 2023-05-26 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法、半导体结构和半导体存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110087976A (ko) * | 2010-01-28 | 2011-08-03 | 삼성전자주식회사 | 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법 |
| US8907491B2 (en) * | 2012-09-28 | 2014-12-09 | Intel Corporation | Pitch quartering to create pitch halved trenches and pitch halved air gaps |
| CN107731739B (zh) * | 2016-08-12 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| KR20230094338A (ko) * | 2021-12-21 | 2023-06-28 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2024
- 2024-01-08 CN CN202410026735.5A patent/CN117545275B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017016070A (ja) * | 2015-07-06 | 2017-01-19 | Hoya株式会社 | レジストパターン形成方法、インプリント用モールドの製造方法、及びパターン基板の製造方法 |
| US9818613B1 (en) * | 2016-10-18 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned double spacer patterning process |
| DE102017128235A1 (de) * | 2017-04-28 | 2018-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen |
| CN108110025A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN110783269A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN113782487A (zh) * | 2020-06-10 | 2021-12-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114823486A (zh) * | 2021-01-22 | 2022-07-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN114864481A (zh) * | 2021-02-04 | 2022-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN116169091A (zh) * | 2021-11-24 | 2023-05-26 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法、半导体结构和半导体存储器 |
| WO2023092706A1 (zh) * | 2021-11-24 | 2023-06-01 | 长鑫存储技术有限公司 | 一种半导体结构的制备方法、半导体结构和半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117545275A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020039839A (ko) | 반도체 소자의 제조방법 | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| US11211429B2 (en) | Vertical intercalation device for neuromorphic computing | |
| CN112582374B (zh) | 带侧壁互连结构的半导体装置及其制造方法及电子设备 | |
| CN112582375B (zh) | 带侧壁互连结构的半导体装置及其制造方法及电子设备 | |
| CN114446769B (zh) | 半导体器件的制备方法 | |
| US7078307B2 (en) | Method for manufacturing single-sided buried strap in semiconductor devices | |
| CN111199880B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| CN117545275B (zh) | 半导体结构的制作方法 | |
| CN107482010B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108122824B (zh) | 半导体结构及其形成方法 | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| CN112310092B (zh) | 半导体结构及其制备方法 | |
| JPH02143456A (ja) | 積層型メモリセルの製造方法 | |
| US9147692B2 (en) | Method for forming separate narrow lines, method for fabricating memory structure, and product thereof | |
| CN209045554U (zh) | 半导体结构及存储器结构 | |
| US6967161B2 (en) | Method and resulting structure for fabricating DRAM cell structure using oxide line spacer | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| US6812096B2 (en) | Method for fabrication a flash memory device having self-aligned contact | |
| KR100345067B1 (ko) | 반도체소자의제조방법 | |
| CN114496981B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN110896051B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US10580789B2 (en) | Semiconductor device having etching control layer in substrate and method of fabricating the same | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| US6613655B2 (en) | Method of fabricating system on chip device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |