Nothing Special   »   [go: up one dir, main page]

CN117496873A - 显示面板和电子终端 - Google Patents

显示面板和电子终端 Download PDF

Info

Publication number
CN117496873A
CN117496873A CN202310099747.6A CN202310099747A CN117496873A CN 117496873 A CN117496873 A CN 117496873A CN 202310099747 A CN202310099747 A CN 202310099747A CN 117496873 A CN117496873 A CN 117496873A
Authority
CN
China
Prior art keywords
transistor
gate
drain
data line
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310099747.6A
Other languages
English (en)
Inventor
汪丽芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202310099747.6A priority Critical patent/CN117496873A/zh
Priority to US18/039,292 priority patent/US20240355832A1/en
Priority to PCT/CN2023/085723 priority patent/WO2024159615A1/zh
Publication of CN117496873A publication Critical patent/CN117496873A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了显示面板和电子终端，具有显示区、位于显示区至少一侧的非显示区，包括位于显示区内的多条数据线、位于非显示区内的多条源极线、连接于多条源极线和多条数据线之间多个解复用器，多条数据线的第一数据线的长度大于第二数据线的长度，多个解复用器的多个晶体管包括连接于第一数据线的第一晶体管和连接于第二数据线的第二晶体管，第一数据线和第一晶体管的栅极之间形成的第一额定电容，大于第二数据线和第二晶体管的栅极之间形成的第二额定电容，使得第一数据线和第二数据线上的跳变电压接近一致，从而提高显示面板的显示画面的均匀性。

Description

显示面板和电子终端
技术领域
本发明涉及显示技术领域，尤其涉及显示器件的制造，具体涉及显示面板和电子终端。
背景技术
随着显示终端的使用需求以及机构设计需求，中大尺寸的显示屏也开始着手于异形屏的研究。
为减少源极驱动器的输出引脚的数目以减小下边框的宽度，一般会在源极驱动器和显示区之间设置Demux(Demultiplexer，多路复用器)电路。然而，对于中大尺寸的显示屏而言，由于异性形状叠加大尺寸，导致至少在距离较远的两区域内设置的两数据线的长度差异巨大，基于显示区的数据线与Demux电路之间产生的额定电容，当Demux电路中信号变化时，长度差异巨大的数据线上形成的电压跳变值的差异也巨大，导致对应区域的亮度跳变的差异也巨大。
因此，现有的中大尺寸的异形屏会受到Demux电路中信号变化带来的显示画面中不同区域的亮度跳变的差异巨大的问题，急需改进。
发明内容
本发明的目的在于提供显示面板和电子终端，以改善现有的中大尺寸的异形屏因Demux电路中信号变化带来的不同显示区的亮度跳变的差异巨大的技术问题。
本发明提供了显示面板，具有显示区、位于所述显示区至少一侧的非显示区，包括：
多条数据线，位于所述显示区内，包括第一数据线和第二数据线，所述第一数据线的长度大于所述第二数据线的长度；
多条源极线，位于所述非显示区内；
多个解复用器，位于所述非显示区内，并连接于多条所述源极线和多条所述数据线之间，所述解复用器包括多个晶体管；
其中，所述晶体管包括连接于所述第一数据线的第一晶体管和连接于所述第二数据线的第二晶体管，所述第一数据线和所述第一晶体管的栅极之间形成第一额定电容，所述第二数据线和所述第二晶体管的栅极之间形成第二额定电容，所述第一额定电容大于所述第二额定电容。
在一实施例中，所述第一晶体管的所述漏极和所述栅极的正对面积，大于所述第二晶体管的所述漏极和所述栅极的正对面积。
在一实施例中，所述第一晶体管和所述第二晶体管均包括有源部、位于有源部一侧的栅极、位于栅极的远离所述有源部一侧的漏极，所述漏极包括第一部、连接于所述第一部与所述有源部之间的第二部；
其中，所述第一晶体管的所述栅极在对应的所述第二部上的正投影的面积，大于所述第二晶体管的所述栅极在对应的所述第二部上的正投影的面积。
在一实施例中，所述第一晶体管的所述栅极的厚度，大于所述第二晶体管的所述栅极的厚度。
在一实施例中，所述显示面板包括基板，所述栅极位于对应的所述有源部远离所述基板的一侧；
其中，在所述第一晶体管的所述栅极指向对应的所述第二部的方向上，所述第一晶体管的所述栅极和所述漏极的间距，小于在所述第二晶体管的所述栅极指向对应的所述第二部的方向上，所述第二晶体管的所述栅极和所述漏极的间距。
在一实施例中，所述显示面板包括基板，所述栅极位于对应的所述有源部靠近所述基板的一侧；
其中，所述第一晶体管的所述漏极和所述栅极的重叠面积，大于所述第二晶体管的所述漏极和所述栅极的重叠面积。
在一实施例中，在所述第一晶体管的所述栅极指向对应的所述第二部的方向上，所述第一晶体管的所述漏极在所述栅极上的正投影的尺寸，大于所述第二晶体管的所述栅极指向对应的所述第二部的方向上，所述第二晶体管的所述漏极在所述栅极上的正投影的尺寸。
在一实施例中，还包括：
栅极绝缘层，所述栅极绝缘层位于多个所述晶体管的多个所述栅极和多个所述漏极之间，所述栅极绝缘层包括位于所述第一晶体管的所述漏极和所述栅极之间的第一栅极绝缘部、位于所述第二晶体管的所述漏极和所述栅极之间的第二栅极绝缘部；
其中，所述第一栅极绝缘部的厚度小于所述第二栅极绝缘部的厚度。
在一实施例中，所述第一晶体管的所述栅极的宽度，等于所述第二晶体管的所述栅极的宽度。
在一实施例中，所述第一晶体管的所述漏极的厚度，大于所述第二晶体管的所述漏极的厚度。
本发明还提供了电子终端，包括如上文任一项所述的显示面板。
本发明提供了显示面板和电子终端，通过将第一数据线和第一晶体管的栅极之间形成的第一额定电容，设置为大于第二数据线和第二晶体管的栅极之间形成的第二额定电容，使得当晶体管的栅极电压发生一致的跳变时，第一数据线上的跳变电压与第二数据线上的跳变电压可以接近一致，以改善显示面板中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板的显示画面的均匀性。
附图说明
下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的显示面板的俯视示意图。
图2为本发明实施例提供的显示面板中包含晶体管区域的第一种截面示意图。
图3为本发明实施例提供的对应于图2的俯视示意图。
图4为本发明实施例提供的显示面板中包含晶体管区域的第二种截面示意图。
图5为本发明实施例提供的对应于图4的俯视示意图。
具体实施方式
下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“对应的”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，以上方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定，“电性连接”表示两者之间是导通的，不限制于是直接连接或者间接连接。另外，还需要说明的是，附图提供的仅仅是和本发明关系比较密切的结构，省略了一些与发明关系不大的细节，目的在于简化附图，使发明点一目了然，而不是表明实际中装置就是和附图一模一样，不作为实际中装置的限制。
本发明提供了显示面板，显示面板可以包括但不限于以下实施例以及以下实施例之间的组合。
在一实施例中，如图1所示，显示面板100具有显示区A1、位于所述显示区A1至少一侧的非显示区A2，包括：多条数据线10，位于所述显示区A1内，包括第一数据线101和第二数据线102，所述第一数据线101的长度大于所述第二数据线102的长度；多条源极线20，位于所述非显示区A2内；多个解复用器30，位于所述非显示区A2内，并连接于多条所述源极线20和多条所述数据线10之间，所述解复用器30包括多个晶体管300；其中，多个所述解复用器30的多个所述晶体管300包括连接于所述第一数据线101的第一晶体管301和连接于所述第二数据线102的第二晶体管302，结合图1至图5所示，所述第一数据线101和所述第一晶体管301的栅极G之间形成第一额定电容Cgd1，所述第二数据线102和所述第二晶体管302的栅极G之间形成第二额定电容Cgd2，所述第一额定电容Cgd1的容值大于所述第二额定电容Cgd2的容值。其中，每一所述解复用器30的多个所述晶体管300被配置为依次导通以将对应的多条所述数据线10交替地耦合至对应的所述源极线20。
具体的，如图1所示，显示面板100还可以包括位于显示区A1内的多条栅极线40，多条栅极线40与多条数据线10相交设置以限定出多个像素区域，每一像素区域内可以设有一像素驱动电路501和一子像素电极502，像素驱动电路501可以包括但不限于一驱动晶体管。进一步的，每一栅极线40可以连接于对应的多个驱动晶体管的栅极，每一数据线10可以连基于对应的多个驱动晶体管的源极，每一驱动晶体管的漏极可以连接于对应的子像素电极502。多条栅极线40交替加载有效栅极电压以交替开启对应的多个驱动晶体管，以使得多条数据线10交替电性连接至对应的多个子像素电极502，且每一子像素电极502还可以形成存储电容以在对应的驱动晶体管截止时仍然维持自身的电信号，从而实现完整的显示画面。
进一步的，如图1所示，同一所述解复用器30中，多个所述晶体管300的源极S均连接于对应的所述源极线20，多个所述晶体管300的漏极D分别连接于对应的多条所述数据线10。其中，显示面板100还可以包括位于非显示区A2且为多条数据线10提供数据信号的源极驱动器60，考虑到源极驱动器60的输出引脚有限，且数据线10的数量较多，可以在多条数据线10、连接于源极驱动器60的多个输出引脚的多条源极线20两者之间设置多个解复用器30。其中，耦合的作用就是把某一电路的能量输送(或转换)到其他的电路中，本实施例的“耦合”可以理解为电性连接，即任一晶体管300导通后，可以在其所属解复用器30所连接的源极线20和对应的一数据线10之间形成通路，以将源极线20的信号传输至对应的一数据线10。
具体的，在每一栅极线40加载有效栅极电压的期间内，源极驱动器60可以存储有对应于对应的多个子像素电极502的多个数据信号，随着每一解复用器30的多个晶体管300依次导通(下一晶体管300在当前晶体管300截止后导通以避免同一解复用器30的任意两晶体管300同时导通)，源极驱动器60中对应于同一解复用器30的多个数据信号依次传输给源极线20，并配合此时开启的对应的晶体管300以进一步传输至对应的数据线10，以加载至对应的一子像素电极502，即可以认为每一子像素电极502所加载的数据信号从源极驱动器60输出后会依次经过对应的解复用器30中对应的晶体管300、对应的驱动晶体管，以加载至该子像素电极502。
其中，由于晶体管300的栅极G和恒定电性连接于晶体管300的漏极D的数据线10均可以通过导电材料制作，且两者之间的距离较近，故会形成额定电容Cgd，当解复用器30的任一晶体管300由导通状态切换至截止状态时，也即该晶体管300的栅极G的电压由开启电压Vg1跳变至关闭电压Vg2，结合电容两端的电压差不能突变的特性，晶体管300的漏极D和数据线10上的电压也会有一个△Vp的跳变，且此时对应的栅极线40仍然可以加载为有效栅极电压，故会造成该晶体管300对应的子像素电极502加载的数据电压发生跳变，导致对应区域的亮度发生跳变。其中，△Vp＝Cgd/Ctotal*(Vgh-Vgl)，Ctotal可以理解为该数据线10与显示面板100中各个导电结构形成的总电容，即可以认为晶体管300的栅极G的电压的跳变所造成的晶体管300的漏极D和数据线10上的跳变电压△Vp至少与上文提及的额定电容Cgd以及数据线10的总电容Ctotal相关。
需要注意的是，如图1所示，本发明中发现了基于显示面板100的非显示区A2为异性形状而言，显示区A1中对应于该异性形状的区域的多条数据线10而言，长度会存在差异，例如第一数据线101的长度会大于第二数据线102的长度，结合上文关于数据线10上的跳变电压△Vp的论述，由于数据线10的总电容Ctotal与该数据线10的长度呈正相关，即可以认为第一数据线101的总电容Ctotal1的容值大于第二数据线102的总电容Ctotal2的容值，在两者分别对应的额定电容Cgd相同的情况下，会造成第一数据线101上的跳变电压△Vp1大于第二数据线102上的跳变电压△Vp2这一问题。
可以理解的，本实施例中将第一数据线101和第一晶体管301的栅极G之间形成的第一额定电容Cgd1的容值，设置为大于第二数据线102和第二晶体管302的栅极G之间形成第二额定电容Cgd2的容值，结合上文关于数据线10上的跳变电压△Vp的论述，由于第一数据线101的总电容Ctotal1的容值大于第二数据线102的总电容Ctotal2的容值，故本实施例可以实现第一额定电容Cgd1的容值和第一数据线101的总电容Ctotal1的容值均同时较大，第二额定电容Cgd2的容值和第二数据线102的总电容Ctotal2的容值均同时较小，从而有利于Cgd1/Ctotal1与Cgd2/Ctotal2接近相同，近而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。
进一步的，基于本实施例还可以得到如下实施例：对于长度依次增加的多条数据线10(即对应的多个总电容Ctotal的容值依次增大)，它们分别与各自对应的晶体管300的栅极G之间形成额定电容Cgd的容值可以设置为依次减大，可以以其中任一数据线10对应的额定电容Cgd的容值与对应的总电容Ctotal的容值的比例为基准值，合理设置其它数据线10对应的额定电容Cgd的容值，以实现其它的每一数据线10对应的额定电容Cgd的容值与对应的总电容Ctotal的容值的比例也靠近该基准值；当然，也可以将每一数据线10对应的额定电容Cgd的容值与对应的总电容Ctotal的容值的比例设置为等于该基准值。当然，当两数据线10的长度相同时，两者的额定电容Cgd的容值也可以相同。
在一实施例中，结合图1至图5所示，所述第一晶体管301的所述漏极D和所述栅极G的正对面积，大于所述第二晶体管302的所述漏极D和所述栅极G的正对面积。具体的，无论晶体管300为顶栅结构(如图2和图3所示)还是为底栅结构(如图4和图5所示)，晶体管300的栅极G和源极S之间，以及晶体管300的栅极G和漏极D之间，均存在正对面积，即可以认为形成了平行板结构，且上文论述的额定电容Cgd，是通过晶体管300的栅极G和恒定电性连接于晶体管300的漏极D的数据线10之间形成，由于晶体管300的漏极D的数据线10恒定电性连接，也可以认为额定电容Cgd由晶体管300的栅极G和漏极D之间形成，结合电容的容值公式C＝εS/d(ε为极板间介质的介电常数，ε＝εrε0，ε0＝1/4πk，S为极板面积，d为极板间的距离)可知，晶体管300的栅极G和漏极D之间的正对面积越大，对应的额定电容Cgd越大。
可以理解的，本实施例中将第一晶体管301的漏极D和栅极G的正对面积，设置为大于第二晶体管302的漏极D和栅极G的正对面积，结合上文关于“平行板结构”的论述，可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值，从而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。
在一实施例中，结合图2至图5所示，显示面板100还包括：基板701，多个所述晶体管300位于所述基板701上，所述晶体管300的所述栅极G、所述漏极D和有源部303三者的两两异层设置；其中，在所述显示面板100的横截面的水平方向D1上，所述晶体管300的所述源极S和所述漏极D分别靠近所述有源部303的两端而设置。具体的，顶栅结构和底栅结构的有源部303均可以包括沟道部3031和位于沟道部3031两侧的两掺杂部(此处仅以图2示意进行说明)，掺杂部包括重掺杂部3032、位于重掺杂部3032和沟道部3031之间的轻掺杂部3033，重掺杂部3032的掺杂粒子的浓度大于轻掺杂部3033的掺杂粒子的浓度。
其中，基板701可以包括如玻璃、石英和聚合物树脂的单层绝缘材料，或者如双层聚合物树脂的多层绝缘材料，基板701可以是刚性基板或者柔性基板。进一步的，基板701和多个晶体管300之间还可以设有缓冲层702(仅图2中有示意)缓冲层702的组成材料可以包括氮化硅、氧化硅的至少一者，栅极G和有源部303之间可以设有栅极绝缘层703，栅极绝缘层703的组成材料可以包括硅化合物、金属氧化物的至少一者。其中，如图2和图3所示，源极S和漏极D可以通过过孔工艺连接于有源部303，又例如图4和图5所示，源极S和漏极D可以通过直接接触以连接于有源部303。
在一实施例中，结合图1至图3所示，在所述显示面板100的横截面的竖直方向D2上，所述晶体管300的所述栅极G位于所述漏极D和所述有源部303之间，且所述漏极D沿所述竖直方向D2延伸至接触于所述有源部303的一端部；其中，在所述显示面板100的横截面的水平方向D1上，所述第一晶体管301的所述栅极G在所述漏极D上的正投影的面积，大于所述第二晶体管302的所述栅极G在所述漏极D上的正投影的面积。
具体的，如上文论述，即所述第一晶体管301和所述第二晶体管302均包括有源部303、位于有源部303一侧的栅极G、位于栅极G的远离所述有源部303一侧的漏极D，所述漏极D包括第一部、连接于所述第一部与所述有源部303之间的第二部；其中，所述第一晶体管301的所述栅极G在对应的所述第二部上的正投影的面积，大于所述第二晶体管302的所述栅极G在对应的所述第二部上的正投影的面积。
需要注意的是，结合上文论述，源极S和漏极D可以通过过孔工艺，以延伸至填充过孔，从而连接于有源部303，进一步的，如图2所示，在源极S和漏极D延伸的方向(即竖直方向D2)上，当栅极G在漏极D上具有正投影时，两者可以形成平行板结构以形成额定电容Cgd，如图2和图3所示，也即栅极G的侧部和漏极D的侧部之间可以形成额定电容Cgd。
可以理解的，本实施例中将在水平方向D1上，第一晶体管301的栅极G在漏极D上的正投影的面积，设置为大于第二晶体管302的栅极G在漏极D上的正投影的面积，也即第一晶体管301的栅极G的侧部和漏极D的侧部之间的正对面积设置的更大，可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值，从而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。
具体的，结合图1至图3所示，所述第一晶体管301的所述栅极G的厚度H，大于所述第二晶体管302的所述栅极G的厚度H。其中，在晶体管300的栅极G的侧部的正视图中，本实施例中所说的“栅极G的厚度H”可以理解为栅极G的侧部的宽度。可以理解的，如图2所示，由于漏极D的厚度(包含位于过孔的部分)大于栅极G的厚度H，故此处通过将第一晶体管301的栅极G的侧部的正视图的宽度设置的较大，可以使得第一晶体管301的栅极G的侧部和漏极D的侧部具有较大的正对面积，从而可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值。其中，可以通过但不限于蒸镀、黄光制程等工艺实现对于栅极G的厚度H的如上设置，当然，也可以例如将第一晶体管301的栅极G的顶部设置有多个凹槽等方式以实现第一晶体管301的栅极G的厚度较小。
同样的，结合图1至图3所示，在垂直于所述显示面板100的横截面的方向D3上，所述第一晶体管301的所述漏极D的尺寸W，大于所述第二晶体管302的所述漏极D的尺寸W，也即所述第一晶体管301的所述漏极D的厚度，大于所述第二晶体管302的所述漏极D的厚度。其中，在晶体管300的栅极G的侧部的正视图中，本实施例中所说的“漏极D在方向D3上的尺寸W”可以理解为栅极G的侧部的长度。具体的，考虑到制程等因素，如图3所示，在方向D3上，漏极D的尺寸W一般小于栅极G的尺寸，例如可以在方向D3上设置如上文所述的多个源极S以及多个漏极D，即此处的第一晶体管301的漏极D的在方向D3上的尺寸可以理解为其中一漏极D在方向D3上的尺寸W，故此处通过将第一晶体管301的漏极D的尺寸在方向D3上的尺寸W设置的较大，也可以使得第一晶体管301的栅极G的侧部和漏极D的侧部具有较大的正对面积，从而可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值。
在一实施例中，结合图1至图3所示，在所述显示面板100的横截面的水平方向D1上，所述第一晶体管301的所述栅极G和所述漏极D的间距C，小于所述第二晶体管302的所述栅极G和所述漏极D的间距C。同样的，结合上文论述，栅极G的侧部和漏极D的侧部之间可以形成额定电容Cgd。可以理解的，本实施例中将第一晶体管301的栅极G和漏极D的间距C设置的较小，结合上文关于“平行板结构”的论述，即第一额定电容Cgd1中对应的极板间的距离d较小，可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值，从而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。
具体的，如上文论述，即所述栅极G位于对应的所述有源部303远离所述基板701的一侧；其中，在所述第一晶体管301的所述栅极G指向对应的所述第二部的方向上，所述第一晶体管301的所述栅极G和所述漏极D的间距，小于在所述第二晶体管302的所述栅极G指向对应的所述第二部的方向上，所述第二晶体管302的所述栅极G和所述漏极D的间距。
在一实施例中，结合图1、图4和图5所示，所述第一晶体管301的所述漏极D和所述栅极G在所述基板701上的正投影的重叠面积，大于所述第二晶体管302的所述漏极D和所述栅极G在所述基板701上的正投影的重叠面积。具体的，源极S和漏极D可以和有源部303的掺杂部相对设置，进一步的，本实施例的栅极G可以和有源部303的沟道部3031相对设置并在水平方向D1延伸至，以使漏极D和栅极G在基板701上的正投影重叠，使得两者可以形成平行板结构以形成额定电容Cgd，如图4和图5所示，也即栅极G的上表面和漏极D的下表面之间可以形成额定电容Cgd。
具体的，如上文论述，即所述栅极G位于对应的所述有源部303靠近所述基板701的一侧；其中，所述第一晶体管301的所述漏极D和所述栅极G的重叠面积，大于所述第二晶体管302的所述漏极D和所述栅极G的重叠面积。
可以理解的，本实施例中将第一晶体管301的漏极D和栅极G在基板701上的正投影的重叠面积，设置为大于第二晶体管302的漏极D和栅极G在基板701上的正投影的重叠面积，也即第一晶体管301的栅极G的上表面和漏极D的下表面之间的正对面积设置的更大，可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值，从而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。
具体的，结合图1、图4和图5所示，在所述显示面板100的横截面的水平方向D1上，所述第一晶体管301的所述漏极D在所述栅极G上的正投影的尺寸B，大于所述第二晶体管302的所述漏极D在所述栅极G上的正投影的尺寸B。其中，对于晶体管300的漏极D在栅极G上的正投影而言，本实施例中所说的“该投影在水平方向D1上的尺寸B”可以理解为水平方向D1漏极D和栅极G交叠的长度。可以理解的，如图4所示，由于漏极D和栅极G在基板701上的正投影重叠，故此处通过将第一晶体管301的漏极D在栅极G上的正投影的尺寸B设置的较大，可以使得第一晶体管301的栅极G的上表面和漏极D的下表面具有较大的正对面积，从而可以实现第1一额定电容Cgd1的容值大于第二额定电容Cgd2的容值。
具体的，如上文论述，即在所述第一晶体管301的所述栅极G指向对应的所述第二部的方向上，所述第一晶体管301的所述漏极D在所述栅极G上的正投影的尺寸，大于所述第二晶体管302的所述栅极G指向对应的所述第二部的方向上，所述第二晶体管302的所述漏极D在所述栅极G上的正投影的尺寸。
同样的，结合图1、图4和图5所示，在垂直于所述显示面板100的横截面的方向D3上，所述第一晶体管301的所述漏极D的尺寸W，大于所述第二晶体管302的所述漏极D的尺寸W。其中，对于晶体管300的漏极D在栅极G上的正投影而言，本实施例中所说的“漏极D在方向D3上的尺寸W”可以理解为栅极G的侧部的长度。具体的，考虑到制程等因素，如图5所示，在方向D3上，漏极D的尺寸W一般小于栅极G的尺寸，例如可以在方向D3上设置如上文所述的多个源极S以及多个漏极D，即此处的第一晶体管301的漏极D的在方向D3上的尺寸可以理解为其中一漏极D在方向D3上的尺寸W，故此处通过将第一晶体管301的漏极D的尺寸在方向D3上的尺寸W设置的较大，也可以使得第一晶体管301的栅极G的侧部和漏极D的侧部具有较大的正对面积，从而可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值。
在一实施例中，结合图1、图4和图5所示，在所述显示面板100的横截面的竖直方向D2上，所述栅极绝缘层703位于多个所述晶体管300的多个所述栅G极和多个所述漏极D之间，所述栅极绝缘层703包括位于所述第一晶体管301的所述漏极D和所述栅极G之间的第一栅极绝缘部、位于所述第二晶体管302的所述漏极D和所述栅极G之间的第二栅极绝缘部；其中，所述第一栅极绝缘部的厚度小于所述第二栅极绝缘部的厚度。
其中，在显示面板100的横截面中，栅极绝缘层703的厚度E与有源部303的厚度之和可以理解为在竖直方向D2上栅极G和漏极D的间距，也即栅极G的上表面和漏极D的下表面之间形成的额定电容Cgd中对应的极板间的距离d。可以理解的，本实施例中将第一栅极绝缘部的厚度设置为小于第二栅极绝缘部的厚度，即第一额定电容Cgd1中对应的极板间的距离d较小，可以实现第一额定电容Cgd1的容值大于第二额定电容Cgd2的容值，从而实现第一数据线101上的跳变电压△Vp1与第二数据线102上的跳变电压△Vp2接近一致，以改善显示面板100中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板100的显示画面的均匀性。其中，可以通过但不限于沉积、黄光制程等工艺实现对于栅极G的厚度H的如上设置，当然，也可以例如将第一栅极绝缘部的顶部设置有多个凹槽等方式以实现第一栅极绝缘部的厚度较小。
特别的，参考图2至图5，基于上文论述的，将第一晶体管301的栅极G和漏极D的间距C设置的较小，以及将第一晶体管301的漏极D在栅极G上的正投影的尺寸B设置的较大，所基于的前提可以为：在显示面板的横截面的水平方向D1上，第一晶体管301的栅极G的尺寸F，等于第二晶体管302的栅极G的尺寸F，也即第一晶体管301的栅极G的宽度，等于第二晶体管302的栅极G的宽度，进一步可以认为多个晶体管300的多个栅极G在第一方向D1上的尺寸F均相同。具体的，可以通过合理设置漏极D在水平方向D1上的尺寸、将漏极D沿水平方向更靠近或者远离栅极G而设置，从而改变晶体管300的栅极G和漏极D的间距C以及晶体管300的漏极D在栅极G上的正投影的尺寸B。可以理解的，晶体管300的栅极G在水平方向D1上的尺寸F变化时，会造成晶体管300的多种特性呈非线性变化，无法较好地控制对应的特性，因此此处的设置可以有效提高多个晶体管300的可靠性以及工作的均一性。
本发明还提供了电子终端，电子终端包括如上文任一项所述的显示面板。
本发明提供了显示面板和电子终端，通过将第一数据线和第一晶体管的栅极之间形成的第一额定电容，设置为大于第二数据线和第二晶体管的栅极之间形成的第二额定电容，使得当晶体管的栅极电压发生一致的跳变时，第一数据线上的跳变电压与第二数据线上的跳变电压可以接近一致，以改善显示面板中对应的两区域的亮度跳变差异过大的问题，可以提高显示面板的显示画面的均匀性。
以上对本发明实施例所提供的显示面板的控制方法、显示装置、存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (11)

1.一种显示面板，其特征在于，具有显示区、位于所述显示区至少一侧的非显示区，包括：
多条数据线，位于所述显示区内，包括第一数据线和第二数据线，所述第一数据线的长度大于所述第二数据线的长度；
多条源极线，位于所述非显示区内；
多个解复用器，位于所述非显示区内，并连接于多条所述源极线和多条所述数据线之间，所述解复用器包括多个晶体管；
其中，所述晶体管包括连接于所述第一数据线的第一晶体管和连接于所述第二数据线的第二晶体管，所述第一数据线和所述第一晶体管的栅极之间形成第一额定电容，所述第二数据线和所述第二晶体管的栅极之间形成第二额定电容，所述第一额定电容大于所述第二额定电容。
2.如权利要求1所述的显示面板，其特征在于，所述第一晶体管的漏极和所述栅极的正对面积，大于所述第二晶体管的漏极和所述栅极的正对面积。
3.如权利要求2所述的显示面板，其特征在于，所述第一晶体管和所述第二晶体管均包括有源部、位于有源部一侧的栅极、位于栅极的远离所述有源部一侧的漏极，所述漏极包括第一部、连接于所述第一部与所述有源部之间的第二部；
其中，所述第一晶体管的所述栅极在对应的所述第二部上的正投影的面积，大于所述第二晶体管的所述栅极在对应的所述第二部上的正投影的面积。
4.如权利要求3所述的显示面板，其特征在于，所述第一晶体管的所述栅极的厚度，大于所述第二晶体管的所述栅极的厚度。
5.如权利要求3所述的显示面板，其特征在于，所述显示面板包括基板，所述栅极位于对应的所述有源部远离所述基板的一侧；
其中，在所述第一晶体管的所述栅极指向对应的所述第二部的方向上，所述第一晶体管的所述栅极和所述漏极的间距，小于在所述第二晶体管的所述栅极指向对应的所述第二部的方向上，所述第二晶体管的所述栅极和所述漏极的间距。
6.如权利要求3所述的显示面板，其特征在于，所述显示面板包括基板，所述栅极位于对应的所述有源部靠近所述基板的一侧；
其中，所述第一晶体管的所述漏极和所述栅极的重叠面积，大于所述第二晶体管的所述漏极和所述栅极的重叠面积。
7.如权利要求6所述的显示面板，其特征在于，在所述第一晶体管的所述栅极指向对应的所述第二部的方向上，所述第一晶体管的所述漏极在所述栅极上的正投影的尺寸，大于所述第二晶体管的所述栅极指向对应的所述第二部的方向上，所述第二晶体管的所述漏极在所述栅极上的正投影的尺寸。
8.如权利要求6所述的显示面板，其特征在于，还包括：
栅极绝缘层，所述栅极绝缘层位于多个所述晶体管的多个所述栅极和多个所述漏极之间，所述栅极绝缘层包括位于所述第一晶体管的所述漏极和所述栅极之间的第一栅极绝缘部、位于所述第二晶体管的所述漏极和所述栅极之间的第二栅极绝缘部；
其中，所述第一栅极绝缘部的厚度小于所述第二栅极绝缘部的厚度。
9.如权利要求5或7所述的显示面板，其特征在于，所述第一晶体管的所述栅极的宽度，等于所述第二晶体管的所述栅极的宽度。
10.如权利要求3或6所述的显示面板，其特征在于，所述第一晶体管的所述漏极的厚度，大于所述第二晶体管的所述漏极的厚度。
11.一种电子终端，其特征在于，包括如权利要求1至10任一项所述的显示面板。
CN202310099747.6A 2023-02-03 2023-02-03 显示面板和电子终端 Pending CN117496873A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310099747.6A CN117496873A (zh) 2023-02-03 2023-02-03 显示面板和电子终端
US18/039,292 US20240355832A1 (en) 2023-02-03 2023-03-31 Display panel and electronic terminal
PCT/CN2023/085723 WO2024159615A1 (zh) 2023-02-03 2023-03-31 显示面板和电子终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310099747.6A CN117496873A (zh) 2023-02-03 2023-02-03 显示面板和电子终端

Publications (1)

Publication Number Publication Date
CN117496873A true CN117496873A (zh) 2024-02-02

Family

ID=89675044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310099747.6A Pending CN117496873A (zh) 2023-02-03 2023-02-03 显示面板和电子终端

Country Status (3)

Country Link
US (1) US20240355832A1 (zh)
CN (1) CN117496873A (zh)
WO (1) WO2024159615A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190005B2 (en) * 2014-03-05 2015-11-17 Innolux Corporation Display panel
CN107710318A (zh) * 2015-07-10 2018-02-16 夏普株式会社 像素电路以及显示装置及其驱动方法
CN107301850B (zh) * 2017-07-27 2019-10-29 南京中电熊猫平板显示科技有限公司 多路分用电路、液晶显示装置以及电容补偿方法
CN108682373B (zh) * 2018-05-04 2021-06-11 昆山国显光电有限公司 显示面板及显示装置
CN215526311U (zh) * 2021-09-30 2022-01-14 惠科股份有限公司 阵列基板及显示面板
CN113937157B (zh) * 2021-10-09 2024-04-16 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20240355832A1 (en) 2024-10-24
WO2024159615A1 (zh) 2024-08-08

Similar Documents

Publication Publication Date Title
JP4392737B2 (ja) 液晶表示装置用アレー基板、及びその製造方法
CN111624827B (zh) 阵列基板、显示面板和显示装置
US7599014B2 (en) Method for fabricating pixel array substrate
US7675582B2 (en) Stacked storage capacitor structure for a thin film transistor liquid crystal display
US6982775B2 (en) Liquid crystal display having reduced flicker
WO2020182000A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN110289270B (zh) 阵列基板及其制造方法、显示装置
CN103296030A (zh) Tft-lcd阵列基板
CN114497151A (zh) 一种显示面板
CN100593862C (zh) 有源矩阵有机电致发光装置及其制造方法
KR20170015698A (ko) 표시장치
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US7250992B2 (en) Liquid crystal display device with a capacitance-compensated structure
CN110752219B (zh) 一种薄膜晶体管和显示面板
CN111474790A (zh) 阵列基板和液晶显示面板
US7646021B2 (en) Thin film transistor array substrate
US11810515B1 (en) Pixel driving circuit, display panel and display device
CN117496873A (zh) 显示面板和电子终端
KR20200127073A (ko) 표시 장치
US20020021380A1 (en) Active matrix display device
CN100492653C (zh) 有机发光显示设备
CN113327989B (zh) 薄膜晶体管、阵列基板、显示面板及显示装置
CN107037651A (zh) 一种阵列基板及光罩、显示装置
CN1275073C (zh) 有源元件结构与液晶显示器的储存电容及其制造方法
US20090207329A1 (en) Liquid crystal display

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination