CN116995093A - 一种电荷自平衡的双极型功率半导体器件及其制造方法 - Google Patents
一种电荷自平衡的双极型功率半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN116995093A CN116995093A CN202310938706.1A CN202310938706A CN116995093A CN 116995093 A CN116995093 A CN 116995093A CN 202310938706 A CN202310938706 A CN 202310938706A CN 116995093 A CN116995093 A CN 116995093A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- region
- oxide layer
- well region
- dielectric oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 28
- 230000003071 parasitic effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000001727 in vivo Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000011295 pitch Substances 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种电荷自平衡的双极型功率半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型重掺杂半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型重掺杂半导体接触区、介质氧化层、多晶硅电极，控制栅多晶硅电极、源极金属、阳极金属、通孔、金属条；第一介质氧化层和多晶硅电极构成纵向浮空场板，形成连续耗尽元胞，提高器件耗尽能力。本发明通过在控制晶体管漏区、受控功率管栅下方引入浮空的纵向场板来控制电流通路，避免产生大电流，同时漂移区中的纵向浮空场板阵列能保持电荷平衡，降低基区电势，寄生晶闸管难以导通，避免闩锁效应，提升双极型功率半导体器件栅极控制能力。
Description
技术领域
本发明属于功率半导体领域，主要提出了一种电荷自平衡的双极型功率半导体器件及其制造方法。
背景技术
双极型功率半导体器件通过电导调制效应，改善了器件的导通压降，且横向器件的源极、漏极、栅极都分布在芯片表面，具有易于集成的特点。因此横向双极型功率半导体器件广泛应用于高压集成电路和高压功率电路中。因其输入阻抗高、导通电阻低、功耗低、易于集成的特点，在消费电子、汽车电子、智能电网、电机驱动等多个方面得以应用。对于传统的高压双极型功率半导体器件，当开启电流增加到一定程度时，基区电位抬升，当电位超过寄生管的开启电压，会导致寄生NPN管开启，使得开启电流继续增大，继而导致寄生PNP管开启，寄生NPNP晶闸管导通，器件无法自行关断，出现闩锁。闩锁效应会导致器件导通电流迅速增大，产生大的功耗，且无法控制关断，因此如何通过控制开启电流避免寄生晶闸管闩锁成为了双极型功率半导体器件面临的重要问题。可以通过集成控制晶体管和横向双极型功率半导体器件的方法，使器件的开启电流受到控制晶体管沟道电流的控制，保持二者的开启电流相同。同时可以通过在受控功率管的漂移区中增加纵向场板阵列保持电荷平衡，降低基区电势，并且纵向场板的加入改变了电流通道，使得开启电流更易控制，寄生晶闸管难以导通，有效避免闩锁效应。本发明提出了一种电荷自平衡的双极型功率半导体器件及其制造方法，有效提升了双极型功率半导体器件器件的栅极控制能力，其制造方法也较为简单
发明内容
本发明通过兼容工艺，将控制晶体管和横向双极型功率半导体器件进行集成，提出了一种电荷自平衡的双极型功率半导体器件，解决了双极型晶体管寄生晶闸管导通的问题，有效提升了双极型功率半导体器件的栅极控制能力，优化了双极型功率半导体器件的安全工作区。
为实现上述发明目的，本发明的技术方案如下：
一种电荷自平衡的双极型功率半导体器件，包括控制晶体管部分和受控功率管部分：
控制晶体管部分包括：位于第一导电类型半导体衬底11上方的第六介质氧化层36，位于第六介质氧化层36上方的第二导电类型阱区22A，第一导电类型阱区A12位于第二导电类型阱区A22左侧，第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24位于第一导电类型阱区A12中；源极金属51位于第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24的上表面；第二介质氧化层32位于第一导电类型阱区A12的上方，并且左端与第二导电类型重掺杂半导体接触区24相接触，右端与第二导电类型阱区A22相接触；控制栅多晶硅电极A42覆盖在第二介质氧化层32的上表面；
受控功率管部分包括：第二导电类型漂移区21，第一导电类型阱区B13位于第二导电类型漂移区21的左端，并且位于控制晶体管部分的第二导电类型阱区A22的右端，第二导电类型阱区B23位于第二导电类型漂移区21的右侧，第一导电类型重掺杂半导体接触区14位于第二导电类型阱区B23上方，阳极金属52位于第一导电类型重掺杂半导体接触区14的上表面；第三介质氧化层33位于第一导电类型阱区B13的上方，并且左端与第二导电类型阱区A22相接触，右端与第二导电类型漂移区21相接触；第四介质氧化层34位于第三介质氧化层33与第一导电类型重掺杂半导体接触区14之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极B43覆盖在第三介质氧化层33的上表面并部分延伸至第四介质氧化层34的上表面；
第一介质氧化层31和多晶硅电极41构成纵向场板，且第一介质氧化层31包围多晶硅电极41，所述纵向场板分别位于控制晶体管部分的第二导电类型阱区A22中和受控功率管部分的第二导电类型漂移区21中，形成纵向场板阵列；与该纵向场板相同的工艺在控制晶体管的源端形成隔离用纵向场板，该隔离用纵向场板贯穿第一导电类型阱区A12至第六介质氧化层36，该隔离用纵向场板同时在z方向保持连续连续，作为介质隔离槽分布在控制晶体管源端，该隔离槽通过多晶硅电极41接地；分布在控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向连续的，或者在z方向分立排布；分布在受控功率管部分的第二导电类型漂移区21中的纵向场板在x方向等间距分布，且通过通孔53与金属条63相连接，形成体内等势环；一列纵向场板分布在控制栅多晶硅电极B43的下方，并浮空排列；分布在受控功率管控制栅多晶硅电极B43下的浮空纵向场板是z方向分立型或z方向连续型，或者是X方向分立型或X方向连续型。
作为优选方式，隔离用纵向场板的深度深于控制晶体管第二导电类型阱区A22和位于受控功率管第二导电类型漂移区21中的纵向场板，且与第六介质氧化层36相接，并通过金属条接地；并且通过减小所述隔离用纵向场板的刻蚀宽度使得在后续槽壁氧化过程中形成全介质氧化隔离槽。
作为优选方式，分布在受控功率管第二导电类型漂移区21中的纵向场板的纵向间距和横向间距相等，且在x方向和在z方向上交替排列；
并且/或者分布在受控晶体管控制栅多晶硅电极B43下的浮空纵向场板在z方向是分立型的，或者是连续型的。
作为优选方式，位于控制晶体管第二导电类型阱区A22中的纵向场板起到控制电流通路，稳定开启电流的作用，避免开启电流过大造成寄生晶体管的开启；位于受控功率管第二导电类型漂移区21中的纵向场板起到保持漂移区内电荷平衡的作用，且降低第一导电类型阱区电势，避免寄生晶体管的开启。
作为优选方式，通过增加纵向场板的纵向宽度使得所有纵向场板均与第六介质氧化层36相接。
作为优选方式，在受控功率管的第二导电类型漂移区21中注入一层第一导电类型掺杂层，该掺杂层位于表面或者体内。
作为优选方式，位于控制晶体管第二导电类型阱区A22上的控制栅多晶硅电极B43形成后，通过自对准工艺同时在其两侧形成第一导电类型重掺杂半导体接触区14。
作为优选方式，位于控制晶体管区域的控制多晶硅电极通过刻蚀形成纵向栅极；
并且位于控制晶体管区域的第一导电类型阱区通过深阱工艺形成或者通过额外阱工艺形成。
作为优选方式，位于控制晶体管区域的控制栅多晶硅A42和位于受控功率管区域的控制栅多晶硅B43在z方向上是连续型或者分立型。
本发明还提供一种电荷自平衡的双极型功率半导体器件的制造方法，包括如下步骤：
步骤1：选择SOI材料，该材料包括硅基第一类导电类型半导体衬底11、第六介质氧化层36；
步骤2：离子注入第一导电类型杂质并推结，形成第一导电类型阱区A12、第一导电类型阱区B13，离子注入第二导电类型杂质并推结，形成第二导电类型漂移区21、第二导电类型阱区A22；
步骤3：通过光刻以及刻蚀形成槽；
步骤4：在槽内形成第一介质氧化层31；
步骤5：淀积多晶硅并刻蚀至硅平面，形成多晶硅电极41；
步骤6：生长形成第四介质氧化层34；
步骤7：离子注入第二导电类型杂质并高温推结，成第二导电类型阱区B23；
步骤8：通过热氧化生长栅氧，再通过刻蚀形成第二介质氧化层32和第三介质氧化层33；
步骤9：淀积多晶硅并刻蚀，形成控制栅多晶硅电极A42和控制栅多晶硅电极B43；
步骤10：注入形成第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24；
步骤11：淀积氧化硅并表面平坦化形成第五介质氧化层35，并通过刻蚀形成接触孔，接着淀积并刻蚀金属条63,形成表面金属条及金属电极。
本发明的有益效果为：纵向场板在受控功率管漂移区引入电荷自平衡，在关态耗尽漂移区，且通过等势环进行电容耦合调节电势，使得器件内部电场均匀分布，提高器件的关态耐压。主要的创新点为通过兼容工艺，将控制晶体管和横向双极型功率半导体器件进行集成，使器件的开启电流受到控制晶体管沟道电流的控制，保持二者的开启电流相同。同时通过在受控功率管的漂移区中增加纵向场板阵列保持电荷平衡，降低基区电势，且纵向场板的加入改变了电流通道，使得开启电流更易控制，解决了双极型晶体管寄生晶闸管导通的问题，有效提升了双极型功率半导体器件的栅极控制能力，优化了双极型功率半导体器件的安全工作范围。
附图说明
图1为实施例1的一种电荷自平衡的双极型功率半导体器件；
图2为实施例1的一种电荷自平衡的双极型功率半导体器件结构俯视图；
图3为实施例2的一种电荷自平衡的双极型功率半导体器件结构俯视图；
图4为实施例3的一种电荷自平衡的双极型功率半导体器件结构俯视图；
图5(a)-图5(f)为实施例4的第二导电类型阱区A22中的纵向场板和受控晶体管控制栅多晶硅电极B43下的浮空纵向场板的俯视剖视图，用以表现分布在控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向连续或者在z方向分立排布、分布在受控晶体管控制栅多晶硅电极B43下的浮空纵向场板是z方向分立型或z方向连续型，或者是X方向分立型或X方向连续型的不同组合形式；其中：
图5(a)为控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向分立，受控晶体管控制栅多晶硅电极B43下的浮空纵向场板为z方向分立型；
图5(b)为控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向分立，受控功率管控制栅多晶硅43下纵向场板为z方向连续型的结构示意图；
图5(c)为控制晶体管第二导电类型阱区22纵向场板z方向分立型，受控功率管控制栅多晶硅43下纵向场板为x方向连续型的结构示意图；
图5(d)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为z方向分立型的结构示意图；
图5(e)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为z方向连续型的结构示意图；
图5(f)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为x方向分立型的结构示意图；
图6为实施例1的一种电荷自平衡的双极型功率半导体器件结构正视图；
图7为实施例5的一种电荷自平衡的双极型功率半导体器件结构正视图；
图8为实施例6的一种电荷自平衡的双极型功率半导体器件结构正视图；
图9为实施例7的一种电荷自平衡的双极型功率半导体器件结构正视图；
图10为实施例8的一种电荷自平衡的双极型功率半导体器件结构正视图；
图11为实施例9的一种电荷自平衡的双极型功率半导体器件结构正视图；
图12为实施例10的一种电荷自平衡的双极型功率半导体器件结构正视图；
图13(a)-(m)为实施例1的一种电荷自平衡的双极型功率半导体器件的工艺流程示意图；
11为第一导电类型半导体衬底，12为第一导电类型阱区A，13为第一导电类型阱区B，14为第一导电类型重掺杂半导体接触区，21为第二导电类型漂移区，22为第二导电类型阱区A，23为第二导电类型阱区B，24为第二导电类型重掺杂半导体接触区，31为第一介质氧化层，32为第二介质氧化层，33为第三介质氧化层，34为第四介质氧化层，35为第五介质氧化层，36为第六介质氧化层，41为多晶硅电极，42为控制栅多晶硅电极A，43为控制栅多晶硅电极B，51为源极金属，52为阳极金属，53为通孔，63为金属条。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
实施例1所述的一种电荷自平衡的双极型功率半导体器件，如图1，图2，图6所示，包括控制晶体管部分和受控功率管部分：
控制晶体管部分包括：位于第一导电类型半导体衬底11上方的第六介质氧化层36，位于第六介质氧化层36上方的第二导电类型阱区22A，第一导电类型阱区A12位于第二导电类型阱区A22左侧，第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24位于第一导电类型阱区A12中；源极金属51位于第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24的上表面；第二介质氧化层32位于第一导电类型阱区A12的上方，并且左端与第二导电类型重掺杂半导体接触区24相接触，右端与第二导电类型阱区A22相接触；控制栅多晶硅电极A42覆盖在第二介质氧化层32的上表面；
受控功率管部分包括：第二导电类型漂移区21，第一导电类型阱区B13位于第二导电类型漂移区21的左端，并且位于控制晶体管部分的第二导电类型阱区A22的右端，第二导电类型阱区B23位于第二导电类型漂移区21的右侧，第一导电类型重掺杂半导体接触区14位于第二导电类型阱区B23上方，阳极金属52位于第一导电类型重掺杂半导体接触区14的上表面；第三介质氧化层33位于第一导电类型阱区B13的上方，并且左端与第二导电类型阱区A22相接触，右端与第二导电类型漂移区21相接触；第四介质氧化层34位于第三介质氧化层33与第一导电类型重掺杂半导体接触区14之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极B43覆盖在第三介质氧化层33的上表面并部分延伸至第四介质氧化层34的上表面；
第一介质氧化层31和多晶硅电极41构成纵向场板，且第一介质氧化层31包围多晶硅电极41，所述纵向场板分别位于控制晶体管部分的第二导电类型阱区A22中和受控功率管部分的第二导电类型漂移区21中，形成纵向场板阵列；与该纵向场板相同的工艺在控制晶体管的源端形成隔离用纵向场板，该隔离用纵向场板贯穿第一导电类型阱区A12至第六介质氧化层36，该隔离用纵向场板同时在z方向串通，作为介质隔离槽分布在控制晶体管源端，该隔离槽通过多晶硅电极41接地；分布在控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向分立排布；分布在受控功率管部分的第二导电类型漂移区21中的纵向场板在x方向等间距分布，且通过通孔53与金属条63相连接，形成体内等势环；一列纵向场板分布在控制栅多晶硅电极B43的下方，并浮空排列；器件的控制晶体管部分到受控功率管部分水平方向为x方向，纵向场板深度向下方向为y方向，垂直于xy平面向内方向为z方向。
隔离用纵向场板的深度深于控制晶体管第二导电类型阱区A22和位于受控功率管第二导电类型漂移区21中的纵向场板，且与第六介质氧化层36相接，并通过金属条接地；并且通过减小所述隔离用纵向场板的刻蚀宽度使得在后续槽壁氧化过程中形成全介质氧化隔离槽。
如图2所示，分布在受控功率管第二导电类型漂移区21中的纵向场板的纵向间距和横向间距相等，且在x方向和在z方向上交替排列；位于控制晶体管区域的控制栅多晶硅A42和位于受控功率管区域的控制栅多晶硅B43在z方向上是连续型；
位于控制晶体管第二导电类型阱区A22中的纵向场板起到控制电流通路，稳定开启电流的作用，避免开启电流过大造成寄生晶体管的开启；位于受控功率管第二导电类型漂移区21中的纵向场板起到保持漂移区内电荷平衡的作用，且降低第一导电类型阱区电势，避免寄生晶体管的开启。
位于控制晶体管区域的控制多晶硅电极通过刻蚀形成纵向栅极；
其基本工作原理如下：
以第一导电类型半导体材料为P型为例，在栅极偏置电压为0时，漂移区中的纵向场板引入全域MIS耗尽机制，通过金属条63相连形成体内等势环调制电场，使得功率管器件内部电场分布均匀。位于控制晶体管N型阱区中的纵向场板起到控制电流通路，稳定开启电流的作用，避免开启电流过大造成寄生n-p-n-p晶闸管的开启。位于受控功率管N型漂移区中的纵向场板起到保持漂移区内电荷平衡的作用，且可以降低受控功率管P型阱区电势，从而减小受控功率管P型阱区和控制晶体管N型阱区间的电势差，避免寄生晶体管的开启。综上所述，本发明提供的一种电荷自平衡的双极型功率半导体器件解决了双极型晶体管寄生晶闸管导通的问题，有效提升了双极型功率半导体器件的栅极控制能力，优化了双极型功率半导体器件的安全工作范围。
如图13所示，为本发明实施例1的工艺流程示意图，具体包括以下步骤：
步骤1：选择SOI材料，该材料包括硅基第一类导电类型半导体衬底11、第六介质氧化层36，如图13(a)所示；
步骤2：离子注入第一导电类型杂质并推结，形成第一导电类型阱区A12、第一导电类型阱区B13，离子注入第二导电类型杂质并推结，形成第二导电类型漂移区21、第二导电类型阱区A22，如图13(b)所示；
步骤3：通过光刻以及刻蚀形成槽，如图13(c)所示；
步骤4：在槽内形成第一介质氧化层31，如图13(d)所示；
步骤5：淀积多晶硅并刻蚀至硅平面，形成多晶硅电极41，如图13(e)、图13(f)所示；
步骤6：生长形成第四介质氧化层34，如图13(g)所示；
步骤7：离子注入第二导电类型杂质并高温推结，成第二导电类型阱区B23，如图13(h)所示；
步骤8：通过热氧化生长栅氧，再通过刻蚀形成第二介质氧化层32和第三介质氧化层33，如图13(i)所示；
步骤9：淀积多晶硅并刻蚀，形成控制栅多晶硅电极A42和控制栅多晶硅电极B43，如图13(j)所示；
步骤10：注入形成第一导电类型重掺杂半导体接触区14和第二导电类型重掺杂半导体接触区24，如图13(k)所示；
步骤11：淀积氧化硅并表面平坦化形成第五介质氧化层35，如图13(l)所示；并通过刻蚀形成接触孔，接着淀积并刻蚀金属条63,形成表面金属条及金属电极，如图13(m)所示；
实施例2
如图3所示，为实施例2的一种电荷自平衡的双极型功率半导体器件结构俯视图，本例与实施例1的结构不同在于，所述器件控制栅多晶硅电极43在z轴方向为分立型，该结构有益于降低器件的开启电流，避免寄生晶闸管的开启，其工作原理与实施例1基本相同。
实施例3
如图4所示，为实施例3的一种电荷自平衡的双极型功率半导体器件结构俯视图，本例与实施例1的结构不同在于，所述器件位于控制晶体管区域的控制栅多晶硅A42和位于受控功率管区域的控制栅多晶硅B43在z轴方向为分立型，该结构有益于降低器件的开启电流，避免寄生晶闸管的开启，其工作原理与实施例1基本相同。
实施例4
图5(a)-图5(f)为实施例4的第二导电类型阱区A22中的纵向场板和受控晶体管控制栅多晶硅电极B43下的浮空纵向场板的俯视剖视图，用以表现分布在控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向连续或者在z方向分立排布、分布在受控晶体管控制栅多晶硅电极B43下的浮空纵向场板是z方向分立型或z方向连续型，或者是X方向分立型或X方向连续型的不同组合形式；该结构可以通过调整纵向场板的分布调整器件开启电流，避免寄生晶闸管的开启，其工作原理与实施例1基本相同。
其中：
图5(a)为控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向分立，受控晶体管控制栅多晶硅电极B43下的浮空纵向场板为z方向分立型；
图5(b)为控制晶体管部分的第二导电类型阱区A22中的纵向场板在z方向分立，受控功率管控制栅多晶硅43下纵向场板为z方向连续型的结构示意图；
图5(c)为控制晶体管第二导电类型阱区22纵向场板z方向分立型，受控功率管控制栅多晶硅43下纵向场板为x方向连续型的结构示意图；
图5(d)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为z方向分立型的结构示意图；
图5(e)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为z方向连续型的结构示意图；
图5(f)为控制晶体管第二导电类型阱区22纵向场板z方向连续型，受控功率管控制栅多晶硅43下纵向场板为x方向分立型的结构示意图；
实施例5
图7为实施例5的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例1的结构不同在于，所述器件位于控制晶体管第二导电类型阱区22上的控制栅多晶硅电极43形成后，可以通过自对准工艺同时在其两侧形成第一导电类型重掺杂半导体接触区14，其工作原理与实施例1基本相同。
实施例6
图8为实施例6的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例1的结构不同在于，所述器件位于控制晶体管的控制栅多晶硅电极为垂直型多晶硅电极，该结构可以调整器件的开启电流，避免寄生晶闸管的开启，其工作原理与实施例1基本相同。
实施例7
图9为实施例7的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例6的结构不同在于，所述器件的控制晶体管的第一导电类型阱区通过第二次阱工艺形成，该结构可以通过控制第一导电类型阱深度调整器件栅长，从而调整器件的开启电流，避免寄生晶闸管的开启，其工作原理与实施例1基本相同。
实施例8
图10为实施例8的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例1的结构不同在于，所述器件的受控功率管的第二导电类型漂移区21中注入一层第一导电类型掺杂层，该掺杂层位于表面，该结构可以对漂移区进行辅助耗尽，同时提供空穴，增强器件的电导调制效应，其工作原理与实施例1基本相同。
实施例9
图11为实施例9的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例1的结构不同在于，所述器件的受控功率管的第二导电类型漂移区21中注入一层第一导电类型掺杂层，该掺杂层位于体内，该结构可以对漂移区进行辅助耗尽，同时提供空穴，增强器件的电导调制效应，其工作原理与实施例1基本相同。
实施例10
图12为实施例10的一种电荷自平衡的双极型功率半导体器件结构正视图，本例与实施例1的结构不同在于，所述器件通过扩宽纵向场板的纵向宽度使得所有纵向场板均与第六介质氧化层36相接，纵向场板能将电势引入衬底，同时耗尽衬底和第二导电类型漂移区，提高器件的耐压，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种电荷自平衡的双极型功率半导体器件，其特征在于：包括控制晶体管部分和受控功率管部分：
控制晶体管部分包括：位于第一导电类型半导体衬底(11)上方的第六介质氧化层(36)，位于第六介质氧化层(36)上方的第二导电类型阱区(22)A，第一导电类型阱区A(12)位于第二导电类型阱区A(22)左侧，第一导电类型重掺杂半导体接触区(14)和第二导电类型重掺杂半导体接触区(24)位于第一导电类型阱区A(12)中；源极金属(51)位于第一导电类型重掺杂半导体接触区(14)和第二导电类型重掺杂半导体接触区(24)的上表面；第二介质氧化层(32)位于第一导电类型阱区A(12)的上方，并且左端与第二导电类型重掺杂半导体接触区(24)相接触，右端与第二导电类型阱区A(22)相接触；控制栅多晶硅电极A(42)覆盖在第二介质氧化层(32)的上表面；
受控功率管部分包括：第二导电类型漂移区(21)，第一导电类型阱区B(13)位于第二导电类型漂移区(21)的左端，并且位于控制晶体管部分的第二导电类型阱区A(22)的右端，第二导电类型阱区B(23)位于第二导电类型漂移区(21)的右侧，第一导电类型重掺杂半导体接触区(14)位于第二导电类型阱区B(23)上方，阳极金属(52)位于第一导电类型重掺杂半导体接触区(14)的上表面；第三介质氧化层(33)位于第一导电类型阱区B(13)的上方，并且左端与第二导电类型阱区A(22)相接触，右端与第二导电类型漂移区(21)相接触；第四介质氧化层(34)位于第三介质氧化层(33)与第一导电类型重掺杂半导体接触区(14)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极B(43)覆盖在第三介质氧化层(33)的上表面并部分延伸至第四介质氧化层(34)的上表面；
第一介质氧化层(31)和多晶硅电极(41)构成纵向场板，且第一介质氧化层(31)包围多晶硅电极(41)，所述纵向场板分别位于控制晶体管部分的第二导电类型阱区A(22)中和受控功率管部分的第二导电类型漂移区(21)中，形成纵向场板阵列；与该纵向场板相同的工艺在控制晶体管的源端形成隔离用纵向场板，该隔离用纵向场板贯穿第一导电类型阱区A(12)至第六介质氧化层(36)，该隔离用纵向场板同时在z方向保持连续，作为介质隔离槽分布在控制晶体管源端，该隔离槽通过多晶硅电极(41)接地；分布在控制晶体管部分的第二导电类型阱区A(22)中的纵向场板在z方向连续，或者在z方向分立排布；分布在受控功率管部分的第二导电类型漂移区(21)中的纵向场板在x方向等间距分布，且通过通孔(53)与金属条(63)相连接，形成体内等势环；一列纵向场板分布在控制栅多晶硅电极B(43)的下方，并浮空排列；分布在受控功率管控制栅多晶硅电极B(43)下的浮空纵向场板是z方向分立型或z方向连续型，或者是X方向分立型或X方向连续型；
器件的控制晶体管部分到受控功率管部分水平方向为x方向，纵向场板深度向下方向为y方向，垂直于xy平面向内方向为z方向。
2.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：；隔离用纵向场板的深度深于控制晶体管第二导电类型阱区A(22)和位于受控功率管第二导电类型漂移区(21)中的纵向场板，且与第六介质氧化层(36)相接，并通过金属条接地；并且通过减小所述隔离用纵向场板的刻蚀宽度使得在后续槽壁氧化过程中形成全介质氧化隔离槽。
3.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：分布在受控功率管第二导电类型漂移区(21)中的纵向场板的纵向间距和横向间距相等，且在x方向和在z方向上交替排列。
4.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：位于控制晶体管第二导电类型阱区A(22)中的纵向场板起到控制电流通路，稳定开启电流的作用，避免开启电流过大造成寄生晶体管的开启；位于受控功率管第二导电类型漂移区(21)中的纵向场板起到保持漂移区内电荷平衡的作用，且降低第一导电类型阱区电势，避免寄生晶体管的开启。
5.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：通过增加纵向场板的纵向宽度使得所有纵向场板均与第六介质氧化层(36)相接。
6.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：在受控功率管的第二导电类型漂移区(21)中注入一层第一导电类型掺杂层，该掺杂层位于表面或者体内。
7.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：位于控制晶体管第二导电类型阱区A(22)上的控制栅多晶硅电极B(43)形成后，通过自对准工艺同时在其两侧形成第一导电类型重掺杂半导体接触区(14)。
8.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：位于控制晶体管区域的控制多晶硅电极通过刻蚀形成纵向栅极；
并且位于控制晶体管区域的第一导电类型阱区通过深阱工艺形成或者通过额外阱工艺形成。
9.根据权利要求1所述的一种电荷自平衡的双极型功率半导体器件，其特征在于：位于控制晶体管区域的控制栅多晶硅A(42)和位于受控功率管区域的控制栅多晶硅B(43)在z方向上是连续型或者分立型。
10.权利要求1至5任意一项所述的一种电荷自平衡的双极型功率半导体器件的制造方法，其特征在于包括如下步骤：
步骤1：选择SOI材料，该材料包括硅基第一类导电类型半导体衬底(11)、第六介质氧化层(36)；
步骤2：离子注入第一导电类型杂质并推结，形成第一导电类型阱区A(12)、第一导电类型阱区B(13)，离子注入第二导电类型杂质并推结，形成第二导电类型漂移区(21)、第二导电类型阱区A(22)；
步骤3：通过光刻以及刻蚀形成槽；
步骤4：在槽内形成第一介质氧化层(31)；
步骤5：淀积多晶硅并刻蚀至硅平面，形成多晶硅电极(41)；
步骤6：生长形成第四介质氧化层(34)；
步骤7：离子注入第二导电类型杂质并高温推结，成第二导电类型阱区B(23)；
步骤8：通过热氧化生长栅氧，再通过刻蚀形成第二介质氧化层(32)和第三介质氧化层(33)；
步骤9：淀积多晶硅并刻蚀，形成控制栅多晶硅电极A(42)和控制栅多晶硅电极B(43)；
步骤10：注入形成第一导电类型重掺杂半导体接触区(14)和第二导电类型重掺杂半导体接触区(24)；
步骤11：淀积氧化硅并表面平坦化形成第五介质氧化层(35)，并通过刻蚀形成接触孔，接着淀积并刻蚀金属条(63),形成表面金属条及金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310938706.1A CN116995093A (zh) | 2023-07-27 | 2023-07-27 | 一种电荷自平衡的双极型功率半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310938706.1A CN116995093A (zh) | 2023-07-27 | 2023-07-27 | 一种电荷自平衡的双极型功率半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116995093A true CN116995093A (zh) | 2023-11-03 |
Family
ID=88529538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310938706.1A Pending CN116995093A (zh) | 2023-07-27 | 2023-07-27 | 一种电荷自平衡的双极型功率半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116995093A (zh) |
-
2023
- 2023-07-27 CN CN202310938706.1A patent/CN116995093A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9941403B2 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| US20190115464A1 (en) | MOS-Gated Power Devices, Methods, and Integrated Circuits | |
| US8076719B2 (en) | Semiconductor device structures and related processes | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20040099905A1 (en) | Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through and schottky rectifying flyback diodes | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN112164719B (zh) | 具有等势浮空槽的低阻器件及其制造方法 | |
| CN112164722A (zh) | 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺 | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| US7910983B2 (en) | MOS transistor having an increased gate-drain capacitance | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN115224112A (zh) | 一种串联式双栅ligbt器件及其制造方法 | |
| CN116995093A (zh) | 一种电荷自平衡的双极型功率半导体器件及其制造方法 | |
| CN115050811A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| CN118299421A (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN118231468A (zh) | 一种功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |