Nothing Special   »   [go: up one dir, main page]

CN116779453A - 高导热嵌埋结构及其制作方法 - Google Patents

高导热嵌埋结构及其制作方法 Download PDF

Info

Publication number
CN116779453A
CN116779453A CN202310941412.4A CN202310941412A CN116779453A CN 116779453 A CN116779453 A CN 116779453A CN 202310941412 A CN202310941412 A CN 202310941412A CN 116779453 A CN116779453 A CN 116779453A
Authority
CN
China
Prior art keywords
layer
chip
manufacturing
dielectric layer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310941412.4A
Other languages
English (en)
Inventor
陈先明
黄高
洪业杰
黄本霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Yueya Semiconductor Co ltd
Original Assignee
Nantong Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Yueya Semiconductor Co ltd filed Critical Nantong Yueya Semiconductor Co ltd
Priority to CN202310941412.4A priority Critical patent/CN116779453A/zh
Publication of CN116779453A publication Critical patent/CN116779453A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种高导热嵌埋结构及其制作方法，涉及封装结构技术领域。高导热嵌埋结构的制作方法包括以下步骤：准备芯层，并在芯层的内部制作纵向贯通芯层的第一导通柱；在芯层的上下表面制作第一线路层；在第一线路层的表面制作第二导通柱；在芯层的上下表面压合绝缘层；在绝缘层的表面制作第二线路层；在第二线路层的表面制作第三导通柱；在其中一个绝缘层的表面的第二线路层上设置第一芯片，在另一个绝缘层的表面设置第二芯片；在绝缘层的表面设置第一介质层；在第一介质层的表面设置第三线路层。根据本发明实施例的高导热嵌埋结构的制作方法，能够实现多芯片的嵌埋封装及电性连接，从而提升封装集成度，并能够确保嵌埋结构的散热性能。

Description

高导热嵌埋结构及其制作方法
技术领域
本发明涉及封装结构技术领域，尤其是涉及一种高导热嵌埋结构及其制作方法。
背景技术
随着电子技术的日益发展，电子产品的性能要求越来越高，使得电子元件及线路板基板线路越来越复杂；同时，对电子产品的尺寸则要求其越来越小、越来越薄；从而使得芯片等电子元件封装基板朝高密度集成化、小型化、多功能化发展成为必然趋势。
为实现电子产品的多功能、高性能、小型化，如何高效地、低成本地将芯片等主被动元件嵌埋封装于基板内部，是目前半导体封装行业中很重要的研究方向。与此同时，电子元件的应用也朝着高频高速高功率的方向发展，导致单位面积的热流密度迅速递增。而随着运行工作环境温度的上升，电子元件的运行的速度将会随之降低，损耗随之上升；而且，长时间在高温环境下运行，电子产品的可靠性相对降低。所以如果不能及时将高频高速高功率电子元件产生的热量散发，电子产品的性能和可靠性会收到一定程度的影响。因此，在高频高速高功率的大趋势下，如何合理优化嵌埋封装基板、封装体的设计，提升嵌埋封装结构的散热性能，是当前一个重要的课题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出了一种高导热嵌埋结构及其制作方法，在提升封装集成度的同时，还能够提升嵌埋结构的散热性能。
一方面，根据本发明实施例的高导热嵌埋结构的制作方法，包括以下步骤：
准备芯层，并在所述芯层的内部制作纵向贯通所述芯层的第一导通柱；
在所述芯层的上下表面制作第一线路层；所述第一线路层与所述第一导通柱导通，且所述第一线路层包括第一散热块；
在所述第一线路层的表面制作第二导通柱；所述第二导通柱包括第二散热块，所述第二散热块设置于所述第一散热块上；
在所述芯层的上下表面压合绝缘层，使所述绝缘层覆盖所述第一线路层和所述第二导通柱，且所述绝缘层的表面与所述第二导通柱的表面齐平；
在所述绝缘层的表面制作第二线路层；所述第二线路层与所述第二导通柱导通；
在所述第二线路层的表面制作第三导通柱；
在其中一个所述绝缘层的表面的所述第二线路层上设置第一芯片，在另一个所述绝缘层的表面设置第二芯片，所述第二芯片设置于所述第二散热块上；
在所述绝缘层的表面设置第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片，且所述第一介质层的表面与所述第三导通柱的表面齐平；
在所述第一介质层的表面设置第三线路层，所述第三线路层与所述第三导通柱导通，且所述第三线路层通过设置在所述第一介质层内的盲孔与所述第一芯片和所述第二芯片导通。
根据本发明的一些实施例，所述高导热嵌埋结构的制作方法还包括以下步骤：
在所述第三线路层的表面设置第四导通柱；
在所述第一介质层的表面设置第二介质层，使所述第二介质层覆盖所述第三线路层和所述第四导通柱；
在所述第二介质层的表面设置第四线路层；所述第四线路层与所述第四导通柱导通。
根据本发明的一些实施例，所述高导热嵌埋结构的制作方法还包括以下步骤：
在所述第一介质层的表面设置阻焊层；
对所述阻焊层进行开窗，形成与所述第三线路层对应的窗口；
对所述窗口进行金属表面处理，形成焊盘。
根据本发明的一些实施例，所述第一芯片的双面均设置有第一连接端子；或者，所述第一芯片包括层叠设置的第一组合芯片和第二组合芯片，所述第一组合芯片的第一面设置有第二连接端子，所述第二连接端子通过锡球固定于所述第二线路层的表面，所述第二组合芯片的第一面设置于所述第一组合芯片的第二面上，所述第二组合芯片的第二面设置有第三连接端子。
根据本发明的一些实施例，所述第二芯片的第一面通过粘芯材料固定于所述第二散热块上，所述第二芯片的第二面设置有第四连接端子。
根据本发明的一些实施例，所述第三导通柱包括若干个第一铜柱和若干个第二铜柱，所述第二铜柱的尺寸大于所述第一铜柱的尺寸，所述第二铜柱用于高载流量导通。
根据本发明的一些实施例，所述在所述绝缘层的表面设置第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片，且所述第一介质层的表面与所述第三导通柱的表面齐平，包括：
在所述绝缘层的表面设置所述第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片；
对所述第一介质层进行减薄，使所述第一介质层的表面与所述第三导通柱的表面齐平，将所述第三导通柱的端面露出；
对所述第一介质层进行钻孔，形成与所述第一芯片和所述第二芯片相连通的第一通孔；
对所述第一通孔进行电镀，形成所述盲孔。
根据本发明的一些实施例，所述在所述芯层的内部制作纵向贯通所述芯层的第一导通柱，包括：
对所述芯层进行钻孔，形成纵向贯通所述芯层的第二通孔；
对所述第二通孔进行电镀，形成所述第一导通柱。
根据本发明的一些实施例，所述芯层采用陶瓷材料，所述绝缘层采用PP半固化片，所述第一介质层采用环氧塑封料。
另一方面，根据本发明实施例的高导热嵌埋结构，通过上述方面实施例所述的高导热嵌埋结构的制作方法制作而成。
根据本发明实施例的高导热嵌埋结构及其制作方法，至少具有如下有益效果：能够实现多芯片、双面I/O芯片的嵌埋封装及电性连接，从而提升封装集成度，有效降低芯片嵌埋封装成本；同时，通过第一散热块和第二散热块等多方位的散热方案，在实现高集成的同时，确保嵌埋结构的散热性能，提升嵌埋结构的可靠性；该制作方法能够缩短芯片嵌埋封装的工艺流程，缩短加工周期，降低加工成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的高导热嵌埋结构的制作方法的步骤流程图；
图2-图10分别为本发明实施例的高导热嵌埋结构的制作方法的中间过程对应的结构示意图；
附图标记：
芯层100、第一导通柱110、第一线路层200、第一散热块210、第二导通柱300、第二散热块310、绝缘层400、第二线路层500、第三导通柱600、第一铜柱610、第二铜柱620、第一芯片700、第一组合芯片710、第二连接端子711、第二组合芯片720、第三连接端子721、锡球730、第二芯片800、第四连接端子810、粘芯材料820、第一介质层900、第一通孔910、盲孔920、第三线路层1000、第二介质层1100、第四导通柱1200、第四线路层1300、阻焊层1400、焊盘1500。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
随着电子技术的日益发展，电子产品的性能要求越来越高，使得电子元件及线路板基板线路越来越复杂；同时，对电子产品的尺寸则要求其越来越小、越来越薄；从而使得芯片等电子元件封装基板朝高密度集成化、小型化、多功能化发展成为必然趋势。
为实现电子产品的多功能、高性能、小型化，如何高效地、低成本地将芯片等主被动元件嵌埋封装于基板内部，是目前半导体封装行业中很重要的研究方向。与此同时，电子元件的应用也朝着高频高速高功率的方向发展，导致单位面积的热流密度迅速递增。而随着运行工作环境温度的上升，电子元件的运行的速度将会随之降低，损耗随之上升；而且，长时间在高温环境下运行，电子产品的可靠性相对降低。所以如果不能及时将高频高速高功率电子元件产生的热量散发，电子产品的性能和可靠性会收到一定程度的影响。因此，在高频高速高功率的大趋势下，如何合理优化嵌埋封装基板、封装体的设计，提升嵌埋封装结构的散热性能，是当前一个重要的课题。
为此，本发明实施例提出了一种高导热嵌埋结构的制作方法，无需预制框架、可实现多颗芯片、双面I/O芯片的嵌埋封装及电性互连，有效降低芯片嵌埋封装成本，且可实现更高密度的集成封装。而且，通过在封装结构内部设置散热块，能够提升封装结构的散热效果，进而提升效能及可靠性。
下面结合附图1-10，详细阐述本发明实施例的高导热嵌埋结构的制作方法。
如图1所示，根据本发明实施例的高导热嵌埋结构的制作方法，包括以下步骤：
步骤S100：准备芯层100，并在芯层100的内部制作纵向贯通芯层100的第一导通柱110，如图2所示；
具体地，为了在芯层100的内部制作第一导通柱110，首先，通过镭射钻孔或机械钻孔的方式，对芯层100进行钻孔，形成纵向贯通芯层100的第二通孔；然后，对第二通孔进行电镀，形成第一导通柱110。如图2所示，第一导通柱110的数量具有多个，具体的数量不受限定，可根据实际需要确定。第一导通柱110的上下端面均暴露于芯层100的表面。在本示例中，芯层100采用陶瓷材料，具有良好的刚性和较高的导热系数，能够提升整个嵌埋结构的稳定性和散热性能。需要说明的是，芯层100也可以采用其它导热系数高的绝缘材料，而不仅限于此。
步骤S200：在芯层100的上下表面制作第一线路层200；第一线路层200与第一导通柱110导通，且第一线路层200包括第一散热块210，如图2所示；
具体地，为了在芯层100的上下表面制作第一线路层200，首先在芯层100的上下表面制作金属种子层，然后在金属种子层上贴附感光干膜，通过曝光显影的方式制作线路图形，再根据线路图形电镀形成第一线路层200。其中，芯层100的上下表面的第一线路层200通过芯层100内部的第一导通柱110实现导通，且第一导通柱110的端面与芯片100的表面齐平。第一导通柱110可以具有多个，具体的数量根据实际需要设定；第一导通柱110可以采用铜等导电材料。在第一线路层200中，包含有面积较大的散热面，作为第一散热块210，方便后续进行散热。
步骤S300：在第一线路层200的表面制作第二导通柱300；第二导通柱300包括第二散热块310，第二散热块310设置于第一散热块210上，如图2所示；
具体地，同样通过贴膜、曝光和显影的方式，制作出对应于第二导通柱300的图形，然后通过电镀的方式，在第一线路层200的表面形成第二导通柱300；最后进行退膜，并将芯层100表面多余的金属种子层蚀刻掉。其中，第二导通柱300也具有多个，可以采用铜等导电材料。在第二导通柱300中，包含有面积大于其它导通柱300的第二散热块310，第二散热块310位于第一散热块210上，两者相互配合，促进封装结构的散热效果。在本示例中，第一散热块210和第二散热块310均位于芯层100的上表面；需要说明的是，也可以在芯层100的下表面或者双面均设置第一散热块210和第二散热块310。
步骤S400：在芯层100的上下表面压合绝缘层400，使绝缘层400覆盖第一线路层200和第二导通柱300，且绝缘层400的表面与第二导通柱300的表面齐平，如图3所示；
在芯层100完成第一导通柱110、第一线路层200和第二导通柱300的加工后，在芯层100的双面压合绝缘层400；其中，绝缘层400优选高导热系数的PP半固化片等绝缘材料。然后，采用磨板、等离子蚀刻等工艺，对绝缘层400进行减薄，使得绝缘层400的表面与第二导通柱300的端面齐平，从而将第二导通柱300的端面暴露出来；绝缘层400作为封装结构的介质层。
步骤S500：在绝缘层400的表面制作第二线路层500；第二线路层500与第二导通柱300导通，如图4所示；
具体地，为了在绝缘层400的表面制作第二线路层500，首先同样在绝缘层400的表面溅射一层金属种子层，然后贴附感光干膜，再对感光干膜进行曝光显影，形成对应第二线路层500的图形，再根据图形电镀形成第二线路层500；第二线路层500与第二导通柱300的端面相接触，从而实现导通。
步骤S600：在第二线路层500的表面制作第三导通柱600，如图4所示；
具体地，同样通过贴膜、曝光和显影的方式，制作出对应于第三导通柱600的图形，然后通过电镀的方式，在第二线路层500的表面形成第三导通柱600；最后进行退膜，并将绝缘层400表面多余的金属种子层蚀刻掉。其中，第三导通柱600也具有多个，可以采用铜等导电材料。在第三导通柱600中，包含有若干个第一铜柱610和若干个第二铜柱620，第二铜柱620的尺寸大于第一铜柱610的尺寸，第二铜柱620用于高载流量导通。通过在第三导通柱600中，选择性地设置大尺寸的第二铜柱620，从而满足部分回路高载流量导通的需求，降低损耗，进一步提升效能。
步骤S700：在其中一个绝缘层400的表面的第二线路层500上设置第一芯片700，在另一个绝缘层400的表面设置第二芯片800，第二芯片800设置于第二散热块310上；
具体地，如图5所示，在芯层100的上下表面均设置有绝缘层400，对于位于上方的绝缘层400而言，在制作第二线路层500时，预留出第二散热块310的位置，用于后续放置第二芯片800。在第二散热块310的表面设置第二芯片800时，可以先在第二散热块310的表面设置粘芯材料820，第二芯片800的第一面(即下表面)通过粘芯材料820固定于第二散热块310上，第二芯片800的第二面(即上表面)设置有第四连接端子810。通过将第二芯片800设置在第二散热块310上，在第二芯片800的工作过程中，能够通过第二散热块310进行快速散热，防止温度过高影响第二芯片800的正常工作。
第一芯片700可以是单颗具有双面I/O的芯片，即第一芯片700的双面均设置有第一连接端子(图未示)；或者，第一芯片700也可以采用芯片组的形式。如图5所示，在本示例中，第一芯片700采用的是芯片组的形式，第一芯片700包括层叠设置的第一组合芯片710和第二组合芯片720，第一组合芯片710的第一面(即上表面)设置有第一连接端子711，第一连接端子711通过锡球730固定于第二线路层500的表面，第二组合芯片720的第一面(即上表面)设置于第一组合芯片710的第二面(即下表面)上，第二组合芯片720的第二面(即下表面)设置有第二连接端子721。其中，第一组合芯片710和第二组合芯片720之间，可以通过粘芯材料进行固定。
通过在封装结构的上方设置第二芯片800，在封装结构的下方设置第一芯片700，从而能够实现多颗芯片、双面I/O芯片的嵌埋封装及电性互连，上下方的芯片通过内部的导通柱和线路层实现导通，从而可实现更高密度的集成封装，有效降低芯片嵌埋封装成本。
步骤S800：在绝缘层400的表面设置第一介质层900，使第一介质层900覆盖第三导通柱600、第一芯片700和第二芯片800，且第一介质层900的表面与第三导通柱600的表面齐平，如图6和图7所示；
具体地，在完成第一芯片700和第二芯片800的贴装后，在上下方均压合第一介质层900，其中第一介质层900优选具有高导热特性的环氧塑封料，对上下方的结构进行Molding(模压)封装。如图6和图7所示，在绝缘层400的表面设置第一介质层900，使第一介质层900覆盖第三导通柱600、第一芯片700和第二芯片800后，采用磨板、等离子蚀刻等工艺，对第一介质层900进行减薄，使得第一介质层900的表面与第三导通柱600的表面齐平，从而将第三导通柱600的端面露出；然后，对第一介质层900进行钻孔，形成与第一芯片700的第三连接端子721和第二芯片800的第四连接端子810相连通的第一通孔910，便于后续对第一通孔910进行电镀形成盲孔920。
步骤S900：在第一介质层900的表面设置第三线路层1000，第三线路层1000与第三导通柱600导通，且第三线路层1000通过设置在第一介质层900内的盲孔920与第一芯片700和第二芯片800的连接端子导通。
具体地，同样通过设置金属种子层、贴附感光干膜、曝光和显影的方式，在第一介质层900的表面制作对应于第三线路层1000的线路图形，然后，根据线路图形进行电镀，在电镀过程中，同时在第一通孔910的内部电镀形成盲孔920，使得第三线路层1000通过设置在第一介质层900内的盲孔920与第一芯片700和第二芯片800的连接端子导通，然后退膜，并蚀刻掉第一介质层900表面多余的金属种子层，从而完成嵌埋封装结构的制作。
进一步地，如图9所示，在实际应用中，还可以根据嵌埋封装结构的布线需求，进行增层制作。如图9所示，在本示例中，在第三线路层1000的表面设置第四导通柱1200；然后，在第一介质层900的表面设置第二介质层1100，使第二介质层1100覆盖第三线路层1000和第四导通柱1200；然后，在第二介质层1100的表面设置第四线路层1300；第四线路层1300与第四导通柱1200导通。在本示例中，仅在嵌埋封装结构的下方进行增层制作，需要说明的是，在实际应用中，也可以对嵌埋封装结构的上方或双面均进行增层制作。其中，第四导通柱1200中，同样设置有大尺寸的用于高载流量导通的第三铜柱1210，从而满足部分回路高载流量导通的需求，降低损耗，进一步提升效能。
进一步地，如图10所示，根据本发明实施例的高导热嵌埋结构，还包括以下步骤：
在第一介质层900的表面设置阻焊层1400；
对阻焊层1400进行开窗，形成与第三线路层1000对应的窗口；
对窗口进行金属表面处理，形成焊盘1500。
具体地，如图10所示，由于下方的第一介质层900还进行了增层制作，因此，对于上方的阻焊层1400，直接设置在第一介质层900的表面；而对于下方的阻焊层1400，由于第一介质层900的表面还设置有第二介质层1100，因此，下方的阻焊层1400设置在第二介质层1100的表面，即不管嵌埋封装结构设置了多少介质层，阻焊层1400均设置在嵌埋封装结构最外层的介质层的表面。然后，对阻焊层1400进行开窗，形成与第三线路层1000对应的窗口，并对窗口进行金属表面处理，形成焊盘1500。
根据本发明实施例的高导热嵌埋结构，能够实现多芯片、双面I/O芯片的嵌埋封装及电性连接，从而提升封装集成度，有效降低芯片嵌埋封装成本；同时，通过第一散热块210和第二散热块310等多方位的散热方案，在实现高集成的同时，确保嵌埋结构的散热性能，提升嵌埋结构的可靠性；选择性设置大尺寸铜柱或铜块，满足部分回路高载流量导通的需求，降低损耗，进一步提升效能；此外，该制作方法还能够缩短芯片嵌埋封装的工艺流程，缩短加工周期，降低加工成本。
另一方面，本发明实施例还提出了一种高导热嵌埋结构，该结构通过上述方面实施例的制作方法制作而成。
需要说明的是，上述方法实施例中的内容均适用于本实施例中，本实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述装置实施例所达到的有益效果也相同。
根据本发明实施例的高导热嵌埋结构，通过采用上述方面实施例的高导热嵌埋结构的制作方法进行制作，能够实现多芯片、双面I/O芯片的嵌埋封装及电性连接，从而提升封装集成度，有效降低芯片嵌埋封装成本；同时，通过第一散热块210和第二散热块310等多方位的散热方案，在实现高集成的同时，确保嵌埋结构的散热性能，提升嵌埋结构的可靠性；选择性设置大尺寸铜柱或铜块，满足部分回路高载流量导通的需求，降低损耗，进一步提升效能；此外，该高导热嵌埋结构还能够缩短芯片嵌埋封装的工艺流程，缩短加工周期，降低加工成本。
尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种示例性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的示例性具体实施和架构的许多其它修改也处于本公开的范围内。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种高导热嵌埋结构的制作方法，其特征在于，包括以下步骤：
准备芯层，并在所述芯层的内部制作纵向贯通所述芯层的第一导通柱；
在所述芯层的上下表面制作第一线路层；所述第一线路层与所述第一导通柱导通，且所述第一线路层包括第一散热块；
在所述第一线路层的表面制作第二导通柱；所述第二导通柱包括第二散热块，所述第二散热块设置于所述第一散热块上；
在所述芯层的上下表面压合绝缘层，使所述绝缘层覆盖所述第一线路层和所述第二导通柱，且所述绝缘层的表面与所述第二导通柱的表面齐平；
在所述绝缘层的表面制作第二线路层；所述第二线路层与所述第二导通柱导通；
在所述第二线路层的表面制作第三导通柱；
在其中一个所述绝缘层的表面的所述第二线路层上设置第一芯片，在另一个所述绝缘层的表面设置第二芯片，所述第二芯片设置于所述第二散热块上；
在所述绝缘层的表面设置第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片，且所述第一介质层的表面与所述第三导通柱的表面齐平；
在所述第一介质层的表面设置第三线路层，所述第三线路层与所述第三导通柱导通，且所述第三线路层通过设置在所述第一介质层内的盲孔与所述第一芯片和所述第二芯片导通。
2.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述高导热嵌埋结构的制作方法还包括以下步骤：
在所述第三线路层的表面设置第四导通柱；
在所述第一介质层的表面设置第二介质层，使所述第二介质层覆盖所述第三线路层和所述第四导通柱；
在所述第二介质层的表面设置第四线路层；所述第四线路层与所述第四导通柱导通。
3.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述高导热嵌埋结构的制作方法还包括以下步骤：
在所述第一介质层的表面设置阻焊层；
对所述阻焊层进行开窗，形成与所述第三线路层对应的窗口；
对所述窗口进行金属表面处理，形成焊盘。
4.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述第一芯片的双面均设置有第一连接端子；或者，所述第一芯片包括层叠设置的第一组合芯片和第二组合芯片，所述第一组合芯片的第一面设置有第二连接端子，所述第二连接端子通过锡球固定于所述第二线路层的表面，所述第二组合芯片的第一面设置于所述第一组合芯片的第二面上，所述第二组合芯片的第二面设置有第三连接端子。
5.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述第二芯片的第一面通过粘芯材料固定于所述第二散热块上，所述第二芯片的第二面设置有第四连接端子。
6.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述第三导通柱包括若干个第一铜柱和若干个第二铜柱，所述第二铜柱的尺寸大于所述第一铜柱的尺寸，所述第二铜柱用于高载流量导通。
7.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述在所述绝缘层的表面设置第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片，且所述第一介质层的表面与所述第三导通柱的表面齐平，包括：
在所述绝缘层的表面设置所述第一介质层，使所述第一介质层覆盖所述第三导通柱、所述第一芯片和所述第二芯片；
对所述第一介质层进行减薄，使所述第一介质层的表面与所述第三导通柱的表面齐平，将所述第三导通柱的端面露出；
对所述第一介质层进行钻孔，形成与所述第一芯片和所述第二芯片相连通的第一通孔；
对所述第一通孔进行电镀，形成所述盲孔。
8.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述在所述芯层的内部制作纵向贯通所述芯层的第一导通柱，包括：
对所述芯层进行钻孔，形成纵向贯通所述芯层的第二通孔；
对所述第二通孔进行电镀，形成所述第一导通柱。
9.根据权利要求1所述的高导热嵌埋结构的制作方法，其特征在于，所述芯层采用陶瓷材料，所述绝缘层采用PP半固化片，所述第一介质层采用环氧塑封料。
10.一种高导热嵌埋结构，其特征在于，通过如权利要求1-9中任一项所述的高导热嵌埋结构的制作方法制作而成。
CN202310941412.4A 2023-07-28 2023-07-28 高导热嵌埋结构及其制作方法 Pending CN116779453A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310941412.4A CN116779453A (zh) 2023-07-28 2023-07-28 高导热嵌埋结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310941412.4A CN116779453A (zh) 2023-07-28 2023-07-28 高导热嵌埋结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116779453A true CN116779453A (zh) 2023-09-19

Family

ID=88010081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310941412.4A Pending CN116779453A (zh) 2023-07-28 2023-07-28 高导热嵌埋结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116779453A (zh)

Similar Documents

Publication Publication Date Title
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US9806050B2 (en) Method of fabricating package structure
US7669320B2 (en) Coreless cavity substrates for chip packaging and their fabrication
US7285728B2 (en) Electronic parts packaging structure and method of manufacturing the same
US10096562B2 (en) Power module package
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US20060237827A1 (en) Thermal enhanced low profile package structure and method for fabricating the same
US20020074670A1 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JPH0669402A (ja) プリント基板およびその製造方法
JP2003347741A (ja) 複合多層基板およびそれを用いたモジュール
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2001085603A (ja) 半導体装置
TW202329262A (zh) 一種基於模製成型制程的封裝基板及其製造方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN220569634U (zh) 高导热嵌埋结构
US11532543B2 (en) Manufacturing method of package carrier
CN116779453A (zh) 高导热嵌埋结构及其制作方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
KR20210156650A (ko) 열전소자를 내장한 인쇄회로기판
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
CN217883966U (zh) 包括至少两个部件的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination