CN116456446A - 时钟同步系统、方法、电子设备及计算机可读存储介质 - Google Patents

Abstract

本申请涉及集成电路技术领域，公开了一种时钟同步系统、方法、电子设备及计算机可读存储介质。系统集成于SOC芯片内，包括：第一计时模块和第二计时模块，第一计时模块用于在终端处于标准模式时，基于与标准模式对应的第一时钟进行计数；第二计时模块用于在终端从标准模式切换至低功耗模式后，将第一计时模块的计数值作为初始计数值，基于与低功耗模式对应的第二时钟进行计数；第二计时模块还用于在终端从低功耗模式切换至标准模式后，将第二计时模块的计数值作为运行计数值，基于初始计数值和运行计数值，确定终端当前的系统时间，将当前的系统时间发送至第一计时模块，供第一计数模块进行时钟同步，以获取终端的睡眠时长，且功耗较低。

Description

时钟同步系统、方法、电子设备及计算机可读存储介质

技术领域

本申请实施例涉及集成电路技术领域，特别涉及一种时钟同步系统、方法、电子设备及计算机可读存储介质。

背景技术

窄带物联网(Narrow Band Internet of Things，NBIoT)是物联网领域的一个新兴技术，其支持省电模式(Power Saving Mode，PSM)、不连续接收模式(DiscontinuousReception，DRX)和扩展不连续接收模式(Extended DRX，eDRX)等低功耗的传输模式，能够降低终端的功耗。但是在上述低功耗模式下，系统可能会由于外部事件触发而提前唤醒，在系统唤醒后，终端为了与基站进行通信，需要再次搜索网络与基站同步，从而导致系统的响应时间增大、功耗增加。

为了解决这种问题，系统可采用外部微控制单元(Microcontroller Unit，MCU)来检测终端是否需要被唤醒，然后控制MCU对终端进行唤醒，同时使MCU通过计数电路获取终端的睡眠时长，即处于低功耗模式的时长，并告知终端，从而实现终端与基站的同步。但是此获取睡眠时长的方式需要额外的MCU模块，导致系统的功耗也较高，并且MCU模块需要较多的软件参与，软件本身的实现复杂度也较高，因此不易实现。

发明内容

本申请实施例的目的在于提供一种时钟同步系统、方法、电子设备及计算机可读存储介质，可以精确计算得到终端处于低功耗模式的时长，从而实现终端与基站的同步，且功耗较低、易于实现。

为解决上述技术问题，本申请的实施例提供了一种时钟同步系统，集成于SOC芯片内，包括：第一计时模块和第二计时模块，所述第一计时模块与所述第二计时模块连接；所述第一计时模块用于在终端处于标准模式时，基于与所述标准模式对应的第一时钟进行计数；所述第二计时模块用于在所述终端从所述标准模式切换至低功耗模式后，将所述第一计时模块的计数值作为初始计数值，并基于与所述低功耗模式对应的第二时钟进行计数；所述第二计时模块还用于在所述终端从所述低功耗模式切换至所述标准模式后，将所述第二计时模块的计数值作为运行计数值，并基于所述初始计数值和所述运行计数值，确定所述终端当前的系统时间，将所述当前的系统时间发送至所述第一计时模块，供所述第一计时模块进行时钟同步。

本申请的实施例还提供了一种时钟同步方法，应用于上述时钟同步系统，包括以下步骤：在终端处于标准模式时，基于与所述标准模式对应的第一时钟进行计数；在所述终端从所述标准模式切换至低功耗模式后，将基于所述第一时钟进行计数得到的计数值作为初始计数值，并基于与所述低功耗模式对应的第二时钟进行计数；在所述终端从所述低功耗模式切换至所述标准模式后，将基于所述第二时钟进行计数得到的计数值作为运行计数值，并基于所述初始计数值和所述运行计数值，确定所述终端当前的系统时间；根据所述终端当前的系统时间进行时钟同步。

本申请的实施例还提供了一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述时钟同步方法。

本申请的实施例还提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述时钟同步方法。

本申请实施例的时钟同步系统包括第一计时模块和第二计时模块，第一计时模块用于在终端处于标准模式，即处于能够正常通信的模式时，基于与标准模式对应的第一时钟进行计数，第二计时模块用于在终端从标准模式切换至低功耗模式后，将第一计时模块的计数值作为初始计数值，通过初始计数值即可确定终端从标准模式切换至低功耗模式时的系统时间，第二计时模块还用于在终端从低功耗模式切换至标准模式后，将第二计时模块的计数值作为运行计数值，通过运行计数值即可确定终端处于低功耗模式的时长，因此基于初始计数值和运行计数值，可以确定终端当前的系统时间，最后将当前的系统时间发送至第一计时模块，供第一计时模块进行时钟同步，即实现第一时钟的同步，也就是终端与基站的同步，从而使得终端可以恢复与基站的正常通信。由于本申请的时钟同步系统集成于SOC芯片内，无需额外的MCU模块，因此可以降低系统的功耗，并且通过硬件实现整个时钟同步过程，不需要软件的参与，易于实现。

另外，所述时钟同步系统还包括控制模块，所述控制模块与所述第二计时模块连接；所述控制模块用于控制所述终端从标准模式切换至低功耗模式，并告知所述第二计时模块；所述控制模块还用于控制所述终端从低功耗模式切换至标准模式，并告知所述第二计时模块，以灵活实现终端在从标准模式与低功耗模式之间的调节。

另外，所述时钟同步系统还包括时钟切换模块，所述时钟切换模块与所述控制模块连接；所述控制模块还用于在接收到第一模式切换指令后，根据所述第一模式切换指令向所述时钟切换模块发送第一时钟切换指令，以及在接收到第二模式切换指令后，根据所述第二模式切换指令向所述时钟切换模块发送第二时钟切换指令；其中，所述第一模式切换指令用于指示所述终端从所述标准模式切换至所述低功耗模式，所述第二模式切换指令用于指示所述终端从所述低功耗模式切换至所述标准模式；所述时钟切换模块用于根据所述第一时钟切换指令，关闭所述第一时钟并打开所述第二时钟，以指示所述第二计时模块基于所述第二时钟进行计数，以及根据所述第二时钟切换指令，关闭所述第二时钟并打开所述第一时钟，以指示所述第一计时模块基于所述第一时钟进行计数，以实现在低功耗模式下，系统仅使用计时模块和时钟切换模块，降低系统的功耗。

另外，所述时钟同步系统还包括通信模块，所述通信模块与所述控制模块连接；所述控制模块还用于在所述终端从所述标准模式切换至所述低功耗模式后，关闭所述通信模块，以禁止所述终端与基站进行通信，以及用于在所述终端从所述低功耗模式切换至所述标准模式后，打开所述通信模块，以允许所述终端与所述基站进行通信。

另外，所述第二计时模块还用于根据所述第一时钟和所述第二时钟，校准所述当前的系统时间，并将校准后的系统时间发送至所述第一计时模块，以提升同步时钟的准确性。

另外，所述第一时钟的精度大于所述第二时钟的精度，以进一步降低低功耗模式下，系统的功耗。

另外，所述第一时钟为微数字控制晶体振荡器DCXO。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本申请的一个实施例提供的一种时钟同步系统的结构示意图一；

图2是根据本申请的一个实施例提供的一种时钟同步系统的结构示意图二；

图3是根据本申请的一个实施例提供的一种时钟同步系统的结构示意图三；

图4是根据本申请的一个实施例提供的一种时钟同步方法的流程图；

图5是根据本申请的一个实施例提供的一种电子设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本申请的一个实施例涉及一种时钟同步系统，下面对本实施例的时钟同步系统的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

本实施例的时钟同步系统的具体结构可以如图1所示，包括：第一计时模块11和第二计时模块12，第一计时模块11和第二计时模块12连接，且第一计时模块11和第二计时模块12连接均为硬件模块。

具体而言，第一计时模块11用于在终端处于标准模式时，基于与所述标准模式对应的第一时钟进行计数，也就是说，此时所采用的系统时钟为第一时钟。

可以理解的是，在标准模式下终端可以与基站或其他设备保证正常通信，终端可以正常处理业务，但是在空闲状态下，为了避免增加系统的功耗，需要控制终端从标准模式切换至低功耗模式(即睡眠模式)，在低功耗模式下，终端无法与外界进行通信。第二计时模块12用于在终端从标准模式切换至低功耗模式后，即终端处于低功耗模式时，基于与低功耗模式对应的第二时钟进行计数，也就是说，在终端从标准模式切换至低功耗模式后，第一计时模块11关闭，此时所采用的系统时钟从第一时钟切换为第二时钟，第二计时模块12基于第二时钟开始计数。而第二计时模块12在终端从标准模式切换至低功耗模式后，同时还获取了第一计时模块11的计数值，作为第二计时模块12的初始计数值，即第二计时模块12获取了终端从标准模式切换至低功耗模式时的系统时间，并以终端从标准模式切换至低功耗模式时的系统时间为初始时间进行计数。

终端处于低功耗模式的时长通常可以自行设置，正常情况下终端可以根据设置的时长在规定的时间从低功耗模式被唤醒，但是在一些情况下，终端在处于低功耗模式时可能会由于外部事件触发而被唤醒，即终端从低功耗模式切换至标准模式。第二计时模块12还用于在终端从低功耗模式切换至标准模式后，将第二计时模块12的计数值作为运行计数值，也就是获取将在终端处于低功耗模式下的时长。因此第二计时模块12可以基于初始计数值和运行计数值，即基于终端从标准模式切换至低功耗模式时的系统时间和终端处于低功耗模式下的时长，能够确定终端当前的系统时间，将当前的系统时间发送至第一计时模块11，供第一计时模块11进行时钟同步，即第一计时模块11基于当前系统时间同步与标准模式对应的第一时钟，使终端在标准模式下，可以与基站同步。

在其他例子中，若终端根据设置的时长在规定的时间从低功耗模式被唤醒，由于终端处于低功耗模式的时长是已知的，因此系统时钟，即第一计时模块11可以基于此时长进行时钟同步。

本实施例中，时钟同步系统包括第一计时模块和第二计时模块，第一计时模块用于在终端处于标准模式，即处于能够正常通信的模式时，基于与标准模式对应的第一时钟进行计数，第二计时模块用于在终端从标准模式切换至低功耗模式后，将第一计时模块的计数值作为初始计数值，通过初始计数值即可确定终端从标准模式切换至低功耗模式时的系统时间，第二计时模块还用于在终端从低功耗模式切换至标准模式后，将第二计时模块的计数值作为运行计数值，通过运行计数值即可确定终端处于低功耗模式的时长，因此基于初始计数值和运行计数值，可以确定终端当前的系统时间，最后将当前的系统时间发送至第一计时模块，供第一计时模块进行时钟同步，即实现第一时钟的同步，也就是终端与基站的同步，从而使得终端可以恢复与基站的正常通信。由于本申请的时钟同步系统集成于SOC芯片内，无需额外的MCU模块，因此可以降低系统的功耗，并且通过硬件实现整个时钟同步过程，不需要软件的参与，易于实现。

在一些实施例中，时钟同步系统还包括控制模块23，如图2所示，其中，第一计时模块21和第二计时模块22，与上述实施例中的第一计时模块11和第二计时模块12相同，此处不再赘述。

其中，控制模块23与第二计时模块22连接，控制模块23用于控制终端从标准模式切换至低功耗模式，并告知第二计时模块22，以使第二计时模块22在接收到终端从标准模式切换至低功耗模式的信息后，将第一计时模块21的计数值作为初始计数值，并基于与低功耗模式对应的第二时钟进行计数。相应地，控制模块23还用于控制终端从低功耗模式切换至标准模式，并告知第二计时模块22，以使第二计时模块22在接收到终端从低功耗模式切换至标准模式的信息后，将第二计时模块22的计数值作为运行计数值，并基于初始计数值和运行计数值，确定终端当前的系统时间，将当前的系统时间发送至第一计时模块21。本实施例中通过控制模块及时告知第二计时模块终端当前所处的模式，使得第二计时模块采取相应操作，提升了响应速度。

在一个例子中，控制模块23仅用于控制终端在标准模式与低功耗模式之间的切换，但是终端具体应该切换至哪一模式由上层应用软件或者用户决定，因此，控制模块23需要在接收到用于指示终端从标准模式切换至低功耗模式的指令后，才会控制终端从标准模式切换至低功耗模式，相应地，控制模块23需要在接收到用于指示终端从低功耗模式切换至标准模式的指令后，才会控制终端从低功耗模式切换至标准模式。

在一些实施例中，由于终端在从标准模式切换至低功耗模式或者从低功耗模式切换至标准模式的过程中，实质上是由于各自所使用的系统时钟发生了切换，即可以通过第一时钟与第二时钟的切换实现终端在标准模式与低功耗模式之间的切换。因此切换时钟同步系统还包括如图2所示的时钟切换模块24，时钟切换模块24与控制模块23连接，使得控制模块23可以通过时钟切换模块24来实现第一时钟与第二时钟的切换。

具体而言，控制模块23还用于接收第一模式切换指令，第一模式切换指令用于指示终端从标准模式切换至低功耗模式，控制模块23在接收到第一模式切换指令后，根据第一模式切换指令向时钟切换模块24发送第一时钟切换指令，以使时钟切换模块24根据第一时钟切换指令，关闭第一时钟并打开第二时钟，即将系统时钟从第一时钟切换为第二时钟，以指示第二计时模块基于第二时钟进行计数，从而实现终端从标准模式至低功耗模式的切换过程。相应地，控制模块23还用于接收第二模式切换指令，第二模式切换指令用于指示终端从低功耗模式切换至标准模式，控制模块23在接收到第二模式切换指令后，根据第二模式切换指令向时钟切换模块24发送第二时钟切换指令，以使时钟切换模块24根据第二时钟切换指令，关闭第二时钟并打开第一时钟，即将系统时钟从第二时钟切换为第一时钟，以指示第一计时模块基于第一时钟进行计数，从而实现终端从低功耗模式切换至标准模式的切换过程。

在一个例子中，为了提升时钟切换的灵活性，可以分别为第一时钟和第二时钟设置一个开关，时钟切换模块24通过控制第一时钟和第二时钟各自的开关的闭合实现第一时钟和第二时钟的切换。

其中，第一时钟的精度大于第二时钟的精度，从使得在终端处于低功耗模式时，能进一步降低系统的功耗，第一时钟可以为微数字控制晶体振荡器DCXO。

在一些实施例中，由于第一时钟和第二时钟精度的差异，导致第二计时模块22确定的终端当前的系统时间存在偏差，因此第二计时模块22中还包括由一个补偿机制，使得第二计时模块22能够根据第一时钟和所述第二时钟，校准当前的系统时间，并将校准后的系统时间发送至第一计时模块，以提升最后时钟同步的精确性。

在一些实施例中，时钟同步系统还包括通信模块25，通信模块25与控制模块23连接，，终端在处于标准模式时，可以通过通信模块实现与基站的通信，处于低功耗模式时，则不需要与基站进行通信。因此，控制模块23还用于在终端从标准模式切换至低功耗模式后，关闭通信模块25，以禁止终端与基站进行通信，相应地，控制模块23还用于在终端从低功耗模式切换至标准模式后，打开通信模块25，以允许终端与基站进行通信。

可以理解的是，为了保证基站与终端的正常通信，时钟同步系统还包括与通信模块25连接的锁相环回路。

在一个例子中，由于第一计时模块21、通信模块25和锁相环回路均是在终端处于标准模式时打开，在终端处于低功耗模式时关闭，因此为了提升终端模式切换的灵活性，可以为第一计时模块21、通信模块25和锁相环回路设置一个总开关，以在终端从标准模式切换至低功耗模式时，关闭第一计时模块21、通信模块25和锁相环回路，在终端从低功耗模式切换至标准模式时，打开第一计时模块21、通信模块25和锁相环回路。

在一个实施例中，本申请的时钟同步系统如图3所示，包括：第一计时模块301、第二计模块302、控制模块303、时钟切换模块304、通信模块305、第一时钟306、第二时钟307、第一开关308、第二开关309、锁相环回路PLL310、第三开关311。

具体而言，在终端处于标准模式时，控制模块303若接收到第一模式切换指令，则通过时钟切换模块304控制第一开关308断开，并控制第二开关309闭合，以将终端的系统时钟从第一时钟306切换至第二时钟307，同时控制模块303控制第三开关311断开，以达到关闭第一计时模块301、通信模块305和锁相环回路PLL310的目的。此时，终端已经从标准模式切换至低功耗模式。

在终端从标准模式切换至低功耗模式后，第二计时模块302获取第一计时模块301的计数值，加载到第二计模块302内部将其作为初始计数值，同时第二计时模块302开始基于与低功耗模式对应的第二时钟进行计数。

当控制模块303接收到第二模式切换指令时，控制模块303通过时钟切换模块304控制第二开关309断开，并控制第一开关308闭合，以将终端的系统时钟从第二时钟307切换至第一时钟306，同时控制模块303控制第三开关311闭合，以达到打开第一计时模块301、通信模块305和锁相环回路PLL310的目的。此时第二计时模块302已停止计数，则将第二计时模块302的计数值作为运行计数值，并将基于初始计数值和运行计数值，确定终端当前的系统时间，将当前的系统时间发送至第一计时模块301。

第一计时模块301根据第二计时模块302发送的终端当前的系统时间对第一时钟306进行同步，从而使终端与基站同步。

上述任一实施例中的时钟同步系统均集成于终端的SOC芯片内，因此无需额外提供MUX模块，降低了功耗，并也不同于MUX需要软件协同参与，仅通过硬件就可实现整个时钟同步过程，降低了用户的操作复杂度。

需要说明的是，本实施例中的上述各示例均为方便理解进行的举例说明，并不对本发明的技术方案构成限定。

值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。

本申请的另一个实施例涉及一种时钟同步方法，下面对本实施例的时钟同步方法的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须，本实施例的时钟同步方法的流程图可以如图4所示，包括：

步骤401，在终端处于标准模式时，基于与标准模式对应的第一时钟进行计数。

步骤402，在终端从标准模式切换至低功耗模式后，将基于第一时钟进行计数得到的计数值作为初始计数值，并基于与低功耗模式对应的第二时钟进行计数。

步骤403，在终端从低功耗模式切换至标准模式后，将基于第二时钟进行计数得到的计数值作为运行计数值，并基于初始计数值和所述运行计数值，确定终端当前的系统时间。

步骤404，根据终端当前的系统时间进行时钟同步。

具体而言，根据终端当前的系统时间同步第一时钟。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

不难发现，本实施例为与上述方法实施例对应的方法实施例，本实施例可以与上述系统实施例互相配合实施。上述实施例中提到的相关技术细节和技术效果在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。

本申请另一个实施例涉及一种电子设备，如图5所示，包括：至少一个处理器501；以及，与所述至少一个处理器501通信连接的存储器502；其中，所述存储器502存储有可被所述至少一个处理器501执行的指令，所述指令被所述至少一个处理器501执行，以使所述至少一个处理器501能够执行上述各实施例中的时钟同步方法。

其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。

处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。

本申请另一个实施例涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，简称：ROM)、随机存取存储器(Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (10)

1.一种时钟同步系统，其特征在于，集成于SOC芯片内，包括：第一计时模块和第二计时模块，所述第一计时模块与所述第二计时模块连接；

所述第一计时模块用于在终端处于标准模式时，基于与所述标准模式对应的第一时钟进行计数；

所述第二计时模块用于在所述终端从所述标准模式切换至低功耗模式后，将所述第一计时模块的计数值作为初始计数值，并基于与所述低功耗模式对应的第二时钟进行计数；

所述第二计时模块还用于在所述终端从所述低功耗模式切换至所述标准模式后，将所述第二计时模块的计数值作为运行计数值，并基于所述初始计数值和所述运行计数值，确定所述终端当前的系统时间，将所述当前的系统时间发送至所述第一计时模块，供所述第一计时模块进行时钟同步。

2.根据权利要求1所述的时钟同步系统，其特征在于，所述时钟同步系统还包括控制模块，所述控制模块与所述第二计时模块连接；

所述控制模块用于控制所述终端从标准模式切换至低功耗模式，并告知所述第二计时模块；所述控制模块还用于控制所述终端从低功耗模式切换至标准模式，并告知所述第二计时模块。

3.根据权利要求2所述的时钟同步系统，其特征在于，所述时钟同步系统还包括时钟切换模块，所述时钟切换模块与所述控制模块连接；

所述控制模块还用于在接收到第一模式切换指令后，根据所述第一模式切换指令向所述时钟切换模块发送第一时钟切换指令，以及在接收到第二模式切换指令后，根据所述第二模式切换指令向所述时钟切换模块发送第二时钟切换指令；其中，所述第一模式切换指令用于指示所述终端从所述标准模式切换至所述低功耗模式，所述第二模式切换指令用于指示所述终端从所述低功耗模式切换至所述标准模式；

所述时钟切换模块用于根据所述第一时钟切换指令，关闭所述第一时钟并打开所述第二时钟，以指示所述第二计时模块基于所述第二时钟进行计数，以及根据所述第二时钟切换指令，关闭所述第二时钟并打开所述第一时钟，以指示所述第一计时模块基于所述第一时钟进行计数。

4.根据权利要求2所述的时钟同步系统，其特征在于，所述时钟同步系统还包括通信模块，所述通信模块与所述控制模块连接；

所述控制模块还用于在所述终端从所述标准模式切换至所述低功耗模式后，关闭所述通信模块，以禁止所述终端与基站进行通信，以及用于在所述终端从所述低功耗模式切换至所述标准模式后，打开所述通信模块，以允许所述终端与所述基站进行通信。

5.根据权利要求1所述的时钟同步系统，其特征在于，所述第二计时模块还用于根据所述第一时钟和所述第二时钟，校准所述当前的系统时间，并将校准后的系统时间发送至所述第一计时模块。

6.根据权利要求1至5中任一项所述的时钟同步系统，其特征在于，所述第一时钟的精度大于所述第二时钟的精度。

7.根据权利要求1至5中任一项所述的时钟同步系统，其特征在于，所述第一时钟为微数字控制晶体振荡器DCXO。

8.一种时钟同步方法，其特征在于，应用于如权利要求1至7中任一项所述的时钟同步系统，所述方法包括：

在终端处于标准模式时，基于与所述标准模式对应的第一时钟进行计数；

在所述终端从所述标准模式切换至低功耗模式后，将基于所述第一时钟进行计数得到的计数值作为初始计数值，并基于与所述低功耗模式对应的第二时钟进行计数；

在所述终端从所述低功耗模式切换至所述标准模式后，将基于所述第二时钟进行计数得到的计数值作为运行计数值，并基于所述初始计数值和所述运行计数值，确定所述终端当前的系统时间；

根据所述终端当前的系统时间进行时钟同步。

9.一种电子设备，其特征在于，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求8所述的时钟同步方法。

10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求8所述的时钟同步方法。