CN116260460A - 无源积分器结构及噪声整形sar adc - Google Patents
无源积分器结构及噪声整形sar adc Download PDFInfo
- Publication number
- CN116260460A CN116260460A CN202310134504.1A CN202310134504A CN116260460A CN 116260460 A CN116260460 A CN 116260460A CN 202310134504 A CN202310134504 A CN 202310134504A CN 116260460 A CN116260460 A CN 116260460A
- Authority
- CN
- China
- Prior art keywords
- adc
- capacitor
- comparator
- positive
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 63
- 230000010354 integration Effects 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000003491 array Methods 0.000 claims 2
- 238000013139 quantization Methods 0.000 abstract description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UDQDXYKYBHKBTI-IZDIIYJESA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (2e,4e,6e,8e,10e,12e)-docosa-2,4,6,8,10,12-hexaenoate Chemical compound CCCCCCCCC\C=C\C=C\C=C\C=C\C=C\C=C\C(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 UDQDXYKYBHKBTI-IZDIIYJESA-N 0.000 description 1
- 101100446506 Mus musculus Fgf3 gene Proteins 0.000 description 1
- 101000767160 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Intracellular protein transport protein USO1 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种无源积分器结构及噪声整形SAR ADC，应用于模数转换器领域，针对现有技术在克服比较器噪声与量化噪声对ADC精度的影响时，存在的多路比较器的支路增益大，且功耗大的问题；本发明通过利用差分结构将积分电压扩大2倍后输入比较器的方式，将多路比较器所需支路增益降低接近1/2；本发明的NS SAR ADC结构减小了总电容的大小，同时减小了多路比较器的支路增益，进而降低了比较器的功耗。且电路复杂度较低，实现成本低。
Description
技术领域
本发明属于集成电路领域，特别涉及一种模数转换器。
背景技术
模数转换器(Analog-to-Digital Converter,ADC)实现模拟信号到数字信号的转换，是模拟系统与数字系统接口的关键部件，在消费电子、工业电子等应用中有着重要的作用。
逐次逼近寄存器型(Successive Approximation Register,SAR)ADC具有结构简单、功耗低、易于与其他结构相结合的特点。SAR ADC仅由三部分构成，分别是电容阵列、量化器与数字逻辑。SAR工作模型如图1所示。理想情况下，SAR ADC的输出等于输入信号，即Dout＝Vin。但是在实际应用中，SAR ADC的性能受各种非理想因素影响，如噪声、失调电压、量化误差等。考虑这些非理想因素，公式表达为：
Dout＝Vin+Vos+Vm+Q
其中Dout为数字输出信号，Vin为模拟输入信号，Vos为失调电压，Vn为噪声，Q为量化误差。噪声整形(Noise Shaping,NS)SAR ADC能有效地减少比较器噪声与量化噪声，提高ADC的性能。下面介绍几种现有的NS SAR ADC方案。
(1)有源NS SAR ADC
现有技术1采用闭环的OTA来实现积分操作，其结构如图2所示，其中CR为余量电压采集电容，CP为寄生电容(其来自于开关以及OTA的输入端)，CF为反馈电容。该结构能实现较强的噪声传输函数(Noise Transfer Function,NTF)。然而，OTA在该结构中持续工作，产生了大量的静态功耗。不仅如此，OTA的尺寸较大，在芯片中占据的面积较大。
现有技术2提出了一种基于动态放大器的FIR-IIR滤波技术，如图3所示。余量电压被动态放大器放大，在获得相等电荷的情况下，就能减小余量采样电容。同时，动态放大器使得输入参考噪声减小，也使得可以使用低功耗的无源积分器来代替高功耗的有源积分器。然而，开环状态的动态放大器对工艺、电压、温度(Process、Voltage、Temperature，PVT)非常敏感，它的增益具有不稳定性。
无论是OTA还是动态放大器都需要极大的功耗。近几年受关注的无源NS SAR ADC因为其功耗低，结构简单，对PVT不敏感等特点，成为了研究的焦点。
(2)无源NS SAR ADC
现有技术3提出的结构如图4所示，这是一个二阶无源NS SAR ADC。该结构使用余量采样电容Cres对CDAC上的余量电压进行采样，再将Cres与Cint1、Cint2依次连接进行第一、二阶的积分。然后积分电压输入多路比较器实现噪声整形。系统的功耗因为无源积分器的使用大幅度降低。然而，使用Cres引入了较大的kT/C噪声，同时衰减了信号。只能采用大电容来抑制系统的kT/C噪声，使得系统总电容非常大。此外，为了提供足够的支路增益弥补信号通路上的衰减，多路比较器需要提供1:4:16的支路增益，即多路比较器的功耗相对于单路输入的比较器扩大到441倍。
现有技术4去除了Cres，直接用积分电容采样CDAC上的余量电压完成积分，其结构如图5所示。该结构不会有余量采样电容带来的kT/C噪声，也减小了信号通路上的衰减，这使得积分电容减小，所需的比较器增益同样减小。然而，整个系统的积分电容与CDAC的比值依然有6:1，使得系统的总电容依然较大。不仅如此，多路比较器的支路增益仅从1:4:16减小为1:3:12，将多路比较器的功耗相对于单路输入比较器扩大到256倍。
现有技术5提出了一种4倍无源增益的结构，并将其应用于NS SAR ADC，其结构如图6所示。该结构将电容进行堆叠，利用差分结构实现4倍增益，但是堆叠的个数较多，导致电容极板周围的寄生较大。尽管实现了4倍的无源增益，但是大量的寄生电容使得信号衰减更加严重，庞大的开关网络也使得电路非常复杂。此外，该积分器结构仅能用于实现一阶噪声整形SAR ADC，而无法扩展到高阶。
综上，比较器噪声与量化噪声影响了ADC的精度。NS SAR ADC是一种能够降低它们对ADC影响的结构。以现有技术3、4为代表的无源NS SAR ADC不仅所需的系统总电容值较大，而且多路比较器需要提供较大的支路增益，分别为1:4:16与1:3:12。二者的支路增益使得多路比较器功耗相对于单路比较器分别增加到441倍与256倍。其中现有技术3中的结构还需要额外的时间进行余量电压采样，这减慢了整个ADC工作的速度。尽管现有技术4去除了余量采样电容，节省了这段时间，但是在实现相同的NTF＝(1-0.75z-1)2的情况下，z是复变量，积分电容大小与多路比较器功耗依然较大。现有技术5的技术虽然有较大的4倍增益，但是采用了大量电容进行堆叠的方式，不仅需要复杂的开关电容网路，使得积分电容周围寄生增加进而加剧了信号衰减，还无法适用于更加高阶的噪声整形当中。
发明内容
为解决上述技术问题，本发明提出了一种没有使用电容堆叠的2倍无源增益技术。通过利用差分结构将积分电压扩大2倍后输入比较器的方式，将多路比较器所需支路增益降低接近1/2。
本发明采用的技术方案之一为：一种2倍无源增益结构，包括两个积分电容，分别记为第一积分电容、第二积分电容，还包括6个开关，其中4个开关作为两个积分电容上下极板连接ADC正负支的电容阵列的开关，剩下的2个开关作为两个积分电容下极板接地的开关。
在ADC的积分阶段，作为两个积分电容上下极板连接ADC正负支的电容阵列的4个开关闭合，作为两个积分电容下极板接地的2个开关断开。
在ADC的转换阶段，作为两个积分电容上下极板连接ADC正负支的电容阵列的4个开关断开，作为两个积分电容下极板接地的2个开关闭合。
本发明采用的技术方案之二为：一种基于2倍无源增益结构的NS SAR ADC，包括：依次连接的ADC正负支的电容阵列、2倍无源增益结构、比较器、数字逻辑；2倍无源增益结构中各积分电容的上极板电压结点与ADC正负支的电容阵列的上极板电压结点与比较器的输入端连接；2倍无源增益结构的数量根据NS SAR ADC的阶数进行匹配；数字逻辑用于产生比较器控制信号与开关控制信号，开关控制信号用于控制ADC正负支的电容阵列、2倍无源增益结构、比较器、数字逻辑中各开关的闭合或断开。
开关控制信号的高电平通过数字逻辑的电源提供；开关控制信号的低电平通过数字逻辑的电源地提供。
本发明的有益效果：本发明提出了一种没有使用电容堆叠的2倍无源增益技术；通过利用差分结构将积分电压扩大2倍后输入比较器的方式，将多路比较器所需支路增益降低接近1/2。在实现与现有技术3、4相同的NTF，应用本发明提出的2倍无源增益技术，多路比较器的支路增益相比于1:4:16与1:3:12减小为1:1.5:6，其功耗相对于单路输入比较器仅增加到72.25倍，节省了大量功耗；与现有技术5相比，本发明的2倍无源增益结构不仅电路实现简单，还能够适用于更加高阶的噪声整形，同样也没有电容周围寄生引起的信号衰减；
同时本发明还提出了应用该2倍无源增益技术的NS SAR ADC；本发明提出的NSSAR ADC与现有技术3、4相比有相同的NTF，在考虑相同的系统kT/C噪声与相同的多路比较器输入参考噪声的情况下，积分电容得到减小，进而系统总电容得到减小，且多路比较器的功耗得到减小；并且本发明的电路复杂程度低，实现成本低。
附图说明
图1为SAR ADC原理图；
图2为现有技术1采用的OTA积分技术的SAR ADC结构图；
图3为现有技术2采用基于动态放大器的FIR-IIR滤波技术的SAR ADC结构图；
图4为现有技术3提出的NS SAR ADC结构图；
图5为现有技术4提出的NS SAR ADC结构图；
图6为现有技术5提出的4倍无源增益结构；
图7为本发明所提出的2倍无源增益结构；
其中，(a)为ADC积分阶段，(b)为ADC转换阶段；
图8为应用本发明提出的2倍无源增益技术的二阶NS SAR ADC结构及其时序；
图9为应用本发明提出的2倍无源增益技术的三阶NS SAR ADC结构及其时序。
具体实施方式
为便于本领域技术人员理解本发明的技术内容，下面结合附图对本发明内容进一步阐释。
本发明所提出的2倍无源增益结构如图7所示。该结构为差分结构，其中CDAC为ADC正负支的电容阵列，Cint为积分电容。
每一阶无源积分器的积分电容被分为两个相等的电容。在ADC的积分阶段，如图7(a)所示，Φ1闭合，Φ3断开，两个积分电容在两支CDAC之间平行连接进行差分积分，具体通过电容阵列中CDAC电容的电荷与积分电容的电荷发生交换实现无源积分，所得到的积分电压用Vint表示。在ADC的转换阶段，如图7(b)所示，Φ1断开，Φ3闭合，两个积分电容的下极板均接地。由于两个积分电容各自上下极板的差分电压为Vint，此时它们的上极板电压差为2Vint，以此实现了2倍无源增益并且没有电容堆叠。
本发明提出的2倍无源增益技术不仅适用于一、二阶的NS SAR ADC，也适用于更加高阶的NS SAR ADC当中。图8给出了一个应用本发明的无源增益技术的二阶NS SAR ADC设计实施例，图9给出了一个应用本发明的无源增益技术的三阶NS SAR ADC设计实施例，以图9所示的三阶NS SAR ADC为例说明采用本发明的无源增益技术的高阶NS SAR ADC的工作原理：
在高阶NS SAR ADC中，数字逻辑用于产生开关控制信号，具体的：
开关控制信号的高电平通过数字逻辑的电源提供；开关控制信号的低电平通过数字逻辑的电源地提供；
在采样开关控制信号ΦS为高电平的时候，ADC进行采样；
接着由比较器时钟信号ΦC控制的比较器开始工作，当Φc为高电平时，将CDAC上极板电压与积分电压用比较器按照比较器支路增益求和并且量化，得到本周期的量化结果；
当Φc为低电平时比较器进行复位操作，其中电压结点Vtopp、Vint1p、Vint2p、Vint3p、Vtopn、Vint1n、Vint2n、Vint3n与比较器的输入端一直保持连接，在Φc为高电平的时候就会将CDAC上的电压与积分电压进行求和比较，Φc为低电平时，比较器进行复位操作；电压结点Vtopp、Vint1p、Vint2p、Vint3p、Vtopn、Vint1n、Vint2n、Vint3n与比较器的输入端还可以采用开关进行连接，在Φc为高电平的时候，开关闭合，Φc为低电平时，开关断开；
与之前一样在得到最后一个比较结果的时候就可以进行第一阶积分，无需等待CDAC建立好，也就是Φ1为高电平这段时间里进行第一阶积分；然后依次进行第二阶、第三阶积分，也就是分别Φ2、Φ3为高电平这段时间里。
在各阶积分的过程中各阶对应的接地开关必须断开，也就是开关控制信号Φ4、Φ5和Φ6在各阶积分过程中完全处于低电平状态。当Φ4、Φ5和Φ6回到高电平状态时各阶积分电压将扩大2倍，以此来完成各阶的2倍无源增益。
根据想要得到的NTF来设定CDAC与积分电容C1、C2、C3之间的比例关系，以及比较器的支路增益g1、g2、g3。
图8、9中的Vinp是ADC正半支输入信号，Vinn是ADC负半支输入信号，Vrefp是正基准电压，Vrefn是负基准电压，Vint1p是第一阶积分器左边的积分电容的上极板电压，Vint1n是第一阶积分器右边的积分电容的上极板电压，Vint2p是第二阶积分器左边的积分电容的上极板电压，Vint2n是第二阶积分器右边的积分电容的上极板电压，Vtopp是ADC正半支CDAC的上极板电压，Vtopn是ADC负半支CDAC的上极板电压，n是指第n个周期数，g1为支路增益倍数，g2为支路增益倍数。
本发明的NS SAR ADC采用下极板采样技术解决采样开关电荷注入问题，采用本发明提出的2倍无源增益技术降低多路比较器的功耗。只要比较器输出最后一位码字，就开始第一阶积分，无需等待CDAC建立完成。需要注意的是，在积分阶段也就是Φ1(Φ2)闭合过程中，Φ3(Φ4)必须完全断开。该结构实现与现有技术3、4相同的NTF，即(1-0.75z-1)2。如图4所示，现有技术3中的结构需要将CDAC上的余量电压先采集到Cres这个电容上，然后再进行积分。本发明提出的NS SAR ADC没有Cres即不需要将余量电压采到Cres上，是直接用CDAC上的余量电压进行积分，因而本发明的NS SAR ADC节省了余量采样的时间；更重要的是，因为比较器的输入端可以看作是开路，该结构没有引入新的噪声。
本发明所提出的2倍无源增益结构，结构简单，能够适用于更加高阶的NS SARADC，实现更加高阶的噪声整形。与现有技术3、4相比，在实现相同的NTF情况下，本发明的比较器支路增益比更低，比较器功耗更小；表1给出了在相同kT/C噪声与相同比较器输入参考噪声的条件下三种不同结构的NS SAR ADC的对比分析。
表1在相同kT/C噪声与相同比较器输入参考噪声的条件下不同NS SAR ADC结构对比
| CDAC | Cres | C1 | C2 | Ctotal | 比较器支路增益比 | 比较器功耗 | |
| 现有技术3 | C | C/3 | C | C | 10C/3 | 1:4:16 | 441× |
| 现有技术4 | C/5 | - | 3C/5 | 3C/5 | 7C/5 | 1:3:12 | 256× |
| 本发明 | C/5 | - | 3C/20 | 3C/20 | C/2 | 1:1.5:6 | 72.25× |
可见应用本发明2倍无源增益技术的NS SAR ADC整个系统总电容Ctotal与现有技术3、4总电容10C/3、7C/5相比仅为C/2，电容大幅减小。此外，因为积分电压扩大2倍再输入多路比较器，比较器所提供的支路增益与现有技术3、4支路增益1:4:16、1:3:12相比仅为1:1.5:6，这使得多路比较器扩大的功耗与现有技术3、4扩大441倍、256倍相比仅为72.25倍，节省了大量功耗。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (7)
1.一种2倍无源增益结构，其特征在于，包括两个积分电容，分别记为第一积分电容、第二积分电容，还包括两个积分电容上下极板与ADC正负支的电容阵列的连接的开关，以及两个积分电容下极板接地的开关。
2.根据权利要求1所述的一种2倍无源增益结构，其特征在于，在ADC的积分阶段，作为两个积分电容上下极板连接ADC正负支的电容阵列的开关闭合，作为两个积分电容下极板接地的开关断开。
3.根据权利要求2所述的一种2倍无源增益结构，其特征在于，在ADC的转换阶段，作为两个积分电容上下极板连接ADC正负支的电容阵列的开关断开，作为两个积分电容下极板接地的开关闭合。
4.根据权利要求3所述的一种2倍无源增益结构，其特征在于，具体包括6个开关，其中4个开关分别作为两个积分电容上下极板连接ADC正负支的电容阵列的开关，剩下的2个开关分别作为两个积分电容下极板接地的开关。
5.一种基于权利要求1-4任意一项所述的2倍无源增益结构的NS SAR ADC，其特征在于，包括：依次连接的ADC正负支的电容阵列、2倍无源增益结构、比较器、数字逻辑；2倍无源增益结构的数量根据NS SAR ADC的阶数进行匹配；比较器具有多路输入端口，用于实现多路信号的比较；数字逻辑用于产生比较器控制信号与开关控制信号，开关控制信号用于控制ADC正负支的电容阵列、2倍无源增益结构、数字逻辑中各开关的闭合或断开。
6.根据权利要求5所述的NS SAR ADC，其特征在于，在ADC的积分阶段，2倍无源增益结构连接至ADC的正负支电容阵列之间，通过ADC的正负支电容阵列中电容的电荷与积分电容的电荷发生交换实现无源积分；在ADC的转换阶段，2倍无源增益结构与ADC的正负支电容阵列之间断开连接，电容阵列连接至比较器的一路输入端，积分电容的下极板接地，积分电容的上极板接至比较器的其他路的输入端。
7.根据权利要求5或6所述的NS SAR ADC，其特征在于，开关控制信号的高电平通过数字逻辑的电源提供；开关控制信号的低电平通过数字逻辑的电源地提供。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310134504.1A CN116260460A (zh) | 2023-02-20 | 2023-02-20 | 无源积分器结构及噪声整形sar adc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310134504.1A CN116260460A (zh) | 2023-02-20 | 2023-02-20 | 无源积分器结构及噪声整形sar adc |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116260460A true CN116260460A (zh) | 2023-06-13 |
Family
ID=86683894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310134504.1A Pending CN116260460A (zh) | 2023-02-20 | 2023-02-20 | 无源积分器结构及噪声整形sar adc |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116260460A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117938156A (zh) * | 2024-03-20 | 2024-04-26 | 华南理工大学 | 一种应用于ns sar adc的二阶噪声整形电路 |
-
2023
- 2023-02-20 CN CN202310134504.1A patent/CN116260460A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117938156A (zh) * | 2024-03-20 | 2024-04-26 | 华南理工大学 | 一种应用于ns sar adc的二阶噪声整形电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446686B2 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
| CN111327323B (zh) | 无源噪声整形过采样逐次逼近模数转换器及控制方法 | |
| US7679422B1 (en) | Configurable switched capacitor block | |
| US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
| CN106027060B (zh) | 一种输入前馈式Delta-Sigma调制器 | |
| CN102545901B (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
| Vogelmann et al. | A Dynamic Power Reduction Technique for Incremental $\Delta\Sigma $ Modulators | |
| Jie et al. | 9.4 A 4 th-order cascaded-noise-shaping SAR ADC with 88dB SNDR over 100kHz bandwidth | |
| US7167119B1 (en) | Delta-sigma modulators with double sampling input networks and systems using the same | |
| CN111262586A (zh) | 一种二阶噪声整形逐次逼近模数转换器 | |
| CN108199718A (zh) | 基于Sigma-Delta调制的电容传感器检测方法 | |
| CN113612477A (zh) | 一种四阶噪声整形逐次逼近模数转换器 | |
| CN111900988A (zh) | 一种复合式三阶噪声整形逐次逼近型模数转换器 | |
| CN111988037A (zh) | 一种电容共享结构的Sigma-Delta调制器 | |
| CN104184478B (zh) | 互补共源共栅反相器及增量Sigma‑Delta模数转换电路 | |
| Wang et al. | A 0.59-mW 78.7-dB SNDR 2-MHz bandwidth active-RC delta-sigma modulator with relaxed and reduced amplifiers | |
| CN104283564A (zh) | 用于σδ 模拟-数字转换器的积分器输出摆动降低技术 | |
| CN116260460A (zh) | 无源积分器结构及噪声整形sar adc | |
| CN102638268A (zh) | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 | |
| EP1732229B1 (en) | Single-loop switched-capacitors analog-to-digital sigma-delta converter | |
| US9692444B1 (en) | Neutralizing voltage kickback in a switched capacitor based data converter | |
| CN210157173U (zh) | 一种电容共享结构的Sigma-Delta调制器 | |
| Fu et al. | A 14.5-Bit ENOB, 10MS/s SAR-ADC With 2 nd Order Hybrid Passive-Active Resonator Noise Shaping | |
| Hurst et al. | Delta-sigma A/D convertor with reduced sensitivity to op amp noise and gain | |
| KR102119472B1 (ko) | 단일 저이득 증폭기로 보상된 하이브리드 델타-시그마 변조기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |