CN116073944A

CN116073944A - 数据传输的方法、装置、设备、系统及可读存储介质

Info

Publication number: CN116073944A
Application number: CN202111278595.3A
Authority: CN
Inventors: 何向; 王心远; 任浩
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2021-10-30
Filing date: 2021-10-30
Publication date: 2023-05-05
Also published as: JP2024537500A; US20240275574A1; MX2024005240A; WO2023071309A1; CN118509117A; EP4425865A1; TW202337183A

Abstract

本申请公开了数据传输的方法、装置、设备、系统及可读存储介质。该数据传输的方法包括：第一模块获取采用第一FEC编码的至少一路第一数据；对该至少一路第一数据进行转化处理，得到至少一路第二数据，该至少一路第二数据的速率之和不小于该至少一路第一数据的速率之和；传输得到的至少一路第二数据。该方法通过对至少一路第一数据进行转化处理，得到速率之和不小于至少一路第一数据的速率之和的至少一路第二数据，进而能够以较高的速率进行数据传输。

Description

数据传输的方法、装置、设备、系统及可读存储介质

技术领域

本申请实施例涉及通信技术领域，尤其涉及一种数据传输的方法、装置、设备、系统及可读存储介质。

背景技术

随着对数据传输的需求不断增加，对传输速率的要求不断提高。例如，对于数据中心等要求低时延传输的场景，需要以较高的传输速率进行数据传输。因此，亟需一种数据传输的方法，以实现较高的传输速率。

发明内容

本申请提出一种数据传输的方法、装置、设备、系统及可读存储介质，用于提高数据传输速率。

第一方面，提供了一种数据传输的方法，该方法包括：第一模块获取采用第一前向纠错码FEC编码的至少一路第一数据；对该至少一路第一数据进行转化处理，得到至少一路第二数据，该至少一路第二数据的速率之和不小于该至少一路第一数据的速率之和；传输得到的至少一路第二数据。

该方法通过对至少一路第一数据进行转化处理，得到速率之和不小于至少一路第一数据的速率之和的至少一路第二数据，进而能够以较高的速率进行数据传输。

在一种可能的实施方式中，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据，包括：第一模块对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；对多个第一码字进行解码，根据解码结果获取至少一路第二数据。

在一种可能的实施方式中，根据解码结果获取至少一路第二数据，包括：按照第二FEC码型对解码结果进行编码，得到多个第二码字；根据多个第二码字得到至少一路第二数据。对于基于不同第一数据得到的解码结果，第一模块可以采用相同或不同的第二FEC码型对解码结果进行编码，以灵活适用于传输场景和传输要求。

在一种可能的实施方式中，根据多个第二码字得到至少一路第二数据，包括：对多个第二码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，第一数据包括对齐标志AM，AM用于对至少一路第一数据进行对齐；按照第二FEC码型对解码结果进行编码，得到多个第二码字，包括：删除解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。

在一种可能的实施方式中，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字，包括：将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对一路第三数据进行编码，得到多个第二码字；或者，将删除AM之后的解码结果转换成至少两路第三数据，对至少两路第三数据进行编码，得到多个第二码字。

在一种可能的实施方式中，将删除AM之后的解码结果转换成至少两路第三数据，包括：将删除AM之后的解码结果合并成一路第四数据，将一路第四数据转换成至少两路第三数据。

在一种可能的实施方式中，对一路第三数据进行编码，得到多个第二码字，包括：按照第二FEC码型对一路第三数据进行整体编码，得到多个第二码字；或者，将一路第三数据转化为至少两路第五数据，按照第二FEC码型对至少两路第五数据分别进行编码，得到多个第二码字，其中，第五数据的速率小于第三数据的速率。该方法能够采用不同的方式对第三数据进行编码，以得到多个第二码字，从而该方法适用的传输场景和传输要求较为灵活。此外，在第三数据的路数为多路的情况下，第三数据的路数以及对第三数据编码所采用的第二FEC码型可以进行灵活设置，以适用于不同的传输场景和传输需求。

在一种可能的实施方式中，对至少两路第三数据进行编码，得到多个第二码字，包括：按照第二FEC码型对至少两路第三数据进行整体编码，得到多个第二码字；或者按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字。

在一种可能的实施方式中，按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字，包括：按照第二FEC码型对至少两路第三数据分别进行整体编码，得到多个第二码字；或者，将至少两路第三数据各自转换成至少两路第六数据，按照第二FEC码型对至少两路第六数据分别进行编码，得到多个第二码字，其中，第六数据的速率小于第三数据的速率。

在一种可能的实施方式中，根据解码结果获取至少一路第二数据，包括：标记解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取至少一路第二数据。由于第一模块能够标记解码结果中的错误码块，后续接收侧模块接收到基于该解码结果获取的第二数据时能够基于标记的错误码块对数据进行有效的纠错，以提高纠错性能，提高数据传输的质量。

在一种可能的实施方式中，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据，包括：第一模块对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；根据多个第一码字得到至少一路第二数据。

在一种可能的实施方式中，根据多个第一码字得到至少一路第二数据，包括：对多个第一码字进行合并，根据合并结果得到至少一路第二数据。

在一种可能的实施方式中，对多个第一码字进行合并，根据合并结果得到至少一路第二数据，包括：将多个第一码字以依次发送的方式合并成一路第二数据；或者，将多个第一码字合并成至少两路第二数据。

在一种可能的实施方式中，至少一路第一数据为经过交织得到的数据，根据对齐结果获取多个第一码字，包括：对对齐结果进行解交织，根据解交织结果得到多个第一码字。

在一种可能的实施方式中，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据，包括：第一模块按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字；第一模块根据多个第三码字得到至少一路第二数据。由于第一模块可以将获取的采用第一FEC码型编码的第一数据通过第二FEC码型进行再一次编码，第二数据具有更高的编码增益，在容易出现误码的通道中传输时，能够对出现误码的数据进行有效的纠错，从而提高数据传输的质量。

在一种可能的实施方式中，根据多个第三码字得到至少一路第二数据，包括：对多个第三码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，第一模块按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字，包括：将至少一路第一数据以依次发送的方式合并成一路第七数据，对一路第七数据进行编码，得到多个第三码字；或者，将至少一路第一数据转换成至少两路第七数据，对至少两路第七数据进行编码，得到多个第三码字。该方法能够采用不同的方式对第七数据进行编码，以得到多个第三码字，从而该方法适用的传输场景和传输要求较为灵活。此外，在第七数据的路数为多路的情况下，第七数据的路数以及对第七数据编码所采用的第二FEC码型可以进行灵活设置，以适用于不同的传输场景和传输需求。

在一种可能的实施方式中，将至少一路第一数据转换成至少两路第七数据，包括：将至少一路第一数据合并成一路第八数据，将一路第八数据转换成至少两路第七数据。

在一种可能的实施方式中，对一路第七数据进行编码，得到多个第三码字，包括：按照第二FEC码型对一路第七数据进行整体编码，得到多个第三码字；或者，将一路第七数据转化为至少两路第九数据，按照第二FEC码型对至少两路第九数据分别进行编码，得到多个第三码字，其中，第九数据的速率小于第七数据的速率。

在一种可能的实施方式中，对至少两路第七数据进行编码，得到多个第三码字，包括：按照第二FEC码型对至少两路第七数据进行整体编码，得到多个第三码字；或者按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字。

在一种可能的实施方式中，按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字，包括：按照第二FEC码型对至少两路第七数据分别进行整体编码，得到多个第三码字；或者，将至少两路第七数据各自转换成至少两路第十数据，按照第二FEC码型对至少两路第十数据分别进行编码，得到多个第三码字，其中，第十数据的速率小于第七数据的速率。

在一种可能的实施方式中，第一模块传输至少一路第二数据，包括：第一模块将同步数据插入至少一路第二数据，传输插入同步数据后的数据。

在一种可能的实施方式中，第一模块将同步数据插入至少一路第二数据，包括：确定至少一路第二数据中的各路第二数据对应的AM；将各路第二数据对应的AM作为同步数据插入各路第二数据。

在一种可能的实施方式中，各路第二数据对应的AM通过调整对应的第一数据包括的AM得到；或者，各路第二数据对应的AM为对应的第一数据包括的AM中的全部内容；或者，各路第二数据对应的AM为对应的第一数据包括的AM中的部分内容。

第二方面，提供了一种数据传输的方法，该方法包括：第三模块获取至少一路第二数据，该至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和，第一数据为采用第一前向纠错码FEC码型编码的数据；第三模块对至少一路第二数据进行转化处理，得到至少一路第一数据。

第三方面，提供了一种数据传输的装置，该装置应用于第一模块，该装置包括：

获取单元，用于获取至少一路第一数据，第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元，用于对至少一路第一数据进行转化处理，得到至少一路第二数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和；

传输单元，用于传输至少一路第二数据。

在一种可能的实施方式中，转化单元，用于对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；对多个第一码字进行解码，根据解码结果获取至少一路第二数据。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对解码结果进行编码，得到多个第二码字；根据多个第二码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元，用于对多个第二码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，第一数据包括对齐标志AM，AM用于对至少一路第一数据进行对齐；转化单元，用于删除解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元，用于将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对一路第三数据进行编码，得到多个第二码字；或者，将删除AM之后的解码结果转换成至少两路第三数据，对至少两路第三数据进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元，用于将删除AM之后的解码结果合并成一路第四数据，将一路第四数据转换成至少两路第三数据。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对一路第三数据进行整体编码，得到多个第二码字；或者，将一路第三数据转化为至少两路第五数据，按照第二FEC码型对至少两路第五数据分别进行编码，得到多个第二码字，其中，第五数据的速率小于第三数据的速率。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对至少两路第三数据进行整体编码，得到多个第二码字；或者按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对至少两路第三数据分别进行整体编码，得到多个第二码字；或者，将至少两路第三数据各自转换成至少两路第六数据，按照第二FEC码型对至少两路第六数据分别进行编码，得到多个第二码字，其中，第六数据的速率小于第三数据的速率。

在一种可能的实施方式中，转化单元，用于标记解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取至少一路第二数据。

在一种可能的实施方式中，转化单元，用于对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；根据多个第一码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元，用于对多个第一码字进行合并，根据合并结果得到至少一路第二数据。

在一种可能的实施方式中，转化单元，用于将多个第一码字以依次发送的方式合并成一路第二数据；或者，将多个第一码字合并成至少两路第二数据。

在一种可能的实施方式中，转化单元，用于对对齐结果进行解交织，根据解交织结果得到多个第一码字。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字；根据多个第三码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元，用于对多个第三码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，转化单元，用于将至少一路第一数据以依次发送的方式合并成一路第七数据，对一路第七数据进行编码，得到多个第三码字；或者，将至少一路第一数据转换成至少两路第七数据，对至少两路第七数据进行编码，得到多个第三码字。

在一种可能的实施方式中，转化单元，用于将至少一路第一数据合并成一路第八数据，将一路第八数据转换成至少两路第七数据。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对一路第七数据进行整体编码，得到多个第三码字；或者，将一路第七数据转化为至少两路第九数据，按照第二FEC码型对至少两路第九数据分别进行编码，得到多个第三码字，其中，第九数据的速率小于第七数据的速率。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对至少两路第七数据进行整体编码，得到多个第三码字；或者按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字。

在一种可能的实施方式中，转化单元，用于按照第二FEC码型对至少两路第七数据分别进行整体编码，得到多个第三码字；或者，将至少两路第七数据各自转换成至少两路第十数据，按照第二FEC码型对至少两路第十数据分别进行编码，得到多个第三码字，其中，第十数据的速率小于第七数据的速率。

在一种可能的实施方式中，传输单元，用于将同步数据插入至少一路第二数据，传输插入同步数据后的数据。

在一种可能的实施方式中，传输单元，用于确定至少一路第二数据中的各路第二数据对应的AM；将各路第二数据对应的AM作为同步数据插入各路第二数据。

第四方面，提供了一种数据传输的装置，该装置应用于第三模块，该装置包括：

获取单元，用于获取至少一路第二数据，至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和，第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元，用于对至少一路第二数据进行转化处理，得到至少一路第一数据。

第五方面，提供了一种数据传输的设备，该设备包括：处理器，处理器与存储器耦合，存储器中存储有至少一条程序指令或代码，至少一条程序指令或代码由处理器加载并执行，以使设备实现如第一方面或第二方面中任一的数据传输的方法。

第六方面，提供了一种数据传输的系统，该系统包括：第一数据传输的设备，用于执行上述第一方面或第一方面任一所述的方法，第二数据传输的设备，用于执行上述第二方面或第二方面任一所述的方法。

第七方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有至少一条程序指令或代码，程序指令或代码由处理器加载并执行时以使计算机实现如第一方面或第二方面中任一的数据传输的方法。

提供了另一种通信装置，该装置包括：通信接口、存储器和处理器。其中，该存储器和该处理器通过内部连接通路互相通信，该存储器用于存储指令，该处理器用于执行该存储器存储的指令，以控制通信接口接收数据，并控制通信接口发送数据，并且当该处理器执行该存储器存储的指令时，使得该处理器执行第一方面或第一方面的任一种可能的实施方式中的方法，或者执行第二方面或第二方面的任一种可能的实施方式中的方法。

示例性地，处理器为一个或多个，存储器为一个或多个。

示例性地，存储器可以与处理器集成在一起，或者存储器与处理器分离设置。

在具体实现过程中，存储器可以为非瞬时性(non-transitory)存储器，例如只读存储器(read only memory，ROM)，其可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本申请对存储器的类型以及存储器与处理器的设置方式不做限定。

提供了一种计算机程序(产品)，所述计算机程序(产品)包括：计算机程序代码，当所述计算机程序代码被计算机运行时，使得所述计算机执行上述各方面中的方法。

提供了一种芯片，包括处理器，用于从存储器中调用并运行所述存储器中存储的指令，使得安装有所述芯片的设备执行上述各方面中的方法。

提供另一种芯片，包括：输入接口、输出接口、处理器和存储器，所述输入接口、输出接口、所述处理器以及所述存储器之间通过内部连接通路相连，所述处理器用于执行所述存储器中的代码，当所述代码被执行时，所述处理器用于执行上述各方面中的方法。

提供一种设备，包括上述方案中任一所述的芯片。

提供一种设备，包括上述方案中任一所述的第一模块，和/或，上述方案中任一所述的第三模块。

附图说明

图1是本申请实施例提供的一种数据传输的方法的实施场景示意图；

图2是本申请实施例提供的一种数据传输的方法流程图；

图3是本申请实施例提供的一种第一数据和第二数据的示意图；

图4是本申请实施例提供的另一种第一数据和第二数据的示意图；

图5是本申请实施例提供的一种得到至少一路第二数据的过程示意图；

图6是本申请实施例提供的另一种得到至少一路第二数据的过程示意图；

图7是本申请实施例提供的一种标记错误码块的过程示意图；

图8是本申请实施例提供的另一种标记错误码块的过程示意图；

图9是本申请实施例提供的另一种标记错误码块的过程示意图；

图10是本申请实施例提供的另一种标记错误码块的过程示意图；

图11是本申请实施例提供的一种合并成第三数据的过程示意图；

图12是本申请实施例提供的另一种第一数据和第二数据的示意图；

图13是本申请实施例提供的另一种第一数据和第二数据的示意图；

图14是本申请实施例提供的一种应用场景的实施环境示意图；

图15是本申请实施例提供的另一种应用场景的实施环境示意图；

图16是本申请实施例提供的另一种应用场景的实施环境示意图；

图17是本申请实施例提供的另一种应用场景的实施环境示意图；

图18是本申请实施例提供的另一种数据传输的方法流程图；

图19是本申请实施例提供的一种数据传输的装置的结构示意图；

图20是本申请实施例提供的另一种数据传输的装置的结构示意图；

图21是本申请实施例提供的另一种数据传输的设备的结构示意图。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释，而非旨在限定本申请。下面结合附图，对本发明的实施例进行描述。

在通信技术领域中，随着对数据传输的需求不断增加，对于传输速率的要求不断提高，当前的传输速率逐渐难以满足要求。例如，对于数据中心等要求低时延传输的场景，200吉比特以太网(gigabit ethernet，GE)/400GE逐渐难以满足时延要求，需要更高的传输速率来进行数据传输，例如800GE/1.6T太比特以太网(terabit ethernet，TE)。

对此，本申请实施例提供了一种数据传输的方法，该方法通过对至少一路第一数据进行转化处理，得到至少一路第二数据，该至少一路第二数据的速率之和不小于至少一路第一数据的速率之和，进而能够以较高的速率进行数据传输。本申请实施例提供的方法可适用于端到端(end-to-end)前向纠错(forward error correction，FEC)架构、分段式(segment-by-segment)架构和级联式(concatenated)FEC架构中的任一种FEC架构。并且，对于分段式FEC架构和级联式FEC架构，本申请实施例的方法可复用当前的模块，以节约光纤、模块和器件开销。

图1示出了本申请实施例提供的一种数据传输的方法的实施场景，该实施场景包括多个模块，各个模块之间能够进行信息的交互，实现数据的传输。如图1所示，第一模块101与第二模块102之间，第一模块101与第三模块103之间均可以进行数据的传输。需要说明的是，如图1所示的实施场景可以包括N个模块，N为大于等于2的正整数，图1中仅以模块数量为3个为例进行说明。此外，各个模块可以位于同一芯片内，也可以位于不同芯片内。

结合图1所示的实施场景，本申请实施例提供的数据传输的方法如图2所示，包括但不限于S201至S203。

S201，第一模块获取至少一路第一数据，第一数据为采用第一FEC码型编码的数据。

本申请实施例不对第一数据的速率进行限定，在一些实施例中，第一数据的速率为50千兆比特/秒(Gb/s)、100Gb/s、200Gb/s、400Gb/s、800Gb/s、1.6太比特/秒(Tb/s)、3.2Tb/s、6.4Tb/s或其他非标速率中的任一种。示例性地，在第一数据为多路的情况下，多路第一数据的速率可以相同或不同。例如，如图3所示，第一模块获取四路第一数据，该四路第一数据的速率均为200GE。又例如，如图4所示，第一模块获取四路第一数据，该四路第一数据的速率分别为100GE，100GE，200GE和400GE。

此外，至少一路第一数据为采用相同或不同的第一FEC码型编码的数据。本申请实施例不对第一FEC码型进行限定，示例性地，第一FEC码型为里德-所罗门(Reed-Solomon，RS)码、博斯-乔赫里-霍克文黑姆(Bose-Chaudhuri-Hocquenghem，BCH)码、法尔(fire)码、涡轮(turbo)码、涡轮乘积码(turbo product code，TPC)、阶梯(staircase)码以及低密度奇偶校验(low-density parity-check，LDPC)码中的任一种。

本申请实施例不对第一模块获取至少一路第一数据的方式进行限定，示例性地，第一模块与第二模块能够进行数据的传输，第一模块接收第二模块发送的至少一路第一数据。例如，第一模块位于第一芯片，第二模块位于第二芯片，第一模块接收第二模块发送的至少一路第一数据，包括但不限于第一模块接收第二模块通过附件单元接口(attachmentunit interface，AUI)的通道发送的第一数据。

第一数据除了采用第一FEC码型编码外，还可经过其他处理。本申请实施例不对第一数据除了第一FEC码型编码之外的其他处理的处理方式进行限定。例如，该第一数据为采用第一FEC码型编码且经过物理介质接入子层(physical medium attachment sublayer，PMA)分发的数据，或者，该第一数据为采用第一FEC码型编码且经过交织处理及PMA分发的数据等。

S202，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和。

本申请实施例不对第二数据的速率进行限定，为了实现以更高速率传输数据，转化得到的第二数据的速率之和不小于转化前的第一数据的速率之和，也即转化前的所有第一数据的速率之和不大于转化后的所有第二数据的速率之和。在一些实施例中，第二数据的速率为400Gb/s、800Gb/s、1.6Tb/s、3.2Tb/s、6.4Tb/s或其他非标速率中的任一种。示例性地，在第二数据为多路的情况下，多路第二数据的速率可以相同或不同。

示例性地，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据包括但不限于如下三种情况。

情况一，针对Segment-by-Segment的FEC架构，第一模块对至少一路第一数据进行转化处理，得到至少一路第二数据包括：第一模块对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；对多个第一码字进行解码，根据解码结果获取至少一路第二数据。

示例性地，第一模块对至少一路第一数据进行对齐，包括但不限于对至少一路第一数据分别进行对齐。例如，第一模块将至少一路第一数据各自转换为至少一路第一子数据，对于属于同一路第一数据的至少一路第一子数据进行对齐。

在一些实施例中，第一数据包括对齐标志(alignment marker，AM)，该AM用于对至少一路第一数据进行对齐。例如，针对第一数据包括AM的情况，对至少一路第一数据进行对齐包括但不限于AM锁定和去偏斜。其中，AM锁定用于寻找码字边界，也即对至少一路第一数据进行对齐，寻找到码字边界后，即可按照标准，比如IEEE802.3的各个版本或未来版本，定义的方式进行去偏斜，进而获得多个第一码字。在一些实施例中，第一模块对至少一路第一数据进行对齐包括：第一模块将至少一路第一数据转换为至少一路第一子数据，对至少一路第一子数据进行AM锁定和去偏斜。示例性地，对至少一路第一数据进行对齐可参照图5和图6示出的AM锁定/去偏斜步骤。

示例性地，对于至少一路第一数据进行对齐的对齐结果包括至少一个第一码字序列，一个第一码字序列对应一路第一数据。示例性地，在至少一路第一数据为未经过交织的数据的情况下，根据对齐结果获取多个第一码字，包括但不限于对于至少一个第一码字序列中的各个第一码字序列，按照码长间隔得到多个第一码字。示例性地，在至少一路第一数据为经过交织的数据的情况下，根据对齐结果获取多个第一码字，包括但不限于对对齐结果进行解交织(de-interleave)，根据解交织结果得到多个第一码字。例如，对于至少一个第一码字序列中的各个第一码字序列进行解交织，根据解交织结果得到多个第一码字。关于至少一路第一数据的交织方式，本申请对此不加以限定。例如，至少一路第一数据的交织方式包括但不限于码字交织或通道(lane)间交织的至少一种。对对齐结果进行解交织时，根据至少一路第一数据的交织方式进行对应的解交织。示例性地，该获取多个第一码字的步骤可参照图5和图6示出获取FEC1(第一FEC码型)码字的步骤。

在获取多个第一码字后，第一模块对多个第一码字进行解码，得到解码结果。例如，如图5和图6示出的FEC1解码步骤。在一些实施例中，对多个第一码字进行解码，得到解码结果包括但不限于对多个第一码字进行解码，丢弃多个第一码字的校验位，得到解码结果。也就是说，解码结果可以包括多个第一码字的信息位且不包括多个第一码字的校验位。示例性地，第一模块对多个第一码字进行解码时，按照第一FEC码型对多个第一码字进行解码。

在一些实施例中，根据解码结果获取至少一路第二数据，包括但不限于S1-1和S1-2。

S1-1，按照第二FEC码型对解码结果进行编码，得到多个第二码字。

本申请实施例不对第二FEC码型进行限定，示例性地，第二FEC码型为RS码、BCH码、法尔码、涡轮码、涡轮乘积码、阶梯码以及LDPC码中的任一种。示例性地，该解码结果包括分别基于各路第一数据得到的解码结果，按照第二FEC码型对解码结果进行编码时，对于基于不同第一数据得到的解码结果，可以采用相同或不同的第二FEC码型进行编码，本申请实施例对此不加以限定。

在一些实施例中，在第一数据包括AM的情况下，按照第二FEC码型对解码结果进行编码，得到多个第二码字，包括：删除解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。关于删除解码结果中的AM的方式，本申请实施例对此不加以限定，例如，在通过AM锁定获得码字边界时，得到了AM的位置，从而可根据AM的位置对AM进行删除。

在一些实施例中，根据解码结果获取至少一路第二数据，包括：标记解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取至少一路第二数据。在一种可能的实现方式中，将解码结果包括的多个码块进行反转码，标记反转码得到的多个码块中的错误码块，根据该标记了错误码块的多个码块获取至少一路第二数据。例如，如图7和图8所示，解码结果包括n个257比特(bit)码块流，将该多个257比特(bit)码块流进行反转码获得n个66bit码块流，标记n个66bit码块流中的错误码块，根据该标记了错误码块的n个66bit码块流获取至少一路第二数据。

在另一种可能的实现方式中，将解码结果包括的多个码块进行反转码，标记反转码得到的多个码块中的错误码块，将该标记了错误码块的多个码块进行转码，根据转码得到的多个码块获取至少一路第二数据。例如，如图9和图10所示，解码结果包括n个257比特(bit)码块流，将该n个257比特(bit)码块流进行反转码获得n个66bit码块流，标记n个66bit码块流中的错误码块，将该标记了错误码块的n个66bit码块流进行转码获得n个257bit码块流，根据该n个257bit码块流获取至少一路第二数据。

可选地，对错误码块进行标记的操作可以在删除AM之后的解码结果的基础上执行。也即，对解码结果中的AM进行删除之后，对该删除AM之后的解码结果中的错误码块进行标记，根据删除AM且标记了错误码块后的解码结果获取至少一路第二数据。通过对错误码块进行标记，以应对AUI传输、系统噪声等引入的误码。

示例性地，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字，包括但不限于如下两种方式。

得到多个第二码字的方式一，将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对一路第三数据进行编码，得到多个第二码字。

由于采用依次发送的方式将删除AM之后的解码结果合并成一路第三数据，该第三数据中包括的基于各路第一数据的删除AM之后的解码结果可以周期性出现。例如，删除AM之后的解码结果包括n个257bit码块流，将该n个257bit码块流进行依次发送，使合并得到的一路第三数据中属于该n个257bit码块流的数据周期性出现。本申请实施例对于依次发送的粒度不加以限定，包括但不限于5440-bit，5140-bit，257-bit，66-bit，10-bit，2-bit或1-bit。

示例性地，针对删除AM之后包括对应于多路第一数据的删除AM之后的解码结果的情况，将对应于各路第一数据的删除AM之后的解码结果依次发送，合并成一路第三数据。例如，删除AM之后的解码结果包括四个码块流，分别为码块流A、码块流B、码块流C和码块流D，其中，码块流A包括码块A.1、A.2、A.3、A.4、A.5、A.6、A.7等等，码块流B包括码块B.1、B.2、B.3、B.4、B.5、B.6、B.7等等，码块流C包括码块C.1、C.2、C.3、C.4、C.5、C.6、C.7等等，码块流D包括码块D.1、D.2、D.3、D.4、D.5、D.6、D.7等等。则在一些实施例中，将删除AM之后的解码结果以依次发送的方式合并成一路第三数据时，该路第三数据中包括的各个码块流的码块情况如图11的(a)所示，第三数据包括的码块的顺序为A.1、B.1、C.1、D.1、A.2、B.2、C.2、D.2、A.3等等。

在一些实施例中，将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，包括但不限于：将删除AM之后的解码结果以依次发送的方式合并成一路参考速率的第三数据。例如，响应于获取的第一数据的速率之和小于参考速率，将删除AM之后的解码结果与第一参考数据合并成一路参考速率的第三数据。以获取的第一数据速率之和为400GE，参考速率为800GE，则将删除AM之后的解码结果与400GE的第一参考数据合并成一路800GE的第三数据，第一参考数据可以为空闲(idle)数据，可以基于应用场景设置，本申请实施例不对第一参考数据的内容进行限定。其中，参考速率可以根据经验或实际需求进行设置，本申请实施例对此不加以限定。关于将删除AM之后的解码结果与第一参考数据合并成一路参考速率的第三数据的方式，本申请实施例也不加以限定。例如，将删除AM之后的解码结果和第一参考数据以依次发送的方式合并成一路参考速率的第三数据，或将删除AM之后的解码结果进行合并，将合并后的数据与第一参考数据以依次发送的方式合并成一路参考速率的第三数据。

在一些实施例中，针对删除AM之后包括对应于多路第一数据的删除AM之后的解码结果的情况，将删除AM之后的解码结果以依次发送的方式合并成一路参考速率的第三数据，包括：将对应于各路第一数据的删除AM之后的解码结果和填充数据块依次发送，合并成一路第三数据。例如，仍以删除AM之后的解码结果包括码块流A、码块流B、码块流C和码块流D为例，填充数据块可以是无意义的数据，比如伪随机二进制序列(pseudo-random binarysequence，PRBS)数据，也可以是有意义的开销，本申请实施例不对填充数据块的内容进行限定，可基于应用场景灵活设置。在一些实施例中，将删除AM之后的解码结果和填充数据块以依次发送的方式合并成一路第三数据时，该路第三数据中包括的各个码块流的码块情况如图11的(b)所示，第三数据包括的码块的顺序为A.1、B.1、C.1、D.1、A.2、填充数据块、B.2、C.2、D.2、A.3等等。

在一些实施例中，将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，包括但不限于将删除AM之后的解码结果进行交织，对交织后的删除AM之后的解码结果以依次发送的方式合并成一路第三数据。本申请不对删除AM之后的解码结果的交织方式加以限定。示例性地，该将删除AM之后的解码结果合并成一路第三数据的方式可参照图5示出的数据交织与分发的步骤。

示例性地，对一路第三数据进行编码，得到多个第二码字，包括但不限于：按照第二FEC码型对一路第三数据进行整体编码，得到多个第二码字；或者，将一路第三数据转化为至少两路第五数据，按照第二FEC码型对至少两路第五数据分别进行编码，得到多个第二码字，其中，第五数据的速率小于第三数据的速率。例如，第三数据为一路800GE的数据，按照第二FEC码型对该第三数据进行整体编码，得到多个第二码字；或者，将该第三数据转化为两路400GE的第五数据，按照第二FEC码型对该两路第五数据分别进行编码，得到多个第二码字。示例性地，整体编码用于将待编码的数据作为一路数据进行编码。本申请不对将一路第三数据转化为至少两路第五数据的方式加以限定，例如，将一路第三数据以依次发送的方式转化为至少两路第五数据。该对一路第三数据进行编码，得到多个第二码字的步骤可参照图5示出的FEC2(第二FEC码型)编码及处理步骤。

其中，整体编码是指将多路数据合并为一路数据进行编码，或者说整体编码用于将待编码的数据作为一路数据进行编码。因此，按照第二FEC码型对一路第三数据进行整体编码，是指将一路第三数据作为一路数据进行编码。

得到多个第二码字的方式二，将删除AM之后的解码结果转换成至少两路第三数据，对至少两路第三数据进行编码，得到多个第二码字。

示例性地，第三数据的速率可以为参考速率，第三数据的路数和参考速率可以根据经验或实际需求进行设置，本申请实施例不加以限定。在一些实施例中，将删除AM之后的解码结果以依次发送的方式转换成至少两路第三数据。示例性地，将删除AM之后的解码结果转换成至少两路第三数据，包括但不限于将删除AM之后的解码结果进行交织，将交织后的删除AM之后的解码结果转换成至少两路第三数据。本申请不对删除AM之后的解码结果的交织方式加以限定。示例性地，该将删除AM之后的解码结果转换成至少两路第三数据的方式可参照图6示出的数据交织与分发的步骤。

示例性地，在至少一路第一数据的速率之和小于至少两路第三数据的速率之和的情况下，将删除AM之后的解码结果与第二参考数据共同转换成至少两路参考速率的第三数据。例如，获取的四路第一数据的速率为400GE、400GE、400GE和200GE，参考速率为800GE，将删除AM之后的解码结果与200GE的第二参考数据共同转换成两路800GE的第三数据。又例如，获取的一路第一数据的速率为1.6TE，参考速率为800GE，将删除AM之后的解码结果与1.6TE的第二参考数据共同转换成四路800GE的第三数据。第二参考数据可以为空闲(idle)数据，可以基于应用场景设置，本申请实施例不对第二参考数据的内容进行限定。示例性地，该第二参考数据可以包括多个填充数据块，本申请实施例不对至少两路第三数据中各路第三数据包括的填充数据块的情况加以限定。

示例性地，在至少一路第一数据的速率之和等于至少两路第三数据的速率之和的情况下，将删除AM之后的解码结果转换成至少两路第三数据。例如，如图12所示，获取的四路第一数据的速率均为400GE，将删除AM之后的解码结果转换成两路速率为800GE的第三数据。又例如，如图13所示，获取的一路第一数据的速率为1.6TE，将删除AM之后的解码结果转换成两路800GE的第三数据。

在一些实施例中，针对第一数据的路数为多路的情况，对于至少两路第三数据中的任一路第三数据，该任一路第三数据可以仅包括部分第一数据的删除AM之后的解码结果，或包括每路第一数据的删除AM之后的解码结果。例如，仍以删除AM之后的解码结果包括码块流A、码块流B、码块流C和码块流D为例。在一些实施例中，将删除AM之后的解码结果以依次发送的方式合并成两路第三数据时，两路第三数据中包括的各个码块流的码块情况如图11的(c)所示，一路第三数据包括的码块的顺序为A.1、C.1、A.2、C2、A.3、C.3、A.4、C.4、A.5等等，另一路第三数据包括的码块的顺序为B.1、D.1、B.2、D.2、B.3、D.3、B.4、D.4、B.5等等。需要说明的是，图11的(c)仅是将码块流A和码块流C合并到一路第三数据，而码块流B和码块流D合并成一路第三数据为例进行举例说明，但并不用于限制实现方式，每一路第三数据可以是任选两条码块流汇聚成的。

在另一些实施例中，将删除AM之后的解码结果以依次发送的方式合并成两路第三数据时，两路第三数据中包括的各个码块流的码块情况如图11的(d)所示，一路第三数据包括的码块的顺序为A.1、B.1、C.1、D.1、A.3、B.3、C.3、D.3、C5、A.5等等，另一路第三数据包括的码块的顺序为A.2、B.2、C2、D.2、A.4、B.4、C.4、D.4、B.6等等。

此外，上述图11的(a)、(c)和(d)所示的方式在合并得到第三数据的过程中，也可以包括将填充数据块与待合并的数据依次发送，具体过程可参考图11的(b)的方式，此处不再一一赘述。可选地，填充数据块不一定是周期发送，也可以采用不同间隔发送，例如间隔一定数量个数据之后发送一个填充数据块，或者间隔一定数量个数据之后插入多个填充数据块。

示例性地，将删除AM之后的解码结果转换成至少两路第三数据，包括：将删除AM之后的解码结果合并成一路第四数据，将一路第四数据转换成至少两路第三数据。例如，获取的四路第一数据均为400GE的数据，将删除AM之后的解码结果合并成一路1.6TE的第四数据，将该一路1.6TE的第四数据转换成两路800GE的第三数据。

对至少两路第三数据进行编码时，也可以采用整体编码或分别编码的方式。示例性地，对至少两路第三数据进行编码，得到多个第二码字，包括：按照第二FEC码型对至少两路第三数据进行整体编码，得到多个第二码字；或者按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字。该对至少两路第三数据进行编码，得到多个第二码字的步骤可参照图6示出的FEC2(第二FEC码型)编码及处理步骤。

在一些实施例中，按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字，包括：按照第二FEC码型对至少两路第三数据分别进行整体编码，得到多个第二码字；或者，将至少两路第三数据各自转换成至少两路第六数据，按照第二FEC码型对至少两路第六数据分别进行编码，得到多个第二码字，其中，第六数据的速率小于第三数据的速率。关于将至少两路第三数据各自转换成至少两路第六数据，按照第二FEC码型对至少两路第六数据分别进行编码的过程与上述得到多个第二码字的方式一中将一路第三数据转化为至少两路第五数据，按照第二FEC码型对至少两路第五数据分别进行编码的相关过程原理相同，此处不再赘述。其中，整体编码是指将多路数据合并为一路数据进行编码，或者说整体编码用于将待编码的数据作为一路数据进行编码。因此，按照第二FEC码型对至少两路第三数据进行整体编码，是指将至少两路第三数据中的所有第三数据作为一路数据进行编码。

本申请实施例提供的方法能够采用不同的方式对第三数据进行编码，以得到多个第二码字，从而该方法适用的传输场景和传输要求较为灵活。此外，在第三数据的路数为多路的情况下，第三数据的路数以及对第三数据编码所采用的第二FEC码型可以进行灵活设置，以适用于不同的传输场景和传输需求。

S1-2，根据多个第二码字得到至少一路第二数据。

示例性地，根据多个第二码字得到至少一路第二数据包括但不限于对多个第二码字进行交织，根据交织结果得到至少一路第二数据。关于对多个第二码字进行交织的方式，本申请实施例不加以限定，例如，对多个第二码字进行码字交织或lane间交织的至少一种。

情况二，第一模块对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；根据多个第一码字得到至少一路第二数据。

其中，第一模块对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字的方式与上述方式一中的相关过程原理相同，此处不再赘述。

示例性地，根据多个第一码字得到至少一路第二数据，包括：对多个第一码字进行合并，根据合并结果得到至少一路第二数据。例如，对多个第一码字进行合并，根据合并结果得到至少一路第二数据，包括但不限于如下两种方式。

合并方式一，将多个第一码字以依次发送的方式合并成一路第二数据。

由于采用依次发送的方式将多个第一码字合并成一路第二数据，该第二数据中包括的基于各路第一数据得到的多个第一码字可以周期性出现。其中，将多个第一码字以依次发送的方式合并成一路第二数据的方式与上述将删除AM之后的解码结果以依次发送的方式合并成一路第三数据的相关过程原理相同，此处不再赘述。

合并方式二，将多个第一码字合并成至少两路第二数据。

示例性地，将多个第一码字合并成至少两路第二数据的方式与上述将删除AM之后的解码结果转换成至少两路第三数据的相关过程原理相同，此处不再赘述。

需要说明的是，无论是上述哪种合并方式，该第二数据可以为经过交织的数据，本申请实施例不对交织的方式加以限定。

情况三，第一模块按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字；第一模块根据多个第三码字得到至少一路第二数据。

示例性地，第一模块按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字，包括但不限于如下两种方式。

得到多个第三码字的方式一，将至少一路第一数据以依次发送的方式合并成一路第七数据，对一路第七数据进行编码，得到多个第三码字。

在一些实施例中，将至少一路第一数据以依次发送的方式合并成一路第七数据，包括但不限于第一模块对至少一路第一数据进行对齐，根据对齐结果得到多个第一码字，将多个第一码字以依次发送的方式合并成一路第七数据。本申请实施例对于依次发送的粒度不加以限定，包括但不限于5440-bit，5140-bit，257-bit，66-bit，10-bit，2-bit或1-bit。关于第一模块对至少一路第一数据进行对齐，根据对齐结果得到多个第一码字的方式与上述方式一中的相关过程原理相同，此处不再赘述。

在一些实施例中，将至少一路第一数据以依次发送的方式合并成一路第七数据，包括但不限于：将至少一路第一数据以依次发送的方式合并成一路参考速率的第七数据。例如，响应于获取的第一数据的速率之和小于参考速率，将至少一路第一数据与第三参考数据合并成一路参考速率的第七数据。以获取的第一数据速率之和为400GE，参考速率为800GE，则将至少一路第一数据与400GE的第三参考数据合并成一路800GE的第七数据，第三参考数据可以为空闲(idle)数据，本申请实施例不对第三参考数据的内容进行限定，例如基于应用场景确定第三参考数据。需要说明的是，参考速率可以根据经验或实际需求进行设置，本申请实施例对此不加以限定。关于将至少一路第一数据与第三参考数据合并成一路参考速率的第七数据的方式，本申请实施例也不加以限定。例如，将至少一路第一数据和第三参考数据以依次发送的方式合并成一路参考速率的第七数据，或将至少一路第一数据进行合并，将合并后的数据与第三参考数据以依次发送的方式合并成一路参考速率的第七数据。

示例性地，对一路第七数据进行编码，得到多个第三码字，包括但不限于：按照第二FEC码型对一路第七数据进行整体编码，得到多个第三码字；或者，将一路第七数据转化为至少两路第九数据，按照第二FEC码型对至少两路第九数据分别进行编码，得到多个第三码字，其中，第九数据的速率小于第七数据的速率。例如，第七数据为一路800GE的数据，按照第二FEC码型对该第七数据进行整体编码，得到多个第三码字；或者，将该第七数据转化为两路400GE的第九数据，按照第二FEC码型对该两路第九数据分别进行编码，得到多个第三码字。示例性地，整体编码用于将待编码的数据作为一路数据进行编码。本申请不对将一路第七数据转化为至少两路第九数据的方式加以限定，例如，将一路第一数据以依次发送的方式转化为至少两路第九数据。

得到多个第三码字的方式二，将至少一路第一数据转换成至少两路第七数据，对至少两路第七数据进行编码，得到多个第三码字。

示例性地，第七数据的速率可以为参考速率，第七数据的路数和参考速率可以根据经验或实际需求进行设置，本申请实施例不加以限定。在一些实施例中，将至少一路第一数据以依次发送的方式转换成至少两路第七数据。

示例性地，在至少一路第一数据的速率之和小于至少两路第七数据的速率之和的情况下，将至少一路第一数据与第四参考数据共同转换成至少两路参考速率的第七数据。例如，获取的四路第一数据的速率为400GE、400GE、400GE和200GE，参考速率为800GE，将至少一路第一数据与200GE的第四参考数据共同转换成两路800GE的第七数据。又例如，获取的一路第一数据的速率为1.6TE，参考速率为800GE，将至少一路第一数据与1.6TE的第四参考数据共同转换成四路800GE的第七数据。

示例性地，在至少一路第一数据的速率之和等于至少两路第七数据的速率之和的情况下，将至少一路第一数据转换成至少两路第七数据。

在一些实施例中，针对第一数据的路数为多路的情况，对于至少两路第七数据中的任一路第七数据，该任一路第七数据可以仅包括部分第一数据的数据或包括每路第一数据的数据。

示例性地，将至少一路第一数据转换成至少两路第七数据，包括：将至少一路第一数据合并成一路第八数据，将一路第八数据转换成至少两路第七数据。例如，获取的四路第一数据均为400GE的数据，将该四路第一数据合并成一路1.6TE的第八数据，将该一路1.6TE的第八数据转换成两路800GE的第七数据。

对至少两路第七数据进行编码时，也可以采用整体编码或分别编码的方式。示例性地，对至少两路第七数据进行编码，得到多个第三码字，包括：按照第二FEC码型对至少两路第七数据进行整体编码，得到多个第三码字；或者按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字。

在一些实施例中，按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字，包括：按照第二FEC码型对至少两路第七数据分别进行整体编码，得到多个第三码字；或者，将至少两路第三数据各自转换成至少两路第十数据，按照第二FEC码型对至少两路第十数据分别进行编码，得到多个第三码字，其中，第十数据的速率小于第七数据的速率。关于将至少两路第七数据各自转换成至少两路第十数据，按照第二FEC码型对至少两路第十数据分别进行编码的过程与上述得到多个第三码字的方式一中将一路第七数据转化为至少两路第九数据，按照第二FEC码型对至少两路第九数据分别进行编码的相关过程原理相同，此处不再赘述。

示例性地，根据多个第三码字得到至少一路第二数据包括但不限于对多个第三码字进行交织，根据交织结果得到至少一路第二数据。关于对多个第三码字进行交织的方式，本申请实施例不加以限定，例如，对多个第三码字进行码字交织或lane间交织的至少一种。

本申请实施例提供的方法能够采用不同的方式对第七数据进行编码，以得到多个第三码字，从而该方法适用的传输场景和传输要求较为灵活。此外，在第七数据的路数为多路的情况下，第七数据的路数以及对第七数据编码所采用的第二FEC码型可以进行灵活设置，以适用于不同的传输场景和传输需求。

S203，第一模块传输至少一路第二数据。

示例性地，第一模块传输至少一路第二数据，包括：第一模块将同步数据插入至少一路第二数据，传输插入同步数据后的数据。其中，同步数据包括但不限于AM、相干数字信号处理(digital signal processing，DSP)帧头、训练符号或导频符号中的至少一种。

在一些实施例中，第一模块将同步数据插入至少一路第二数据，包括：确定至少一路第二数据中的各路第二数据对应的AM；将各路第二数据对应的AM作为同步数据插入各路第二数据。示例性地，各路第二数据对应的AM通过调整对应的第一数据包括的AM得到；或者，各路第二数据对应的AM为对应的第一数据包括的AM中的全部内容；或者，各路第二数据对应的AM为对应的第一数据包括的AM中的部分内容。其中，调整对应的第一数据包括的AM包括但不限于按照不同粒度调整AM内容或长度。

在一些实施例中，在获取的第一数据为多路第一数据的情况下，可以将多路第一数据中任一路第一数据包括的AM作为任一路第二数据对应的AM。需要说明的是，各路第二数据对应的AM可以相同或不同，例如，可以根据实际需求，分别确定各路第二数据的AM。

示例性地，第一模块传输至少一路第二数据时还可以进行其他处理，例如对至少一路第二数据进行复用(mux)、训练序列(training sequence，TS)/导频符号(pilotsymbol)插入、频点调整、光调制等处理，传输处理后的至少一路第二数据。无论第一模块传输的数据为插入同步数据之后的数据，或经过其他处理的数据，该第一模块传输数据时采用的复用粒度包括但不限于FEC码字(codeword)，257-bit，66-bit，10-bit或1-bit，本申请实施例对此不加以限定。

本申请实施例提供的方法，通过对至少一路第一数据进行转化处理，得到速率之和不小于至少一路第一数据的速率之和的至少一路第二数据，进而能够以较高的速率进行数据传输。另外，由于第一模块可以将获取的采用第一FEC码型编码的第一数据通过第二FEC码型进行再一次编码，第二数据具有更高的编码增益，在容易出现误码的通道中传输时，能够对出现误码的数据进行有效的纠错，从而提高数据传输的质量。

接下来，结合上述图2所示的方法流程，以第一模块位于第一芯片，第二模块位于第二芯片，针对如下几种场景为例，对本申请实施例提供的数据传输方法进行举例说明。

场景一，第一芯片和第二芯片应用于分段式FEC架构。

示例性地，该场景一对应图2所示的实施例中的情况一。该场景的实施环境可如图14所示，数据传输的过程如下。

第二芯片通过AUI向第一芯片传输八路第一数据，第一数据的媒体接入控制(media access control，MAC)速率均为100Gb/s，且第一数据均为采用RS(544，514)FEC码型编码的数据。第二芯片通过一条AUI传输一路第一数据，传输速率为106.25Gb/s。第一芯片包括八个处理单元，每个处理单元用于处理一路第一数据。第一芯片接收到该八路第一数据后，分别对各路第一数据进行AM锁定，以将第一数据进行对齐，得到多个第一码字。由于该第一数据为采用RS(544，514)FEC码型编码的数据，该多个第一码字为RS(544，514)FEC码型编码的码字。示例性地，在第一数据为经过交织得到的数据的情况下，第一芯片对第一数据进行AM锁定，得到对齐结果后，对对齐结果进行解交织，根据解交织得到多个第一码字。第一芯片得到多个第一码字后，对该多个第一码字进行解码。在一种可能的实现方式中，第一芯片对解码结果进行交织，根据交织后的解码结果得到至少一路第二数据。第一芯片得到的解码结果后，删除解码结果中的AM，其中，该AM可以用于确定至少一路第二数据中的各路第二数据对应的AM。需要说明的是，第一芯片对于各路第一数据的处理可以同时执行或先执行对某一路第一数据的处理再执行对其他路第一数据的处理，本申请实施例对此不加以限定。

进一步地，第一芯片将删除AM后的解码结果进行数据合并。例如，将删除AM之后的解码结果以依次发送的方式合并成一路800GE的第三数据，或将删除AM之后的解码结果转换成至少两路800GE的第三数据。第一芯片对该第三数据进行数据处理，例如，对第三数据进行编码，得到多个第二码字，根据多个第二码字得到至少一路第二数据。

最后，第一芯片将AM作为同步数据插入至少一路第二数据；对插入同步数据后的数据进行发送端(transmitter，TX)DSP，得到800G相干光。

在另一种可能的实现方式中，该场景的实施环境如图15所示，数据传输的过程如下。

第二芯片通过AUI向第一芯片传输一路第一数据，第一数据的MAC速率为1.6Tb/s，且第一数据为2xRS(544，514)FEC码型编码交织的数据。第二芯片通过16条AUI传输一路第一数据，其中，一条AUI用于一路第一子数据，传输速率为106.25Gb/s。第一芯片接收到该第一数据后，对第一数据进行AM锁定/去偏斜，以将第一数据进行对齐，得到多个第一码字。由于该第一数据为采用RS(544，514)FEC码型编码的数据，该多个第一码字为RS(544，514)FEC码型编码的码字。示例性地，在第一数据为经过交织得到的数据的情况下，第一芯片对第一数据进行AM锁定，得到对齐结果后，对对齐结果进行解交织，根据解交织得到多个第一码字。第一芯片得到多个第一码字后，对该多个第一码字进行解码。在一种可能的实现方式中，第一芯片对解码结果进行交织，根据交织后的解码结果得到至少一路第二数据。第一芯片得到解码结果后，删除解码结果中的AM，其中，该AM可以用于确定至少一路第二数据中的各路第二数据对应的AM。

进一步地，第一芯片将删除AM后的解码结果进行数据分发。例如，将删除AM之后的解码结果转换成两路800GE的第三数据。第一芯片对该两路第三数据进行数据处理，例如，对两路第三数据进行编码，得到多个第二码字，根据多个第二码字得到两路第二数据。需要说明的是，对两路第三数据的处理可以相同或不同。

之后，第一芯片将AM作为同步数据插入两路第二数据；对插入同步数据后的数据进行TX DSP，得到两路800G相干光。其中，对两路第二数据的处理可以相同或不同，从而得到的两路800G相干光的波长可以相同或不同。

场景二，第一芯片和第二芯片应用于端到端FEC架构。

示例性地，该场景二对应图2所示的实施例中的情况二。该场景的实施环境如图16所示，数据传输的过程如下。

第二芯片通过AUI向第一芯片传输八路第一数据，第一数据的MAC速率均为100Gb/s，且第一数据均为采用RS(544，514)FEC码型编码的数据。第二芯片通过一条AUI传输一路第一数据，传输速率为106.25Gb/s。第一芯片包括八个处理单元，每个处理单元用于处理一路第一数据。第一芯片接收到该八路第一数据后，分别对各路第一数据进行AM锁定，以将第一数据进行对齐，得到多个第一码字。由于第一数据为采用RS(544，514)FEC码型编码的数据，多个第一码字为RS(544，514)FEC码型编码的码字。示例性地，在第一数据为经过交织得到的数据的情况下，第一芯片对第一数据进行AM锁定，得到对齐结果后，对对齐结果进行解交织，根据解交织得到多个第一码字。第一芯片对于各路第一数据的处理可以同时执行或先执行对某一路第一数据的处理再执行对其他路第一数据的处理，本申请实施例不加以限定。

进一步地，第一芯片将多个第一码字进行数据合并。例如，多个第一码字以依次发送的方式合并成一路800GE的第二数据，或将多个第一码字转换成至少两路800GE的第二数据。最后，第一芯片对至少一路第二数据进行TX DSP，得到800G相干光。

场景三，第一芯片和第二芯片应用于级联式FEC架构。

示例性地，该场景三对应图2所示的实施例中的情况三。该场景的实施环境如图17所示，数据传输的过程如下。

第二芯片通过AUI向第一芯片传输八路第一数据，第一数据的MAC速率均为100Gb/s，且第一数据均为采用RS(544，514)FEC码型编码的数据。第二芯片通过一条AUI传输一路第一数据，传输速率为106.25Gb/s。第一芯片包括八个处理单元，每个处理单元用于处理一路第一数据。第一芯片接收到该八路第一数据后，分别对各路第一数据进行AM锁定，以将第一数据进行对齐，得到多个第一码字。由于该第一数据为采用RS(544，514)FEC码型编码的数据，该多个第一码字为RS(544，514)FEC码型编码的码字。示例性地，在第一数据为经过交织得到的数据的情况下，第一芯片对第一数据进行AM锁定，得到对齐结果后，对对齐结果进行解交织，根据解交织得到多个第一码字。第一芯片对于各路第一数据的处理可以同时执行或先执行对某一路第一数据的处理再执行对其他路第一数据的处理，本申请实施例不加以限定。

进一步地，第一芯片将基于各路第一数据得到的多个第一码字进行数据合并。例如，将多个第一码字合并成一路800GE的第七数据，或将多个第一码字转换成至少两路800GE的第七数据。第一芯片对该第七数据进行数据处理，例如，对第七数据进行编码，得到多个第三码字，根据多个第三码字得到至少一路第二数据。

之后，第一芯片对至少一路第二数据进行TX DSP，得到800G相干光。

以上以第一模块为例，对数据传输的方法进行了说明，接下来，以第一模块传输至少一路第二数据之后，第三模块对数据传输的过程进行说明。如图18所示，该数据传输的方法包括如下几个步骤。

S1801，第三模块获取至少一路第二数据，至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和，第一数据为采用第一FEC码型编码的数据。

结合图1所示的实施环境，第三模块获取第一模块发送的至少一路第二数据。结合图2所示的实施例，第一模块得到至少一路第二数据的方式有多种，本申请实施例在此不再一一赘述，可参见上述图2所示实施例的内容。

S1802，第三模块对至少一路第二数据进行转化处理，得到至少一路第一数据。

由于第一模块得到至少一路第二数据的方式有多种，因而第二数据的情况也有多种，针对第二数据的不同情况，第三模块可采用不同的情况进行处理。例如，针对第二数据为采用第二FEC码型编码的数据的情况，第三模块按照第二FEC码型对第二数据进行解码，得到解码后的数据。

之后，第三模块还可以对解码后的数据进行进一步的处理，本申请实施例不对第三模块对第二数据的处理方式进行限定。例如，将解码后的数据继续向其他模块发送。另外，第三模块可以位于第三芯片中，第一模块位于第一芯片中，第三模块接收第一模块通过AUI发送的至少一路第二数据。

本申请实施例提供的方法，通过对至少一路第二数据进行转化处理，得到速率之和不大于至少一路第二数据的速率之和的至少一路第一数据，进而能够以较高的速率进行数据传输。另外，由于第二数据可以是采用第一FEC码型和第二FEC码型编码的数据，因而通过第二FEC码型进行解码，在容易出现误码的通道中传输时，能够对出现误码的数据进行有效的纠错，从而提高数据传输的质量。

本申请实施例还提供了一种数据传输的装置。图19是本申请实施例提供的一种数据传输的装置的结构示意图。基于图19所示的如下多个单元，图19所示的数据传输的装置能够执行第一模块执行的全部或部分操作。应理解到，该装置可以包括比所示单元更多的附加单元或者省略其中所示的一部分单元，本申请实施例对此并不进行限制。如图19所示，该装置包括：

获取单元1901，用于获取至少一路第一数据，第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元1902，用于对至少一路第一数据进行转化处理，得到至少一路第二数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和；

传输单元1903，用于传输至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；对多个第一码字进行解码，根据解码结果获取至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对解码结果进行编码，得到多个第二码字；根据多个第二码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于对多个第二码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，第一数据包括对齐标志AM，AM用于对至少一路第一数据进行对齐；转化单元1902，用于删除解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元1902，用于将删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对一路第三数据进行编码，得到多个第二码字；或者，将删除AM之后的解码结果转换成至少两路第三数据，对至少两路第三数据进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元1902，用于将删除AM之后的解码结果合并成一路第四数据，将一路第四数据转换成至少两路第三数据。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对一路第三数据进行整体编码，得到多个第二码字；或者，将一路第三数据转化为至少两路第五数据，按照第二FEC码型对至少两路第五数据分别进行编码，得到多个第二码字，其中，第五数据的速率小于第三数据的速率。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对至少两路第三数据进行整体编码，得到多个第二码字；或者按照第二FEC码型对至少两路第三数据分别进行编码，得到多个第二码字。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对至少两路第三数据分别进行整体编码，得到多个第二码字；或者，将至少两路第三数据各自转换成至少两路第六数据，按照第二FEC码型对至少两路第六数据分别进行编码，得到多个第二码字，其中，第六数据的速率小于第三数据的速率。

在一种可能的实施方式中，转化单元1902，用于标记解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于对至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；根据多个第一码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于对多个第一码字进行合并，根据合并结果得到至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于将多个第一码字以依次发送的方式合并成一路第二数据；或者，将多个第一码字合并成至少两路第二数据。

在一种可能的实施方式中，转化单元1902，用于对对齐结果进行解交织，根据解交织结果得到多个第一码字。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对至少一路第一数据进行编码，得到多个第三码字；根据多个第三码字得到至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于对多个第三码字进行交织，根据交织结果得到至少一路第二数据。

在一种可能的实施方式中，转化单元1902，用于将至少一路第一数据以依次发送的方式合并成一路第七数据，对一路第七数据进行编码，得到多个第三码字；或者，将至少一路第一数据转换成至少两路第七数据，对至少两路第七数据进行编码，得到多个第三码字。

在一种可能的实施方式中，转化单元1902，用于将至少一路第一数据合并成一路第八数据，将一路第八数据转换成至少两路第七数据。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对一路第七数据进行整体编码，得到多个第三码字；或者，将一路第七数据转化为至少两路第九数据，按照第二FEC码型对至少两路第九数据分别进行编码，得到多个第三码字，其中，第九数据的速率小于第七数据的速率。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对至少两路第七数据进行整体编码，得到多个第三码字；或者按照第二FEC码型对至少两路第七数据分别进行编码，得到多个第三码字。

在一种可能的实施方式中，转化单元1902，用于按照第二FEC码型对至少两路第七数据分别进行整体编码，得到多个第三码字；或者，将至少两路第七数据各自转换成至少两路第十数据，按照第二FEC码型对至少两路第十数据分别进行编码，得到多个第三码字，其中，第十数据的速率小于第七数据的速率。

在一种可能的实施方式中，传输单元1903，用于将同步数据插入至少一路第二数据，传输插入同步数据后的数据。

在一种可能的实施方式中，传输单元1903，用于确定至少一路第二数据中的各路第二数据对应的AM；将各路第二数据对应的AM作为同步数据插入各路第二数据。

图20是本申请实施例提供的一种数据传输的装置的结构示意图。基于图20所示的如下多个单元，该图20所示的数据传输的装置能够执行第三模块所执行的全部或部分操作。应理解到，该装置可以包括比所示单元更多的附加单元或者省略其中所示的一部分单元，本申请实施例对此并不进行限制。如图20所示，该装置包括：

获取单元2001，用于获取至少一路第二数据，至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，至少一路第二数据的速率之和不小于至少一路第一数据的速率之和，第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元2002，用于对至少一路第二数据进行转化处理，得到至少一路第一数据。

应理解的是，上述图19、图20提供的装置在实现其功能时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元完成，即将设备的内部结构划分成不同的功能单元，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

本申请实施例提供了一种数据传输的设备，该设备包括：处理器，该处理器与存储器耦合，该存储器中存储有至少一条程序指令或代码，该至少一条程序指令或代码由该处理器加载并执行，以使该数据传输的设备实现如上述方法实施例中的方法。

参见图21，图21示出了本申请一个示例性实施例提供的数据传输的设备1100的结构示意图，该数据传输的设备1100为发送侧/接收侧设备。图21所示的数据传输的设备1100用于执行上述图2所示的数据传输的方法所涉及的操作。该数据传输的设备1100例如是交换机、路由器等网络设备以及其他包含这种芯片级联模式的设备(例如服务器、PC等)。该数据传输的设备1100的硬件结构包括通信接口1101和处理器1102。可选地，通信接口1101和处理器1102之间通过总线1104连接。其中，通信接口1101用于获取第一数据和传输第二数据，处理器可存储有指令或程序代码，通过调用该指令或程序代码来执行上述第一模块所执行的功能，或者第三模块所执行的功能。可选地，该网络设备还包括存储器1103，由存储器1103存放指令或程序代码，处理器1102用于调用存储器1103中的指令或程序代码使得网络设备执行上述方法实施例中第一模块的相关处理步骤。在具体实施例中，本申请实施例的数据传输的设备1100可包括上述各个方法实施例中的第一模块，数据传输的设备1100中的处理器1102读取存储器1103中的指令或程序代码，使图21所示的数据传输的设备1100能够执行第一模块所执行的全部或部分操作。

在具体实施例中，本申请实施例的数据传输的设备1100包括上述各个方法实施例中的第三模块，数据传输的设备1100中的处理器1102读取存储器1103中的指令或程序代码，使图21所示的数据传输的设备1100能够执行第三模块所执行的全部或部分操作。

示例性地，处理器1102例如是通用中央处理器(central processing unit，CPU)、数字信号处理器(digital signal processor，DSP)、网络处理器(network processer，NP)、图形处理器(graphics processing unit，GPU)、神经网络处理器(neural-networkprocessing units，NPU)、数据处理单元(data processing unit，DPU)、微处理器或者一个或多个用于实现本申请方案的集成电路。例如，处理器1102包括专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmablelogic device，PLD)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。PLD例如是复杂可编程逻辑器件(complex programmable logic device，CPLD)、现场可编程逻辑门阵列(field-programmable gate array，FPGA)、通用阵列逻辑(generic arraylogic，GAL)或其任意组合。其可以实现或执行结合本发明实施例公开内容所描述的各种逻辑方框、模块和电路。处理器也可以是实现计算功能的组合，例如包括一个或多个微处理器组合，DSP和微处理器的组合等等。

可选的，数据传输的设备1100还包括总线。总线用于在数据传输的设备1100的各组件之间传送信息。总线可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图21中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。图21中数据传输的设备1100的各组件之间除了采用总线连接，还可采用其他方式连接，本发明实施例不对各组件的连接方式进行限定。

存储器1103例如是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其它类型的静态存储设备，又如是随机存取存储器(random access memory，RAM)或者可存储信息和指令的其它类型的动态存储设备，又如是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其它光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备，或者是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，但不限于此。存储器1103例如是独立存在，并通过总线与处理器1102相连接。存储器1103也可以和处理器1102集成在一起。

通信接口1101使用任何收发器一类的装置，用于与其它设备或通信网络通信，通信网络可以为以太网、无线接入网(RAN)或无线局域网(wireless local area networks，WLAN)等。通信接口1101可以包括有线通信接口，还可以包括无线通信接口。具体的，通信接口1101可以为以太(ethernet)接口、快速以太(fast ethernet，FE)接口、千兆以太(gigabit ethernet，GE)接口，异步传输模式(asynchronous transfer mode，ATM)接口，无线局域网(wireless local area networks，WLAN)接口，蜂窝网络通信接口或其组合。以太网接口可以是光接口，电接口或其组合。在本申请实施例中，通信接口1101可以用于数据传输的设备1100与其他设备进行通信。

在具体实现中，作为一种实施例，处理器1102可以包括一个或多个CPU。这些处理器中的每一个可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。

这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。

在具体实现中，作为一种实施例，数据传输的设备1100可以包括多个处理器。这些处理器中的每一个可以是一个单核处理器(single-CPU)，也可以是一个多核处理器(multi-CPU)。

这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(如计算机程序指令)的处理核。

在具体实现中，作为一种实施例，数据传输的设备1100还可以包括输出设备和输入设备。输出设备和处理器1102通信，可以以多种方式来显示信息。例如，输出设备可以是液晶显示器(liquid crystal display，LCD)、发光二级管(light emitting diode，LED)显示设备、阴极射线管(cathode ray tube，CRT)显示设备或投影仪(projector)等。输入设备和处理器1102通信，可以以多种方式接收用户的输入。例如，输入设备可以是鼠标、键盘、触摸屏设备或传感设备等。

在一些实施例中，存储器1103用于存储执行本申请方案的程序代码，处理器1102可以执行存储器1103中存储的程序代码。也即是，数据传输的设备1100可以通过处理器1102以及存储器1103中的程序代码，来实现方法实施例提供的数据传输的方法。程序代码中可以包括一个或多个软件模块。可选地，处理器1102自身也可以存储执行本申请方案的程序代码或指令。

在具体实施例中，本申请实施例的数据传输的设备1100可包括上述各个方法实施例中的第一芯片，数据传输的设备1100中的处理器1102读取存储器1103中的程序代码或处理器1102自身存储的程序代码或指令，使图21所示的数据传输的设备1100能够执行第一模块所执行的全部或部分操作。

在具体实施例中，本申请实施例的数据传输的设备1100可包括上述各个方法实施例中的第三模块，数据传输的设备1100中的处理器1102读取存储器1103中的程序代码或处理器1102自身存储的程序代码或指令，使图21所示的数据传输的设备1100能够执行第三模块所执行的全部或部分操作。

数据传输的设备1100还可以对应于上述图19、20所示的装置，图19、20所示的装置中的每个功能单元采用数据传输的设备1100的软件实现。换句话说，图19、20所示的装置包括的功能单元为数据传输的设备1100的处理器1102读取存储器1103中存储的程序代码后生成的。

其中，图2-18所示的数据传输的方法的各步骤通过数据传输的设备1100的处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤，为避免重复，这里不再详细描述。

本申请实施例还提供了一种数据传输的系统，该系统包括：第一数据传输的设备和第二数据传输的设备；第一数据传输的设备用于执行图2所示的第一模块所执行的方法，第二数据传输的设备用于执行图18所示的第三模块所执行的方法。

该系统的第一数据传输的设备和第二数据传输的设备各自的功能可参考上述图2和图18所示的相关描述，此处不再一一赘述。

应理解的是，上述处理器可以是中央处理器(central processing unit，CPU)，还可以是其他通用处理器、数字信号处理器(digital signal processing，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者是任何常规的处理器等。值得说明的是，处理器可以是支持进阶精简指令集机器(advanced RISC machines，ARM)架构的处理器。

进一步地，在一种可选的实施例中，上述存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。

该存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用。例如，静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic random access memory，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data dateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(directrambus RAM，DR RAM)。

还提供了一种计算机可读存储介质，存储介质中存储有至少一条程序指令或代码，程序指令或代码由处理器加载并执行时以使计算机实现如上图2-18所示的数据传输的方法。

本申请提供了一种计算机程序，当计算机程序被计算机执行时，可以使得处理器或计算机执行上述方法实施例中对应的各个步骤和/或流程。

提供了一种芯片，包括处理器，用于从存储器中调用并运行存储器中存储的指令，使得安装有芯片的设备执行上述各方面中的方法。

提供另一种芯片，包括：输入接口、输出接口、处理器和存储器，输入接口、输出接口、处理器以及存储器之间通过内部连接通路相连，处理器用于执行存储器中的代码，当代码被执行时，处理器用于执行上述各方面中的方法。

提供一种设备，包括上述方案中任一的芯片。

提供一种设备，包括上述方案中任一的第一芯片，和/或，上述方案中任一的第三芯片。

在一些实施例中，图14-17中，第二芯片可以是发送侧设备，比如路由器、交换机、服务器中的物理层(PHY)芯片，第一芯片可以是接收侧设备的接口，比如光模块中的芯片或者CDR/retimer芯片。在一些实施例中，第一芯片可以是发送侧设备，比如路由器、交换机、服务器中的PHY芯片，第三芯片可以是接收侧设备的接口，比如光模块中的芯片或者CDR/retimer芯片。PHY芯片可以是位于计算设备的单板上的芯片，该芯片可以是CPU、网络处理器(network processor，NP)、神经网络处理单元(neural network processing unit,NPU)、现场可编程逻辑门阵列(field programmable gate array，FPGA)、可编程逻辑控制器(programmable logic controller，PLC)等中的一个或其任意组合。

在一些实施例中，第一芯片和第二芯片之间通过AUI通信；在一些实施例中，第三芯片和第一芯片之间通过AUI通信。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘，solid state disk)等。

以上的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例中描述的各方法步骤和模块，能够以软件、硬件、固件或者其任意组合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机程序指令。作为示例，本申请实施例的方法可以在机器可执行指令的上下文中被描述，机器可执行指令诸如包括在目标的真实或者虚拟处理器上的器件中执行的程序模块中。一般而言，程序模块包括例程、程序、库、对象、类、组件、数据结构等，其执行特定的任务或者实现特定的抽象数据结构。在各实施例中，程序模块的功能可以在所描述的程序模块之间合并或者分割。用于程序模块的机器可执行指令可以在本地或者分布式设备内执行。在分布式设备中，程序模块可以位于本地和远程存储介质二者中。

用于实现本申请实施例的方法的计算机程序代码可以用一种或多种编程语言编写。这些计算机程序代码可以提供给通用计算机、专用计算机或其他可编程的数据处理装置的处理器，使得程序代码在被计算机或其他可编程的数据处理装置执行的时候，引起在流程图和/或框图中规定的功能/操作被实施。程序代码可以完全在计算机上、部分在计算机上、作为独立的软件包、部分在计算机上且部分在远程计算机上或完全在远程计算机或服务器上执行。

在本申请实施例的上下文中，计算机程序代码或者相关数据可以由任意适当载体承载，以使得设备、装置或者处理器能够执行上文描述的各种处理和操作。载体的示例包括信号、计算机可读介质等等。

信号的示例可以包括电、光、无线电、声音或其它形式的传播信号，诸如载波、红外信号等。

机器可读介质可以是包含或存储用于或有关于指令执行系统、装置或设备的程序的任何有形介质。机器可读介质可以是机器可读信号介质或机器可读存储介质。机器可读介质可以包括但不限于电子的、磁的、光学的、电磁的、红外的或半导体系统、装置或设备，或其任意合适的组合。机器可读存储介质的更详细示例包括带有一根或多根导线的电气连接、便携式计算机磁盘、硬盘、随机存储存取器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、光存储设备、磁存储设备，或其任意合适的组合。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、设备和模块的具体工作过程，可以参见前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、设备或模块的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

该作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以是两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

该集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例中方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请中术语“至少一个”的含义是指一个或多个，本申请中术语“多个”的含义是指两个或两个以上，例如，多个第二报文是指两个或两个以上的第二报文。本文中术语“系统”和“网络”经常可互换使用。

应理解，在本文中对各种所述示例的描述中所使用的术语只是为了描述特定示例，而并非旨在进行限制。如在对各种所述示例的描述和所附权利要求书中所使用的那样，单数形式“一个(“a”，“an”)”和“该”旨在也包括复数形式，除非上下文另外明确地指示。

还应理解，术语“包括”(也称“includes”、“including”、“comprises”和/或“comprising”)当在本说明书中使用时指定存在所陈述的特征、整数、步骤、操作、元素、和/或部件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、部件、和/或其分组。

还应理解，术语“若”和“如果”可被解释为意指“当...时”(“when”或“upon”)或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“若确定...”或“若检测到[所陈述的条件或事件]”可被解释为意指“在确定...时”或“响应于确定...”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

还应理解，说明书通篇中提到的“一个实施例”、“一实施例”、“一种可能的实现方式”意味着与实施例或实现方式有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”、“一种可能的实现方式”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

Claims

1.一种数据传输的方法，其特征在于，所述方法包括：

第一模块获取至少一路第一数据，所述第一数据为采用第一前向纠错码FEC码型编码的数据；

所述第一模块对所述至少一路第一数据进行转化处理，得到至少一路第二数据，所述至少一路第二数据的速率之和不小于所述至少一路第一数据的速率之和；

所述第一模块传输所述至少一路第二数据。

2.根据权利要求1所述的方法，其特征在于，所述第一模块对所述至少一路第一数据进行转化处理，得到至少一路第二数据，包括：

所述第一模块对所述至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；

对所述多个第一码字进行解码，根据解码结果获取所述至少一路第二数据。

3.根据权利要求2所述的方法，其特征在于，所述根据解码结果获取所述至少一路第二数据，包括：

按照第二FEC码型对所述解码结果进行编码，得到多个第二码字；

根据所述多个第二码字得到所述至少一路第二数据。

4.根据权利要求3所述的方法，其特征在于，所述根据所述多个第二码字得到所述至少一路第二数据，包括：

对所述多个第二码字进行交织，根据交织结果得到所述至少一路第二数据。

5.根据权利要求3或4所述的方法，其特征在于，所述第一数据包括对齐标志AM，所述AM用于对所述至少一路第一数据进行对齐；所述按照第二FEC码型对所述解码结果进行编码，得到多个第二码字，包括：

删除所述解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。

6.根据权利要求5所述的方法，其特征在于，所述按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字，包括：

将所述删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对所述一路第三数据进行编码，得到多个第二码字；

或者，将所述删除AM之后的解码结果转换成至少两路第三数据，对所述至少两路第三数据进行编码，得到多个第二码字。

7.根据权利要求6所述方法，其特征在于，所述将所述删除AM之后的解码结果转换成至少两路第三数据，包括：

将所述删除AM之后的解码结果合并成一路第四数据，将所述一路第四数据转换成所述至少两路第三数据。

8.根据权利要求6所述的方法，其特征在于，所述对所述一路第三数据进行编码，得到多个第二码字，包括：

按照所述第二FEC码型对所述一路第三数据进行整体编码，得到多个第二码字；

或者，将所述一路第三数据转化为至少两路第五数据，按照所述第二FEC码型对所述至少两路第五数据分别进行编码，得到多个第二码字，其中，所述第五数据的速率小于所述第三数据的速率。

9.根据权利要求6或7所述的方法，其特征在于，所述对所述至少两路第三数据进行编码，得到多个第二码字，包括：

按照所述第二FEC码型对所述至少两路第三数据进行整体编码，得到多个第二码字；

或者按照所述第二FEC码型对所述至少两路第三数据分别进行编码，得到多个第二码字。

10.根据权利要求9所述的方法，其特征在于，所述按照所述第二FEC码型对所述至少两路第三数据分别进行编码，得到多个第二码字，包括：

按照所述第二FEC码型对所述至少两路第三数据分别进行整体编码，得到多个第二码字；

或者，将所述至少两路第三数据各自转换成至少两路第六数据，按照所述第二FEC码型对所述至少两路第六数据分别进行编码，得到多个第二码字，其中，所述第六数据的速率小于所述第三数据的速率。

11.根据权利要求2-10任一所述的方法，其特征在于，所述根据解码结果获取所述至少一路第二数据，包括：

标记所述解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取所述至少一路第二数据。

12.根据权利要求1所述的方法，其特征在于，所述第一模块对所述至少一路第一数据进行转化处理，得到至少一路第二数据，包括：

根据所述多个第一码字得到所述至少一路第二数据。

13.根据权利要求12所述的方法，其特征在于，所述根据所述多个第一码字得到所述至少一路第二数据，包括：

对所述多个第一码字进行合并，根据合并结果得到所述至少一路第二数据。

14.根据权利要求13所述的方法，其特征在于，所述对所述多个第一码字进行合并，根据合并结果得到所述至少一路第二数据，包括：

将所述多个第一码字以依次发送的方式合并成一路第二数据；

或者，将所述多个第一码字合并成至少两路第二数据。

15.根据权利要求2-14任一所述的方法，其特征在于，所述至少一路第一数据为经过交织得到的数据，所述根据对齐结果获取多个第一码字，包括：

对所述对齐结果进行解交织，根据解交织结果得到多个第一码字。

16.根据权利要求1所述的方法，其特征在于，所述第一模块对所述至少一路第一数据进行转化处理，得到至少一路第二数据，包括：

所述第一模块按照第二FEC码型对所述至少一路第一数据进行编码，得到多个第三码字；

所述第一模块根据所述多个第三码字得到所述至少一路第二数据。

17.根据权利要求16所述的方法，其特征在于，所述根据所述多个第三码字得到所述至少一路第二数据，包括：

对所述多个第三码字进行交织，根据交织结果得到所述至少一路第二数据。

18.根据权利要求16或17所述的方法，其特征在于，所述第一模块按照第二FEC码型对所述至少一路第一数据进行编码，得到多个第三码字，包括：

将所述至少一路第一数据以依次发送的方式合并成一路第七数据，对所述一路第七数据进行编码，得到多个第三码字；

或者，将所述至少一路第一数据转换成至少两路第七数据，对所述至少两路第七数据进行编码，得到多个第三码字。

19.根据权利要求18所述方法，其特征在于，所述将所述至少一路第一数据转换成至少两路第七数据，包括：

将所述至少一路第一数据合并成一路第八数据，将所述一路第八数据转换成所述至少两路第七数据。

20.根据权利要求18所述的方法，其特征在于，所述对所述一路第七数据进行编码，得到多个第三码字，包括：

按照所述第二FEC码型对所述一路第七数据进行整体编码，得到多个第三码字；

或者，将所述一路第七数据转化为至少两路第九数据，按照所述第二FEC码型对所述至少两路第九数据分别进行编码，得到多个第三码字，其中，所述第九数据的速率小于所述第七数据的速率。

21.根据权利要求18或19所述的方法，其特征在于，所述对所述至少两路第七数据进行编码，得到多个第三码字，包括：

按照所述第二FEC码型对所述至少两路第七数据进行整体编码，得到多个第三码字；

或者按照所述第二FEC码型对所述至少两路第七数据分别进行编码，得到多个第三码字。

22.根据权利要求21所述的方法，其特征在于，所述按照所述第二FEC码型对所述至少两路第七数据分别进行编码，得到多个第三码字，包括：

按照所述第二FEC码型对所述至少两路第七数据分别进行整体编码，得到多个第三码字；

或者，将所述至少两路第七数据各自转换成至少两路第十数据，按照所述第二FEC码型对所述至少两路第十数据分别进行编码，得到多个第三码字，其中，所述第十数据的速率小于所述第七数据的速率。

23.根据权利要求1-22任一所述的方法，其特征在于，所述第一模块传输所述至少一路第二数据，包括：

所述第一模块将同步数据插入所述至少一路第二数据，传输插入所述同步数据后的数据。

24.根据权利要求23所述的方法，其特征在于，所述第一模块将同步数据插入所述至少一路第二数据，包括：

确定所述至少一路第二数据中的各路第二数据对应的AM；

将所述各路第二数据对应的AM作为同步数据插入所述各路第二数据。

25.根据权利要求24所述的方法，其特征在于，所述各路第二数据对应的AM通过调整对应的第一数据包括的AM得到；

或者，所述各路第二数据对应的AM为对应的第一数据包括的AM中的全部内容；

或者，所述各路第二数据对应的AM为对应的第一数据包括的AM中的部分内容。

26.一种数据传输的方法，其特征在于，所述方法包括：

第三模块获取至少一路第二数据，所述至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，所述至少一路第二数据的速率之和不小于所述至少一路第一数据的速率之和，所述第一数据为采用第一前向纠错码FEC码型编码的数据；

所述第三模块对所述至少一路第二数据进行转化处理，得到所述至少一路第一数据。

27.一种数据传输的装置，其特征在于，所述装置应用于第一模块，所述装置包括：

获取单元，用于获取至少一路第一数据，所述第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元，用于对所述至少一路第一数据进行转化处理，得到至少一路第二数据，所述至少一路第二数据的速率之和不小于所述至少一路第一数据的速率之和；

传输单元，用于传输所述至少一路第二数据。

28.根据权利要求27所述的装置，其特征在于，所述转化单元，用于对所述至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；对所述多个第一码字进行解码，根据解码结果获取所述至少一路第二数据。

29.根据权利要求28所述的装置，其特征在于，所述转化单元，用于按照第二FEC码型对所述解码结果进行编码，得到多个第二码字；根据所述多个第二码字得到所述至少一路第二数据。

30.根据权利要求29所述的装置，其特征在于，所述转化单元，用于对所述多个第二码字进行交织，根据交织结果得到所述至少一路第二数据。

31.根据权利要求29或30所述的装置，其特征在于，所述第一数据包括对齐标志AM，所述AM用于对所述至少一路第一数据进行对齐；所述转化单元，用于删除所述解码结果中的AM，按照第二FEC码型对删除AM之后的解码结果进行编码，得到多个第二码字。

32.根据权利要求31所述的装置，其特征在于，所述转化单元，用于将所述删除AM之后的解码结果以依次发送的方式合并成一路第三数据，对所述一路第三数据进行编码，得到多个第二码字；或者，将所述删除AM之后的解码结果转换成至少两路第三数据，对所述至少两路第三数据进行编码，得到多个第二码字。

33.根据权利要求32所述装置，其特征在于，所述转化单元，用于将所述删除AM之后的解码结果合并成一路第四数据，将所述一路第四数据转换成所述至少两路第三数据。

34.根据权利要求32所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述一路第三数据进行整体编码，得到多个第二码字；或者，将所述一路第三数据转化为至少两路第五数据，按照所述第二FEC码型对所述至少两路第五数据分别进行编码，得到多个第二码字，其中，所述第五数据的速率小于所述第三数据的速率。

35.根据权利要求32或33所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述至少两路第三数据进行整体编码，得到多个第二码字；或者按照所述第二FEC码型对所述至少两路第三数据分别进行编码，得到多个第二码字。

36.根据权利要求35所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述至少两路第三数据分别进行整体编码，得到多个第二码字；或者，将所述至少两路第三数据各自转换成至少两路第六数据，按照所述第二FEC码型对所述至少两路第六数据分别进行编码，得到多个第二码字，其中，所述第六数据的速率小于所述第三数据的速率。

37.根据权利要求28-36任一所述的装置，其特征在于，所述转化单元，用于标记所述解码结果包括的多个码块中的错误码块，根据标记后的解码结果获取所述至少一路第二数据。

38.根据权利要求27所述的装置，其特征在于，所述转化单元，用于对所述至少一路第一数据进行对齐，根据对齐结果获取多个第一码字；根据所述多个第一码字得到所述至少一路第二数据。

39.根据权利要求38所述的装置，其特征在于，所述转化单元，用于对所述多个第一码字进行合并，根据合并结果得到所述至少一路第二数据。

40.根据权利要求39所述的装置，其特征在于，所述转化单元，用于将所述多个第一码字以依次发送的方式合并成一路第二数据；或者，将所述多个第一码字合并成至少两路第二数据。

41.根据权利要求28-40任一所述的装置，其特征在于，所述转化单元，用于对所述对齐结果进行解交织，根据解交织结果得到多个第一码字。

42.根据权利要求27所述的装置，其特征在于，所述转化单元，用于按照第二FEC码型对所述至少一路第一数据进行编码，得到多个第三码字；根据所述多个第三码字得到所述至少一路第二数据。

43.根据权利要求42所述的装置，其特征在于，所述转化单元，用于对所述多个第三码字进行交织，根据交织结果得到所述至少一路第二数据。

44.根据权利要求42或43所述的装置，其特征在于，所述转化单元，用于将所述至少一路第一数据以依次发送的方式合并成一路第七数据，对所述一路第七数据进行编码，得到多个第三码字；或者，将所述至少一路第一数据转换成至少两路第七数据，对所述至少两路第七数据进行编码，得到多个第三码字。

45.根据权利要求44所述装置，其特征在于，所述转化单元，用于将所述至少一路第一数据合并成一路第八数据，将所述一路第八数据转换成所述至少两路第七数据。

46.根据权利要求44所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述一路第七数据进行整体编码，得到多个第三码字；或者，将所述一路第七数据转化为至少两路第九数据，按照所述第二FEC码型对所述至少两路第九数据分别进行编码，得到多个第三码字，其中，所述第九数据的速率小于所述第七数据的速率。

47.根据权利要求44或45所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述至少两路第七数据进行整体编码，得到多个第三码字；或者按照所述第二FEC码型对所述至少两路第七数据分别进行编码，得到多个第三码字。

48.根据权利要求47所述的装置，其特征在于，所述转化单元，用于按照所述第二FEC码型对所述至少两路第七数据分别进行整体编码，得到多个第三码字；或者，将所述至少两路第七数据各自转换成至少两路第十数据，按照所述第二FEC码型对所述至少两路第十数据分别进行编码，得到多个第三码字，其中，所述第十数据的速率小于所述第七数据的速率。

49.根据权利要求27-48任一所述的装置，其特征在于，所述传输单元，用于将同步数据插入所述至少一路第二数据，传输插入所述同步数据后的数据。

50.根据权利要求49所述的装置，其特征在于，所述传输单元，用于确定所述至少一路第二数据中的各路第二数据对应的AM；将所述各路第二数据对应的AM作为同步数据插入所述各路第二数据。

51.根据权利要求50所述的装置，其特征在于，所述各路第二数据对应的AM通过调整对应的第一数据包括的AM得到；或者，所述各路第二数据对应的AM为对应的第一数据包括的AM中的全部内容；或者，所述各路第二数据对应的AM为对应的第一数据包括的AM中的部分内容。

52.一种数据传输的装置，其特征在于，所述装置应用于第三模块，所述装置包括：

获取单元，用于获取至少一路第二数据，所述至少一路第二数据为对至少一路第一数据进行转化处理得到的数据，所述至少一路第二数据的速率之和不小于所述至少一路第一数据的速率之和，所述第一数据为采用第一前向纠错码FEC码型编码的数据；

转化单元，用于对所述至少一路第二数据进行转化处理，得到所述至少一路第一数据。

53.一种数据传输的设备，其特征在于，所述数据传输的设备包括：处理器，所述处理器与存储器耦合，所述存储器中存储有至少一条程序指令或代码，所述至少一条程序指令或代码由所述处理器加载并执行，以使所述数据传输的设备实现如权利要求1-26中任一所述的方法。

54.一种数据传输的系统，其特征在于，所述数据传输的系统包括第一数据传输的设备和第二数据传输的设备，所述第一数据传输的设备用于执行如权利要求1-25任一所述的方法，所述第二数据传输的设备用于执行如权利要求26所述的方法。

55.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有至少一条程序指令或代码，所述程序指令或代码由处理器加载并执行，以使计算机实现如权利要求1-26中任一所述的方法。

56.一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码被计算机运行时，使得所述计算机执行如权利要求1-26中任一所述的方法。