Nothing Special   »   [go: up one dir, main page]

CN115732423A - 封装件及用于制造封装件的方法 - Google Patents

封装件及用于制造封装件的方法 Download PDF

Info

Publication number
CN115732423A
CN115732423A CN202211050979.4A CN202211050979A CN115732423A CN 115732423 A CN115732423 A CN 115732423A CN 202211050979 A CN202211050979 A CN 202211050979A CN 115732423 A CN115732423 A CN 115732423A
Authority
CN
China
Prior art keywords
interposer substrate
wafer
package
optical sensor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211050979.4A
Other languages
English (en)
Inventor
林育圣
S·伯萨克
拉里·D·金斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN115732423A publication Critical patent/CN115732423A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种封装件及用于制造封装件的方法。该封装件包括中介衬底，该中介衬底具有至少一个贯穿衬底通孔(TSV)，至少一个TSV将中介衬底的顶表面电连接到中介衬底的底表面。封装件进一步包括至少一个半导体晶片，至少一个半导体晶片具有顶侧、底侧和侧壁。至少一个半导体晶片设置在中介衬底上，使得底侧电耦接到中介衬底的顶表面。模制材料至少设置在至少一个半导体晶片的一部分上，以及导电材料阵列设置在中介衬底的底表面上。导电材料阵列形成封装件的外部触点。

Description

封装件及用于制造封装件的方法
技术领域
本描述涉及封装件及用于制造封装件的方法。
背景技术
数字图像传感器(例如，互补金属氧化物半导体图像传感器(CIS)或电荷耦合器件(CCD))通常封装为集成电路(IC)封装件(即，陶瓷球栅阵列封装件(CBGA)或塑料球栅阵列(PBGA)封装件)中的单个晶片。然而，较新的应用(例如，汽车应用，诸如高级驾驶员辅助系统(ADAS)和自动驾驶(AD)系统)需要将其它电路(例如，图像信号处理器(ISP)或专用集成电路(ASIC)晶片)包括在与CIS晶片相同的IC封装件中，以提高成像性能。
发明内容
在一个方面，一种封装件包括中介衬底，中介衬底具有至少一个贯穿衬底通孔(TSV)，至少一个TSV将中介衬底的顶表面电连接到中介衬底的底表面。封装件进一步包括至少一个半导体晶片，至少一个半导体晶片具有顶侧、底侧和侧壁。至少一个半导体晶片设置在中介衬底上，使得底侧电耦合到中介衬底的顶表面。模制材料至少设置在至少一个半导体晶片的一部分上，以及导电材料阵列设置在中介衬底的底表面上。导电材料阵列形成封装件的外部触点。
在一个方面，一种封装件包括：中介衬底，该中介衬底具有至少一个贯穿衬底通孔，至少一个贯穿衬底通孔将中介衬底的顶表面电连接到中介衬底的底表面；设置在中介衬底上的至少一个半导体晶片，使得至少一个半导体晶片的底侧电耦合到中介衬底的顶表面；以及设置在中介衬底的底表面上的模制材料层。模制材料层包括用于电连接到中介衬底的至少一个贯穿模具通孔。图像信号处理(ISP)晶片嵌入在模制材料层中，以及导电材料阵列设置在模制材料层的底表面上。导电材料阵列形成封装件的外部触点。
在一个方面，一种用于制造封装件的方法包括：在中介衬底的顶表面上设置半导体晶片的堆叠。中介衬底的顶表面包括接触垫。方法进一步包括：在中介衬底的底表面上设置接触垫；将中介衬底的顶表面上的接触垫和中介衬底的底表面上的接触垫电连接。方法进一步包括：在中介衬底的底表面上的接触垫上设置导电材料阵列。导电材料阵列形成半导体晶片的堆叠的外部触点。
在一个方面，一种用于制造封装件的方法包括：在中介衬底的顶表面上设置半导体晶片的堆叠。半导体晶片的堆叠包括光学传感器晶片和专用集成电路(ASIC)晶片。方法进一步包括：在中介衬底的顶表面上设置模制材料，以封装包括光学传感器晶片和ASIC晶片的半导体晶片的堆叠。模制材料设置在堆叠的位于中介衬底的顶表面上方的侧面上，并填充该衬底的锯形街区，锯形街区已蚀刻到中介衬底的顶表面下方的深度。方法进一步包含：使中层衬底从背面变薄，以在中介衬底的后表面上暴露填充锯形街区的模制材料；以及在中介衬底的后表面上设置接触垫。
该方法进一步包括：将图像信号处理器(ISP)晶片附接到中介衬底的后表面；在中介衬底的底表面上，在未由ISP晶片使用的接触垫上设置导电材料阵列；以及在中介衬底的底表面上设置模制材料层，使得设置在该衬底的背面的ISP晶片和导电材料阵列嵌入在模制材料层中。方法进一步包括：使设置在中介衬底的底表面上的模制材料层从背面变薄，以在模制材料层的底表面上暴露所嵌入的导电材料阵列的元件；以及使用额外的导电材料增强在模制材料层的底表面上暴露的所嵌入的导电材料阵列的元件，所嵌入的导电材料阵列形成半导体晶片的堆叠的外部输入/输出触点。方法进一步包括：对中介衬底(其上设置有所封装的光学传感器晶片、ASIC晶片的堆叠和ISP晶片)进行切单，以分离单独的光学传感器封装件，单独的光学传感器封装件包括由模制材料封装的光学传感器晶片、ASIC晶片和ISP晶片。
一个或多个实现方式的细节在以下描述和附图中阐述。其它特征将从描述和附图以及权利要求中显而易见。
附图说明
图1示意性地示出了封装在模制材料中的示例性成像仪球栅阵列(iBGA)封装。
图2示意性地示出了示例性成像仪嵌入式球栅阵列封装件，其具有嵌入式图像信号处理(ISP)晶片。
图3A至图3D示出了处于不同制造阶段的示例性中介衬底。
图4A至图4D示出了处于不同制造阶段的另一个示例性中介衬底。
图5A至图5F示意性地示出了处于各个构造阶段的示例性多晶片光学传感器封装件。
图6A至图6F示意性地示出了在衬底上处于各个构造阶段的另一个示例性多晶片光学传感器封装件。
图7A至图7I示意性地示出了在衬底上处于各个构造阶段的示例性多晶片光学传感器封装件。
图8示出了用于制造中介衬底的示例性方法。
图9示出了用于制造光学传感器封装件(例如，成像仪球栅阵列(iBGA)封装件)的示例性方法。
图10示出了用于制造光学传感器封装件的示例性方法。
具体实施方式
光学传感器(例如，相机的RGB可见光图像传感器，图像传感器)配置成将辐射强度和色谱转换成电信号。在一些实现方式中，光学传感器(包括例如数字图像传感器)可包括用于检测光强度的器件(例如，光电二极管)。在半导体晶片上制造的光学传感器(例如，互补金属氧化物半导体(CMOS)像素传感器)包括光学活性表面区域(OASA)，OASA具有负责将光和色谱转换成电信号的像素阵列。光学传感器的OASA还可包括例如微透镜阵列，有助于将入射光注入每个像素(从而增加图像传感器的灵敏度)，和/或包括滤色器阵列(CFA)(即，耦合到像素传感器以采集颜色信息的微小滤色器的镶嵌体)。
光学传感器的器件可以在半导体晶片(光学传感器晶片)中制造，并耦合到电路(例如，包括驱动电路，A/D转换器等的专用集成电路(ASIC))。ASIC电路可以在与用于检测光强度的器件相同的半导体晶片上制造，或者在耦合到光学传感器晶片的单独的ASIC晶片上制造。
在一些实现方式中，光学传感器和相关联的ASIC电路可产生电输出。对于光学传感器阵列的每个像素，由光学传感器生成的原始图像(RAW)数据可以是例如0和1的形式。此外，图像信号处理器(ISP)可以是专用处理器，其通过各种信号调节过程将由光学传感器生成的RAW数据转换成可加工的图像输出。这些各种信号调节过程可包括例如噪声降低、透镜阴影校正、伽马校正、自动曝光或自动白平衡等中的一个或多个。
本公开描述了一种与中介衬底集成的光学传感器封装件，以及用于制造与中介衬底集成的光学传感器封装件的方法。
示例性光学传感器封装件包围与中介衬底集成的光学传感器晶片。外部封装件连接设置在中介衬底上，而不使用到光学传感器晶片的焊线。光学传感器晶片可以是例如被配置成芯片级封装(CIS CSP)的CMOS图像传感器(CIS)。在一些实现方式中，光学传感器晶片可耦合到ASIC晶片。ASIC晶片可包括用于电连接到光学传感器晶片的至少一个背面贯穿半导体通孔(BTSV)。光学传感器晶片可布置成光学传感器晶片和ASIC晶片的堆叠(例如，BTSV CIS CSP)。光学传感器晶片(或光学传感器晶片和ASIC晶片的堆叠)可设置在中介衬底的前表面上，并通过延伸穿过中介衬底的导电通孔连接到中介衬底的后表面。在光学传感器封装件中被包围的晶片的外部输入/输出端子设置在中介衬底的后表面上。在一些实现方式中，输入/输出端子可以例如作为球栅阵列(BGA)布置在中介衬底的后表面上。
在一些实现方式中，中介衬底的宽度大于封装件中的光学传感器晶片/ASIC堆叠的宽度，且中介衬底可通过存在于中介衬底中的导电通孔将所包围的光学传感器晶片/ASIC晶片堆叠连接到封装件的大量输入/输出。
在一些实现方式中，中介衬底的宽度可以比光学传感器晶片的宽度大120％。
在一些实现方式中，中介衬底可以是例如硅衬底，并且贯穿中介衬底的导电通孔可以是贯穿硅通孔(TSV)。
光学传感器封装件进一步封装在模制材料化合物中，以保护所包围的器件和结构免受环境(例如，环境中的湿度或湿气)影响，并确保封装件的机械坚固性(即，结构坚固性)。
示例性光学传感器封装件(在下文中，称为成像仪球栅阵列(iBGA)封装件)可包括光学传感器。光学传感器可以是例如数字光学传感器晶片(例如，互补金属氧化物半导体图像传感器(CIS)晶片或电荷耦合器件(CCD)晶片)，数字光学传感器晶片可与专用集成电路(ASIC)晶片堆叠地布置。iBGA封装件包括放置在光学传感器晶片和ASIC晶片的堆叠上的透明窗口、盖或盖板(例如，玻璃盖)。
图1示意性地示出了根据本公开的原理的封装件在模制材料中的示例性成像仪球栅阵列(iBGA)封装件(例如，iBGA封装件100)。
如图1所示，示例性iBGA封装件100包括光学传感器晶片110(例如，CIS CSP晶片)或耦合到ASIC晶片112的光学传感器晶片110(例如，BTSV CSP晶片)。光学传感器晶片110可具有前表面FS，前表面FS包括光学活性表面区域(OASA)(例如，OASA 115)。玻璃盖(例如，玻璃盖120)放置在光学传感器晶片110上、位于OASA 115上方。玻璃盖120可例如通过沿着光学传感器晶片110的前表面FS上的边缘(例如，边缘DE)设置的一串粘合材料(例如，坝122)附接到光学传感器晶片110。虽然图1中未示出，但是粘合材料串(例如，坝122)可一直延伸到晶片的边缘。玻璃盖120可支撑在光学传感器晶片上方，使得在玻璃盖的底表面(例如，表面BG)和光学传感器晶片110的前表面FS的前表面FS之间存在气隙(例如，间隙G)。光学传感器晶片110可具有一个宽度(例如，宽度W)，且玻璃盖120可具有与光学传感器晶片110的宽度W相同(或近似相同)的宽度(例如，宽度WG)。
在一些实现方式中，玻璃盖的顶表面(例如，表面TG)的边缘部分(边缘部分EP)可以可选地耦合到(例如，涂覆有)不透明遮光材料(例如，黑色涂料，模制材料，树脂，环氧树脂等)(例如，遮光材料124)。在一些实现方式中，玻璃盖的底表面(表面BG)的边缘部分可以可选地耦合到(例如，涂覆有)不透明遮光材料(例如，黑色涂料，模制材料，树脂，环氧树脂等)(例如，遮光材料125)。在一些实现方式中，粘合材料串(例如，坝122)可以在玻璃盖的底表面(表面BG)上用作遮光材料125。涂覆在(位于玻璃盖的顶表面和/或底表面上的)边缘部分上的遮光材料可阻止光从侧向角度入射到OASA 115上，并避免在成像仪性能中出现光晕问题。
如图1所示，光学传感器晶片110(例如，CIS CSP晶片)或耦合到ASIC晶片112的光学传感器晶片110(例如，BTSV CSP晶片)结合到中介衬底130的顶表面(例如，表面TI)。晶片可通过设置在晶片(晶片110/112)的后表面(例如，表面BS)上的导电材料114(例如，焊接凸块，微凸块，铜柱)结合到中介衬底130的上表面(例如，表面TI)中的再分布层(未示出)的导电迹线或导电垫。中介衬底130中的贯穿衬底通孔(例如，TSV 132)在中介衬底的顶表面(例如，表面TI)和底表面(例如，表面BI)之间提供电连接。在示例性实现方式中，导电材料阵列(例如，球栅阵列(BGA))(阵列190)设置在中介衬底的底表面(例如，表面BI)上，以提供封装件的外部输入/输出端子。导电材料阵列190可例如包括(例如，焊球192，铜球等)。导电材料阵列190可形成封装件的外部输入/输出端子，而不必使用通向所包围的晶片(即，光学传感器晶片110和ASIC晶片112)的引线结合。
模制材料150(例如，环氧模制化合物(EMC))封装iBGA封装件100中所包围的晶片和结构。在封装件的顶表面(例如，表面TP)和底表面(例如，表面BP)之间，封装件可具有高度H。如图1所示，封装件的顶表面(例如，表面TP)可对应于玻璃盖120的顶表面TG，且封装件的底表面(例如，表面BP)可对应于中介衬底130的底表面BI。
在图1所示的示例性iBGA封装件100中，模制材料150(例如，EMC)施加到封装件中的玻璃盖、光学传感器晶片、ASIC晶片以及中介衬底的侧面。EMC可施加到在封装件的顶表面(例如，表面TP)和底表面(例如，表面BP)之间延伸的侧面，以保护所包围的结构免受例如环境中的湿气影响。此外，EMC可以是光学不透明(例如，黑色或不透明)化合物，以防止杂散光进入像素并引起光晕。在封装件的顶表面(例如，表面TP)和底表面(例如，表面BP)之间，封装件可具有高度H。如图1所示，封装件的顶表面(例如，表面TP)可对应于玻璃盖120的顶表面TG，且封装件的底表面(例如，表面BP)可对应于中介衬底130的底表面BI。
在一些示例性实现方式中，将设置在中介衬底上的半导体晶片(例如，光学传感器晶片和ASIC晶片)封装件(如上文参考图1所示的iBGA封装件100所述的)在模制材料中的原理可扩展为将额外的第三晶片(例如，ISP晶片)封装在与图像传感器晶片110和ASIC晶片112相同的IC封装件中，以提高成像性能。ISP晶片(或其它处理器晶片)可嵌入到封装件中的用来封装图像传感器晶片110和ASIC晶片112的同一模制材料中。
图2示意性地示出了根据本公开的原理的示例性成像仪嵌入式球栅阵列封装件(例如，ieBGA封装件200)，其ISP晶片嵌入封装件中的用来封装图像传感器晶片110和ASIC晶片112的模制材料中。
如图2所示，ieBGA封装件200(类似于图1所示的iBGA封装件100)包括设置在图像传感器晶片110和ASIC晶片112上方的玻璃盖120。图像传感器晶片110和ASIC晶片112通过导电材料114耦合到中介衬底130。
ieBGA封装件200进一步包括耦合到中介衬底130的ISP晶片160。在示例性实现方式中，ISP晶片160可以是安装在中介衬底的底表面(例如，表面BI)上的倒装芯片。导电材料164(例如，焊球，铜柱)可以将ISP晶片电连接到中介衬底130中的迹线和接触垫(未示出)。ISP晶片160嵌入在设置于中介衬底的底表面(例如，表面BI)上的模制材料150的层150-1中。模制材料层150-1可以在中介衬底的底表面(例如，表面BI)和封装件的底表面(例如，表面BP)之间具有厚度高度H1。
在示例性实现方式中，在表面BI和表面BP之间延伸穿过层150-1的贯穿模具通孔(TMV)(例如，TMV 152)可以给跨过层150-1的顶表面(例如，表面BI)和底表面(例如，表面BP)之间的连接提供通道。在示例性实现方式中，导电材料阵列(例如，球栅阵列(BGA))(例如，阵列170)设置在层150-1的底表面(例如，表面BI)上，以提供封装件的外部输入/输出端子。导电材料阵列170可例如包括焊球172，铜球等。导电材料阵列170可形成封装件的外部输入/输出端子，而不必使用到所包围的晶片(即，光学传感器晶片110、ASIC晶片112和ISP晶片160)的焊线。
模制材料150(例如，EMC)的层150-2施加到封装件中的玻璃盖、光学传感器晶片、ASIC晶片以及中介衬底的侧面。该层(即，层150-2)可施加到在封装件的顶表面(例如，表面TP)和中介衬底的底表面(例如，表面BI)之间延伸的侧面。模制材料150的层(即，层150-1和层150-2)可以从所有六个侧面(即，顶面、底面和四个垂直侧面(均可称为侧壁))来封装封装件的器件和结构。封装件中的模制材料(模制材料150)可保护所包围的器件和结构免受例如环境中的湿气影响。此外，模制材料(模制材料150)可以可选的是光学不透明(例如，黑色或不透明)化合物，以防止杂散光进入像素并引起光晕。
在光学传感器封装件(例如，图1的iBGA封装件100，图2的ieBGA封装件200)中使用的中介衬底(例如，中介衬底130)可通过对用于组装光学传感器封装件(例如，图1的iBGA封装件100，图2的ieBGA封装件200)的通孔在后场景或通孔在先场景(或通孔在中间场景)使用晶片级工艺来制造。
图3A至图3D示出了在用于组装光学传感器封装件的通孔在后场景中使用的、处于不同制造阶段的中介衬底的截面图。图3A示出了在制造的起始衬底中使用的空白衬底330(例如，空白半导体晶圆，空白硅晶圆)。图3B示出了在空白衬底的顶表面TI上生长和图案化的氧化层310。衬底中被识别成要(在光学传感器封装件的随后制造中)切除的区域(例如，锯形街区SS)可以不随着氧化层310过度生长。图3C示出了在氧化层310上形成的图案化的导电迹线和导电垫(例如，电路320)。电路320可包括多级金属化(例如，M1级，M2级，M3级)，在多级金属化之间存在多级介电层(例如，氮化物，氧化物，聚合物等)(未示出)。接下来，可以使中介衬底330变薄至目标半导体厚度。图3D示出了在衬底中被识别成要(在光学传感器封装件的随后制造中)切除的区域(例如，锯形街区SS)已部分地蚀刻到对应于目标半导体厚度(例如，厚度TH)的深度d(例如，在±10μm内)之后的中介衬底330。
图4A至图4D示出了在用于组装光学传感器封装件的通孔在先场景或通孔在中间场景中使用的、处于不同制造阶段的中介衬底的截面图。图4A示出了在制造的起始衬底中使用的衬底430(例如，半导体晶圆，硅晶圆)。起始衬底430可能已具有已在衬底中图案化和蚀刻的贯穿半导体通孔(例如，TSV 432)。图4B示出了在起始衬底的顶表面TI上生长和图案化的氧化层410。衬底中被识别成要(在光学传感器封装件的随后制造中)切除的区域(例如，锯形街区SS)可以不随着氧化层410过度生长。图4C示出了在氧化层410上形成的图案化的电路，即，导电迹线和导电垫(例如，接触垫420)。图案化的电路(例如，接触垫420)可包括多级金属化(例如，M1级，M2级，M3级)，在多级金属化之间存在多级介电层(例如，氮化物，氧化物，聚合物等)(未示出)。接下来，可以使中介衬底430变薄至目标半导体厚度。图4D示出了在衬底中被识别成要(在光学传感器封装件的随后制造中)切除的区域(例如，锯形街区SS)已部分地蚀刻到对应于目标半导体厚度(例如，厚度TH)的深度d(例如，在±10μm内)之后的中介衬底430。
中介衬底330(图3D)和中介衬底430(图4D)之一可以在组装光学传感器封装件(例如，图1的iBGA封装件100和图2的ieBGA封装件200)中用作例如中介衬底(例如，中介衬底130)。
图5A至图5F示意性地示出了在通孔在先场景(即，使得中介衬底430具有内置的TSV)中，在衬底(例如，中介衬底430)上处于不同构造阶段的多晶片光学传感器封装件500(例如，类似于图1的iBGA封装件100的封装件)。
多晶片光学传感器封装件500可例如包括耦合到ASIC晶片112的光学传感器晶片110(例如，CIS CSP晶片)的堆叠(例如，堆叠116)。堆叠116包括放置在光学传感器晶片110上的玻璃盖(例如，玻璃盖120)。玻璃盖(例如，玻璃盖120)可例如通过沿着光学传感器晶片110的前表面FS上的边缘(例如，边缘DE)设置的一串粘合材料(例如，坝122)附接到光学传感器晶片110。耦合到光学传感器晶片的ASIC晶片可包括用于电连接到光学传感器晶片的背面贯穿半导体通孔(BTSV)(未示出)。堆叠116(包括耦合到ASIC晶片112的光学传感器晶片110)可构造成BGA封装件(例如，BTSV CIS CSP)，其中，导电材料(例如，焊球)球栅阵列设置在晶片(晶片110/112)的堆叠的后表面(例如，表面BS)上。
图5A示出了处于第一构造阶段的多晶片光学传感器封装件500，其中，堆叠116放置在中介衬底(例如，图4D的中介衬底430)上。中介衬底(例如，图4D的中介衬底430)可具有在衬底的顶表面(例如，表面TI)上形成的通孔在先的TSV(例如，TSV 432)。在第一构造阶段，位于堆叠116的底表面BS上的导电材料球栅阵列114与位于中介衬底430的顶表面(表面TI)上的、在衬底中被识别成要在封装件的随后构造阶段切除的区域(例如，锯形街区SS)之间的导电迹线和接触垫(例如，接触垫420)对准。堆叠116可通过导电材料114(例如，焊球，焊接凸块，微凸块，或混合结合等)结合到导电迹线和接触垫(例如，接触垫420)。
图5B示出了处于第二构造阶段的多晶片光学传感器封装件500。在该第二构造阶段，底部填充材料(例如，底部填充117)可设置在堆叠116的底表面BS和中介衬底430的顶表面TI之间的开放空间中。底部填充材料(例如，底部填充117)可以是例如树脂、环氧树脂或模制化合物。
图5C示出了处于第三构造阶段的多晶片光学传感器封装件500。在该第三构造阶段，模制材料150(例如，环氧模制化合物(EMC))封装堆叠116(包括光学传感器晶片110和ASIC晶片112)。模制化合物设置在堆叠116的位于中介衬底430的顶表面TI上方的所有四个侧面上。模制化合物还可设置在衬底的区域(例如，锯形街区SS)中，该区域已蚀刻到中介衬底430的顶表面TI下方的深度d。
图5D示出了处于第四构造阶段的多晶片光学传感器封装件500。在该第四构造阶段，使中介衬底430从背面变薄(例如，从背面蚀刻)，以在衬底的后表面BI上暴露填充锯形街区(例如，锯形街区SS)的模制化合物和TSV(例如，TSV 432)。
图5E示出了处于第五构造阶段的多晶片光学传感器封装件500。在该第五构造阶段，钝化层(例如，层510)(例如，氧化物，氮化物或聚合物)设置在衬底的后表面BI上。此外，在钝化层(例如，层510)上形成再分布层(RDL)(至少包括金属化级、迹线和导电垫)(例如，导电垫520)。RDL可包括凸块下方金属化(UMB)层。导电材料球栅阵列(BGA)(例如，阵列570)设置在RDL表面上(例如，设置在导电垫520上)，以提供封装件的外部输入/输出端子。导电材料阵列570可例如包括(例如，焊球572，铜球等)。导电材料阵列570可形成封装件的外部输入/输出端子，而不必使用到所包围的晶片(即，光学传感器晶片110和ASIC晶片112)的焊线。
图5F示出了第六构造阶段的多晶片光学传感器封装件500。在该第六构造阶段，图5D所示的结构通过锯形街区SS进行切单，以分离出单独的多晶片光学传感器封装件500。单独的多晶片光学传感器封装件500包括封装在模制材料150中的光学传感器晶片110和ASIC晶片112。单独的多晶片光学传感器封装件500可具有封装宽度WP并包括具有宽度W的光学传感器晶片110，光学传感器晶片110支撑在具有宽度WI的中介衬底430上。
图6A至图6F示意性地示出了在通孔在后场景(即，使得在多晶片光学传感器封装件600的最后构造阶段，将TSV内置在中介衬底330中)中，在衬底(例如，中介衬底330)上处于各个构造阶段的多晶片光学传感器封装件600(例如，类似于图1的iBGA封装件100的封装件)。
类似于多晶片光学传感器封装件500，多晶片光学传感器封装件600可例如包括耦合到ASIC晶片112的光学传感器晶片110(例如，CIS CSP晶片)的堆叠(例如，堆叠116)和放置在光学传感器晶片110上的玻璃盖(例如，玻璃盖120)。耦合到光学传感器晶片的ASIC晶片可包括用于电连接到光学传感器晶片的背面贯穿半导体通孔(BTSV)(未示出)。堆叠116(包括耦合到ASIC晶片112的光学传感器晶片110)可构造成BGA封装件(例如，BTSV CISCSP)，其中，导电材料(例如，焊球)球栅阵列设置在晶片(晶片110/112)的堆叠的后表面(例如，表面BS)上。
图6A示出了第一构造阶段的多晶片光学传感器封装件600，其中，堆叠116放置在中介衬底(例如，图3D的中介衬底330)上。在第一构造阶段，位于堆叠116的底表面BS上的导电材料球栅阵列114与位于中介衬底330的顶表面(表面TI)上的在衬底中被识别成要在封装的随后构造阶段切除的区域(例如，锯形街区SS)之间的导电迹线和接触垫(例如，接触垫420)对准。
图6B示出了第二构造阶段的多晶片光学传感器封装件600。在该第二构造阶段，底部填充材料(例如，底部填充117)可设置在堆叠116的底表面BS和中介衬底330的顶表面TI之间的开放空间中。
图6C示出了第三构造阶段的多晶片光学传感器封装件600。在该第三构造阶段，模制材料150(例如，环氧模制化合物(EMC))封装堆叠116(包括光学传感器晶片110和ASIC晶片112)。模制化合物设置在堆叠116的位于中介衬底330的顶表面TI上方所有四个侧面上。模制化合物还可设置在衬底的已蚀刻到中介衬底330的顶表面TI下方的深度d的区域(例如，锯形街区SS)中。此外，模制材料(模制材料150)可以是光学不透明(例如，黑色或不透明)化合物，以防止杂散光进入像素并引起光晕。
图6D示出了第四构造阶段的多晶片光学传感器封装件600。在该第四构造阶段，使中介衬底330从背面变薄(例如，从背面蚀刻)，以在衬底的后表面BI上暴露填充锯形街区(例如，锯形街区SS)的模制化合物。
图6E示出了第五构造阶段的多晶片光学传感器封装件600。在该第五构造阶段，背面贯穿半导体通孔(例如，TSV 632)贯穿中介衬底330而形成。此外，钝化层(例如，层610)(例如，氧化物，氮化物或聚合物)设置在衬底的后表面BI上。此外，在钝化层(例如，层610)上形成再分布层(包括至少一个金属化级、迹线和导电垫)(例如，导电垫620)。RDL可包括凸块下方金属化(UMB)层。导电材料球栅阵列(BGA)(例如，阵列670)设置在RDL表面上(例如，设置在导电垫620上)，以提供封装件的外部输入/输出端子。导电材料阵列670可例如包括焊球672，铜球等。导电材料阵列670可形成封装件的外部输入/输出端子，而不必使用到所包围的晶片(即，光学传感器晶片110和ASIC晶片112)的焊线。
图6F示出了第六构造阶段的多晶片光学传感器封装件600。在该第六构造阶段，图6E所示的结构通过锯形街区SS进行切单，以分离单独的多晶片光学传感器封装件600。单独的多晶片光学传感器封装件600包括封装在模制材料150中的光学传感器晶片110和ASIC晶片112。单独的多晶片光学传感器封装件600可具有封装宽度WP并包括具有宽度W的光学传感器晶片110，光学传感器晶片110支撑在具有宽度WI的中介衬底330上。
图7A至图7I示意性地示出了在衬底(例如，中介衬底430)上处于不同构造阶段的多晶片光学传感器封装件700(例如，类似于图2的ieBGA封装件200的封装件，图2中封装了三个晶片，即，图像传感器晶片、ASIC晶片和ISP晶片)。在通孔在先场景(即，中介衬底330具有内置的TSV)中所示的示例但也适用于通孔在后场景。
多晶片光学传感器封装件700可例如包括耦合到ASIC晶片112的光学传感器晶片110(例如，CIS CSP晶片)的堆叠(例如，堆叠116)。堆叠116可包括放置在光学传感器晶片110上的玻璃盖(例如，玻璃盖120)。玻璃盖(例如，玻璃盖120)可例如通过沿着光学传感器晶片110的前表面FS上的边缘(例如，边缘DE)设置的一串粘合材料(例如，坝122)附接到光学传感器晶片110。耦合到光学传感器晶片的ASIC晶片可包括用于电连接到光学传感器晶片的至少一个背面贯穿半导体通孔(BTSV)(未示出)。堆叠116(包括耦合到ASIC晶片112的光学传感器晶片110)可构造成BGA封装件(例如，BTSV CIS CSP)，其中，导电材料(例如，焊球)球栅阵列设置在晶片(晶片110/112)的堆叠的后表面(例如，表面BS)上。
图7A示出了第一构造阶段的多晶片光学传感器封装件700，其中，堆叠116放置在中介衬底(例如，图4D的中介衬底430)上。中介衬底(例如，图4D的中介衬底430)可具有在衬底的顶表面(例如，表面TI)上形成的通孔在先TSV(例如，TSV 432)。在第一构造阶段，位于堆叠116的底表面BS上的导电材料球栅阵列114与位于中介衬底430的顶表面(表面TI)上的在衬底中被识别成要在封装件的随后构造阶段切除的区域(例如，锯形街区SS)之间的导电迹线和接触垫(例如，接触垫420)对准。堆叠116可通过导电材料114(例如，焊球，焊接凸块，微凸块，或混合结合等)结合到导电迹线和接触垫(例如，接触垫420)。
图7B示出了第二构造阶段的多晶片光学传感器封装件700。在该第二构造阶段，底部填充材料(例如，底部填充117)可设置在堆叠116的底表面BS和中介衬底430的顶表面TI之间的开放空间中。底部填充117可以是例如树脂、环氧树脂或模制化合物。
图7C示出了第三构造阶段的多晶片光学传感器封装件700。在该第三构造阶段，模制材料150(例如，环氧模制化合物(EMC))封装堆叠116(包括光学传感器晶片110和ASIC晶片112)。模制化合物设置在叠层116的位于中介衬底430的顶表面TI上方的所有四个侧面上。模制化合物还可设置在衬底的已蚀刻到中介衬底430的顶表面TI下方的深度d的区域(例如，锯形街区SS)中。此外，模制材料(模制材料150)可以是光学不透明(例如，黑色或不透明)化合物，以防止杂散光进入像素并引起光晕。
图7D示出了第四构造阶段的多晶片光学传感器封装件700。在该第四构造阶段，使中介衬底430从背面变薄(例如，从背面蚀刻)，以在衬底的后表面BI上暴露填充锯形街区(例如，锯形街区SS)的模制化合物和TSV(例如，TSV 432)。
图7E示出了第五构造阶段的多晶片光学传感器封装件700。在该第五构造阶段，钝化层(例如，层710)(例如，氧化物，氮化物或聚合物)设置在衬底的后表面BI上。此外，在钝化层(例如，层710)上形成再分布层(至少包括金属化级、迹线和导电接触垫)(例如，导电垫722)。RDL可包括凸块下方金属化(UMB)层。
图7F示出了第六构造阶段的多晶片光学传感器封装件700。在该第六构造阶段，ISP晶片(例如，ISP晶片140)设置在位于衬底的后表面BI上的RDL表面上(例如，设置在接触垫、导电垫722上)。ISP晶片可使用导电材料(例如，焊球，微凸块，铜球等)(例如，焊球142)附接到RDL接触垫(例如，导电垫722)。底部填充材料(例如，底部填充147)可填充设置在衬底的后表面BI上的焊球142、ISP晶片140和钝化层(例如，层710)之间的空间。
此外，在该第六构造阶段，导电材料球栅阵列(BGA)(例如，阵列770)设置在RDL表面上(例如，设置在接触垫、导电垫722上)，以形成封装件的外部输入/输出端子的前体。导电材料阵列770可例如包括焊球772，铜球等。导电材料阵列770可形成封装件的外部输入/输出端子，而不必使用到所包围的晶片(即，光学传感器晶片110、ASIC晶片112和ISP晶片140)的焊线。
此外，在该第六构造阶段，模制材料(例如，模制材料150)层(例如，层150L)可设置在衬底的后表面BI上，使得设置在衬底的背面上的ISP晶片140和导电材料结构(例如，阵列770，焊球772)嵌入在模制材料中(例如，模制材料150)中。模制材料可以是例如液体模制化合物(LMC)或环氧模制化合物(EMC)。可使用传递模制或压缩模制工艺来形成将ISP晶片140嵌入在衬底的背面的模制材料层(例如，层150L)。此外，模制材料(模制材料150)可以是光学不透明(例如，黑色或不透明)化合物，以防止杂散光进入像素并引起光晕。
图7G示出了第七构造阶段的多晶片光学传感器封装件700。在该第七构造阶段，使得将ISP晶片140嵌入在衬底的背面的模制材料层(例如，层150L)从背面变薄(即，机械研磨或激光烧蚀)，以在封装的底表面(例如，表面BP)上暴露焊球772。
图7H示出了第八构造阶段的多晶片光学传感器封装件700。在该第八构造阶段，在封装件的底表面(例如，表面BP)上暴露的焊球772上，设置额外体积的焊料(例如，焊料772a)。
包括使用额外体积的焊料(例如，焊料772a)增强的焊球772的导电材料阵列770可形成封装件的外部输入/输出端子，而不必在封装件中使用到所包围的晶片(即，光学传感器晶片110、ASIC晶片112和ISP晶片140)的焊线合。
图7I还示出了通过锯形街区SS来对所组装的结构(其中，导电材料阵列770形成封装件的外部输入/输出端子)进行切单，以分离单独的多晶片光学传感器封装件700。单独的多晶片光学传感器封装件700包括封装在模制材料150中的光学传感器晶片110、ASIC晶片112和ISP晶片140。单独的多晶片光学传感器封装件700可具有封装宽度WP并包括具有宽度W的光学传感器晶片110，光学传感器晶片110支撑在具有宽度WI的中介衬底430上。
在前文描述的封装件(例如，封装件100，200，500，600和700)中，玻璃盖(例如，玻璃盖120)可以在光学传感器晶片上方、在玻璃盖的整个宽度上呈现透明的玻璃表面，以使入射到光学传感器晶片的OASA上的光通过。在封装件(例如，封装件100，200，500，600和700等)的一些实现方式中，玻璃盖的顶表面的边缘部分可涂覆有不透明遮光材料(例如，黑色涂料，模制材料等)，例如如图1的封装件100中所示。在一些实现方式中，玻璃盖的底表面的边缘部分可涂覆有不透明遮光材料(例如，黑色涂料，模制材料等)。(位于玻璃盖的顶表面和/或底表面上的)边缘部分上涂覆的遮光材料可阻止光从侧向角度入射到OASA上，并避免在成像仪性能中出现光晕问题。
图8示出了用于制造中介衬底的示例性方法800。所制造的中介衬底可用于支撑光学传感器封装件中的半导体晶片，光学传感器封装件例如是包括光学传感器晶片和ASIC晶片的成像仪嵌入式球栅阵列封装件，或进一步包括嵌入式图像信号处理(ISP)晶片的成像仪嵌入式球栅格阵列封装件。
方法800包括：使氧化层在半导体衬底的前表面上生长并图案化(810)；以及识别衬底中要在制造光学传感器封装件期间切除的区域(例如，锯形街区)(820)。方法800进一步包括：在半导体衬底的前表面上形成再分布层(RDL)(830)。再分布层可包括在至少一个金属化级(例如，M1级，M2级，M3级等)上形成的图案化的导电迹线和导电垫。方法800可包括：使半导体衬底变薄至目标半导体衬底厚度。
在方法800中，使氧化层在半导体衬底的前表面上生长并图案化的步骤810可包括：在半导体衬底中图案化和蚀刻至少一个贯穿半导体通孔(TSV)。TSV(填充有导电材料)可以将半导体衬底的前表面电连接到后表面。
图9示出了用于制造包括半导体晶片的堆叠的光学传感器封装件(例如，成像仪球栅阵列(iBGA)封装件)的示例性方法900。半导体晶片的堆叠可包括设置在ASIC晶片上方并耦合到ASIC晶片的光学传感器晶片。光学传感器晶片可以是例如配置成芯片级封装件(CISCSP)的接触式图像传感器(CIS)。ASIC晶片可包括用于电连接到光学传感器晶片的背面贯穿半导体通孔(BTSV)。光学传感器晶片可布置成光学传感器晶片和ASIC晶片的堆叠(例如，BTSV CIS CSP)。
方法900包括：在中介衬底的顶表面上设置半导体晶片的堆叠(910)。半导体晶片的堆叠可例如包括耦合到ASIC晶片的光学传感器晶片。半导体晶片的堆叠可进一步包括设置在堆叠的底表面上的导电材料阵列(例如，BGA)。
在中介衬底的顶表面上设置半导体晶片的堆叠的步骤910可包括：使设置在堆叠的底表面上的导电材料阵列与设置在中介衬底的顶表面上的接触垫对准；以及使用设置在堆叠的底表面上的导电材料阵列将堆叠结合到位于中介衬底的顶表面上的接触垫。使用导电材料的结合可包含焊球、焊接凸块、微凸块或混合结合。
在结合之后，方法900可包括：在堆叠的底表面BS与中介衬底的顶表面TI之间的开放空间中设置底部填充材料。
方法900进一步包括：在中介衬底的底表面上设置接触垫(920)；将中介衬底的顶表面上的接触垫和中介衬底的底表面上的接触垫电连接(930)；以及在位于中介衬底的底表面上的接触垫上设置导电材料阵列(940)。设置在位于中介衬底的底表面上的接触垫上的导电材料阵列(例如，焊接凸块，微凸块，铜球等)可形成封装件的外部输入/输出触点。
方法900进一步包括：在半导体晶片的堆叠的至少四个侧面上设置模制材料，以封装设置在中介衬底的顶表面上的半导体晶片的堆叠(950)；以及对中介衬底(其上设置有封装的半导体晶片的堆叠)进行切单，以分离单独的光学传感器封装件，单独的光学传感器封装件包括由模制材料封装的半导体晶片的堆叠(960)。
在方法900中，对中介衬底(其上设置有封装的半导体晶片的堆叠)进行切单包括：通过中介衬底上预先识别的锯形街区进行切单。
在方法900中，将中介衬底的顶表面上的接触垫和中介衬底的底表面上的接触垫电连接的步骤930可包括：利用导电TSV来将中层衬底的顶表面和中介衬底的底表面电连接。
在一些示例性实现方式中，在通孔在先场景下，可预先构建TSV并从中介衬底的前表面部分地穿过中介衬底的厚度、朝着中介衬底的后表面延伸。在此类实现方式中，在方法900中，在中介衬底的底表面上设置接触垫的步骤920包括：使中介衬底从背面变薄，以在中介衬底的底表面上暴露TSV。
在一些实现方式中，在通孔在后场景或通孔在中间场景中，在中介衬底的底表面上设置接触垫的步骤920包括：使中介衬底从背面变薄，以在锯形街区中显露模制材料，然后从背面到中介衬底的前表面形成TSV。
在一些实现方式中，半导体晶片的堆叠可包括放置在光学传感器晶片上方的玻璃盖。在此类实现方式中，方法可包括：在玻璃盖的顶表面(和/或底表面)的边缘部分上设置不透明黑色涂层，以例如阻止光以小的入射角入射到光学传感器晶片上。
图10示出了用于制造光学传感器封装件(例如，成像仪球栅阵列(ieBGA)封装件)的示例性方法1000。光学传感器封装件可包括半导体晶片的堆叠，半导体晶片的堆叠包括设置在ASIC晶片上方并耦合到ASIC晶片的光学传感器晶片，光学传感器封装件可进一步包括嵌入式图像信号处理器(ISP)晶片。光学传感器晶片可以是例如配置成芯片级封装件(CIS CSP)的接触式图像传感器(CIS)。ASIC晶片可包括用于电连接到光学传感器晶片的背面贯穿半导体通孔(BTSV)。光学传感器晶片可布置成光学传感器晶片和ASIC晶片的堆叠(例如，BTSV CIS CSP)。堆叠可进一步包括设置在堆叠的底表面上的导电材料阵列(例如，BGA)。
方法1000包括：在中介衬底的顶表面上设置包括光学传感器晶片和ASIC
晶片的半导体晶片的堆叠(1010)。在中介衬底的顶表面上设置光学传感器晶片和ASIC晶片的堆叠的步骤1010包括：使用设置在堆叠的底表面上的导电材料阵列将堆叠结合到位于中介衬底的顶表面上的接触垫。
方法1000进一步包括：设置模制材料，以封装在中介衬底的顶表面上的包括光学传感器晶片和ASIC晶片的半导体晶片的堆叠(1020)。模制材料设置在堆叠的位于中介衬底的顶表面上方的所有四个侧面上，且填充在衬底的区域(例如，锯形街区SS)中，该区域已蚀刻到中介衬底的顶表面下方的深度d。
方法1000进一步包括：使中介衬底从背面变薄，以在中介衬底的后表面上暴露填充锯形街区(例如，锯形街区SS)的模制材料(1030)。变薄还可以在中介衬底的后表面上暴露至少一个TSV(其可存在于中介衬底中)。如果不存在TSV，则方法1000包括：形成至少一个TSV，来将中介衬底的后表面连接到中介衬底的前表面。
方法1000进一步包括：在中介衬底的后表面上设置接触垫(1040)；以及将图像信号处理器(ISP)晶片附接到中介衬底的后表面(1050)。ISP晶片可以是安装在设置于中介衬底的后表面上的接触垫上的倒装芯片。方法1000进一步包括：在中介衬底的底表面上，在一些其它接触垫(例如，未由ISP晶片使用的接触垫)上设置导电材料阵列(1060)。导电材料阵列的元件可例如包括焊接凸块、微凸块、或铜球等。
方法1000进一步包括：在中介衬底的底表面上设置模制材料层，使得设置在衬底的背面的ISP晶片和导电材料阵列嵌入在模制材料层中(1070)；以及使设置在中介衬底的底表面上的模制材料层从背面变薄，以在模制材料层的底表面上暴露所嵌入的导电材料阵列的元件(1080)。方法1000进一步包括：使用额外的导电材料(例如，焊料)增强在模制材料层的底表面上暴露的所嵌入的导电材料阵列的元件(例如，焊球)(1090)。所嵌入的导电材料阵列的具有额外的导电材料的元件(例如，焊球)可形成封装件的外部输入/输出触点。
方法1000进一步包括：对中介衬底(其上设置有所封装的光学传感器晶片和ASIC晶片的堆叠和ISP晶片)进行切单，以分离单独的光学传感器封装件，单独的光学传感器封装件包括由模制材料封装的光学传感器晶片、ASIC晶片和ISP晶片(1095)。
在方法1000中，对中介衬底(其上设置有所封装的光学传感器晶片和ASIC晶片的堆叠和ISP晶片)进行切单包括：通过中介衬底上预先识别的锯形街区进行切单。
在方法1000中，将中介衬底的顶表面上的接触垫和中介衬底的底表面上的接触垫进行电连接可包括：利用导电TSV来将中介衬底的顶表面和中介衬底的底表面电连接。
在一些示例性实现方式中，在通孔在先场景下，可预先构建TSV并从中介衬底的前表面部分地穿过中介衬底的厚度、朝着中介衬底的后表面延伸。在此类实现方式中，在方法1000中，在中介衬底的底表面上设置接触垫包括：使中介衬底从背面变薄，以在中介衬底的底表面上暴露TSV。
在一些实现方式中，在通孔在后场景或通孔在中间场景中，在中介衬底的底表面上设置接触垫包括：使中介衬底从背面变薄，以在锯形街区中显露模制材料，然后从背面到中介衬底的前表面形成TSV。
在一些示例性实现方式中，在方法1000中，将图像信号处理器(ISP)晶片附接到中介衬底的后表面的步骤1050可进一步包括：将散热器附接到所附接的ISP晶片。散热器可具有例如由焊料制成的封装件的外部输入/输出触点。
在一些示例性实现方式中，在方法1000中，将图像信号处理器(ISP)晶片附接到中介衬底的后表面的步骤1050可进一步包括：在设置在底表面上的模制材料层中形成至少一个贯穿模具通孔(TMV)并在ISP晶片中形成至少一个贯穿通孔，以提供从封装件的外部输入/输出端子(例如，焊球)到光学传感器晶片和ASIC晶片的堆叠的电连接。
在一些示例性实现方式中，在方法1000中，将图像信号处理器(ISP)晶片附接到中介衬底的后表面的步骤1050可进一步包括：在设置在底表面上的模制材料层中形成至少一个贯穿模具通孔(TMV)并在ISP晶片中形成至少一个贯穿通孔，以提供从封装件的外部输入/输出端子(例如，焊球)到光学传感器晶片和ASIC晶片的堆叠的电连接。
虽然已如本文所描述的，说明了所描述的实现方式的某些特征，但是本领域技术人员现在将想到许多修改、替换、改变和等效物。因此，应理解，所附的权利要求旨在涵盖落入实现方式的范围内的所有此类修改和改变。应理解，实现方式仅通过示例的方式呈现，而非作为限制，且可以在形式和细节上进行各种改变。本文描述的装置和/或方法的任何部分可以以任何组合来组合，除了互斥组合之外。本文描述的实现方式可包括所描述的不同实现方式的功能、部件和/或特征的各种组合和/或子组合。
应理解，在前文的描述中，当一个元件被称为位于另一元件上、连接到另一元件、电连接到另一元件、耦合到另一元件或电耦合到另一元件时，该元件可直接位于另一元件上、直接连接到或直接耦合到另一元件，或者可存在一个或多个中间元件。相反，当一个元件被称为直接位于另一元件上、直接连接到或直接耦合到另一元件时，不存在中间元件。虽然在整个详细描述中可能不使用术语直接位于……上、直接连接到……或直接耦合到……，但是可以这样称呼被示出为直接位于……上、直接连接到……或直接耦合到……的元件。如果需要的话，可修改本申请的权利要求书以列举在说明书中描述或在附图中示出的示例性关系。
如在本说明书中所使用的，单数形式可包括复数形式，除非根据上下文明确指示特殊情况。空间上相对的术语(例如，之上、上方、上、之下、下面、下方、下等等)旨在涵盖除了图中描绘的方位之外的、设备在使用或操作时的不同方位。在一些实现方式中，相对的术语-上方和下方可分别包括垂直上方和垂直下方。在一些实现方式中，术语相邻可包括横向相邻或水平相邻。
除非另有定义，否则本文所使用的所有技术和科学术语具有与本领域普通技术人员通常理解的含义相同的含义。与本文所描述的方法和材料类似或等同的方法和材料可用于本公开的实践或测试。如在说明书和所附的权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数指代物，除非上下文另有明确规定。如本文所使用的术语“包括”及其变体与术语“包含”及其变体同义地使用，而且是开放的非限制性术语。如本文所使用的术语“可选的”或“可选地”意味着随后描述的特征、事件或情况可能发生或者可能不发生，且描述包括所叙述的特征、事件和情况发生的实例以及所叙述的特征、事件和情况不发生的实例。在本文中，范围可表示为从“大约”一个特定值开始，和/或到达“大约”另一个特定值。当表示这样的范围时，一方面包括从一个特定值开始和/或到达另一个特定值。类似地，当值表示为近似值时，通过先行使用“大约”，应理解特定值形成另一方面。应进一步理解，每个范围的端点从相对于另一端点和独立于另一端点而言，都较为重要。
一些实现方式可使用各种半导体处理和/或封装技术来实现。一些实现方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)和/或类似物。

Claims (13)

1.一种封装件，其特征在于，所述封装件包括：
中介衬底，所述中介衬底包括至少一个贯穿衬底通孔(TSV)，所述至少一个TSV将所述中介衬底的顶表面电连接到所述中介衬底的底表面；
至少一个半导体晶片，所述至少一个半导体晶片具有顶侧、底侧和侧壁，所述至少一个半导体晶片设置在所述中介衬底上，使得所述底侧电耦合到所述中介衬底的所述顶表面；
模制材料，所述模制材料至少设置在所述至少一个半导体晶片的一部分上；以及
导电材料阵列，所述导电材料阵列设置在所述中介衬底的所述底表面上，所述导电材料阵列形成所述封装件的外部触点。
2.根据权利要求1所述的封装件，其中，至少一个半导体晶片是光学传感器晶片，所述封装件进一步包括设置在所述光学传感器晶片的顶侧上方的玻璃盖。
3.根据权利要求2所述的封装件，其中，所述封装件还包括：
遮光材料，所述遮光材料设置在所述玻璃盖的顶表面或底表面中的至少一个的边缘部分上，所述玻璃盖设置在所述光学传感器晶片的顶侧上方。
4.根据权利要求1所述的封装件，其中，所述至少一个半导体晶片是设置在专用集成电路(ASIC)晶片上方的光学传感器晶片的堆叠，所述ASIC晶片包括用于电连接到所述光学传感器晶片的至少一个背面贯穿半导体通孔(BTSV)。
5.一种封装件，其特征在于，所述封装件包括：
中介衬底，所述中介衬底包括至少一个贯穿衬底通孔，所述至少一个贯穿衬底通孔将所述中介衬底的顶表面电连接到所述中介衬底的底表面；
至少一个半导体晶片，所述至少一个半导体晶片设置在所述中介衬底上，使得所述至少一个半导体晶片的底侧电耦合到所述中介衬底的所述顶表面；
模制材料层，所述模制材料层设置在所述中介衬底的所述底表面上，所述模制材料层包括用于电连接到所述中介衬底的至少一个贯穿模具通孔；
图像信号处理(ISP)晶片，所述ISP晶片嵌入在所述模制材料层中；以及
导电材料阵列，所述导电材料阵列设置在所述模制材料层的底表面上，所述导电材料阵列形成所述封装件的外部触点。
6.根据权利要求5所述的封装件，其中，嵌入在所述模制材料层中的所述图像信号处理(ISP)晶片是安装在所述中介衬底的所述底表面上的倒装芯片。
7.根据权利要求5所述的封装件，其中，所述至少一个半导体晶片具有一个宽度，所述中介衬底具有大于所述至少一个半导体晶片的所述宽度的宽度。
8.根据权利要求5所述的封装件，其中，所述至少一个半导体晶片是设置在专用集成电路(ASIC)晶片上方的光学传感器晶片的堆叠，所述ASIC晶片包括用于电连接到所述光学传感器晶片的至少一个背面贯穿半导体通孔(BTSV)。
9.一种用于制造封装件的方法，其特征在于，所述方法包括：
在中介衬底的顶表面上设置半导体晶片的堆叠，所述中介衬底的所述顶表面包括接触垫；
在所述中介衬底的底表面上设置接触垫；
将所述中介衬底的所述顶表面上的接触垫和所述中介衬底的所述底表面上的接触垫电连接；以及
在所述中介衬底的所述底表面上的接触垫上设置导电材料阵列，所述导电材料阵列形成所述半导体晶片的堆叠的外部触点。
10.根据权利要求9所述的方法，其中，所述方法还包括：
在所述半导体晶片的堆叠的至少四个侧面上设置模制材料，以封装设置在所述中介衬底的所述顶表面上的所述半导体晶片的堆叠。
11.根据权利要求9所述的方法，其中，将所述中介衬底的所述顶表面上的接触垫和所述中介衬底的所述底表面上的接触垫电连接包括：利用所述中介衬底中的至少一个贯穿衬底通孔，来将所述中介衬底的所述顶表面和所述中介衬底的所述底表面电连接。
12.一种用于制造封装件的方法，其特征在于，所述方法包括：
在中介衬底的顶表面上设置半导体晶片的堆叠，所述半导体晶片的堆叠包括光学传感器晶片和专用集成电路(ASIC)晶片；
设置模制材料，以封装在所述中介衬底的所述顶表面上的包括所述光学传感器晶片和所述ASIC晶片的所述半导体晶片的堆叠，所述模制材料设置在所述半导体晶片的堆叠的位于所述中介衬底的所述顶表面上方的四个侧面上，并填充所述中介衬底的锯形街区，所述锯形街区已蚀刻到所述中介衬底的所述顶表面下方的一个深度；
使所述中介衬底从背面变薄，以在所述中介衬底的后表面上暴露填充所述锯形街区的所述模制材料；
在所述中介衬底的所述后表面上设置接触垫；
将图像信号处理器(ISP)晶片附接到所述中介衬底的所述后表面；
在所述中介衬底的底表面上的未由所述ISP晶片使用的接触垫上设置导电材料阵列；
在所述中介衬底的所述底表面上设置模制材料层，使得设置在所述中介衬底的所述背面的所述ISP晶片和导电材料阵列嵌入在所述模制材料层中；
使设置在所述中介衬底的所述底表面上的所述模制材料层从背面变薄，以在所述模制材料层的底表面上暴露所嵌入的导电材料阵列的元件；
使用额外的导电材料增强在所述模制材料层的所述底表面上暴露的所嵌入的导电材料阵列的元件，所嵌入的导电材料阵列形成所述半导体晶片的堆叠的外部输入/输出触点；以及
对其上设置有所封装的光学传感器晶片和所述ASIC晶片的堆叠和所述ISP晶片的所述中介衬底进行切单，以分离单独的光学传感器封装件，所述单独的光学传感器封装件包括由所述模制材料封装的所述光学传感器晶片、所述ASIC晶片和所述ISP晶片。
13.根据权利要求12所述的方法，其中，使所述中介衬底从背面变薄，以在所述中介衬底的后表面上暴露填充所述锯形街区的所述模制材料包括：在所述中介衬底的所述后表面上暴露存在于所述中介衬底中的至少一个贯穿衬底通孔。
CN202211050979.4A 2021-08-30 2022-08-30 封装件及用于制造封装件的方法 Pending CN115732423A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163260702P 2021-08-30 2021-08-30
US63/260,702 2021-08-30
US17/822,403 US20230064356A1 (en) 2021-08-30 2022-08-25 Image sensor ball grid array package
US17/822,403 2022-08-25

Publications (1)

Publication Number Publication Date
CN115732423A true CN115732423A (zh) 2023-03-03

Family

ID=85174929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211050979.4A Pending CN115732423A (zh) 2021-08-30 2022-08-30 封装件及用于制造封装件的方法

Country Status (3)

Country Link
US (1) US20230064356A1 (zh)
CN (1) CN115732423A (zh)
DE (1) DE102022121750A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223415A1 (en) * 2022-01-10 2023-07-13 Semiconductor Components Industries, Llc Gapless image sensor packages and related methods

Also Published As

Publication number Publication date
DE102022121750A1 (de) 2023-03-02
US20230064356A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US6566745B1 (en) Image sensor ball grid array package and the fabrication thereof
US8536672B2 (en) Image sensor package and fabrication method thereof
US8119435B2 (en) Wafer level processing for backside illuminated image sensors
US20180337142A1 (en) Chip package and method for forming the same
US9373653B2 (en) Stepped package for image sensor
EP1041628A2 (en) An image sensor ball grid array package and the fabrication thereof
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
US9520322B2 (en) Semiconductor device and method for manufacturing same
US11437426B2 (en) Image sensor chip scale packages and related methods
US20090212381A1 (en) Wafer level packages for rear-face illuminated solid state image sensors
TWI573247B (zh) 元件嵌入式影像感測器及其晶圓級製造方法
US20230154954A1 (en) Semiconductor package
JP2009176949A (ja) 裏面照射型固体撮像装置及びその製造方法
US20230064356A1 (en) Image sensor ball grid array package
CN117438441A (zh) 封装件及其制造方法
CN112652638B (zh) 图像传感器芯片级封装及制造方法
CN115000104A (zh) 可透光的芯片封装结构及制作方法
WO2015122299A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
US20230290710A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic apparatus
US20230063200A1 (en) Sidewall protected image sensor package
US20210167112A1 (en) Fanout wafer level package for optical devices and related methods
US20240234471A1 (en) Chip stacking with an auxiliary circuit chip on a backside illuminated (bsi) surface of an image sensor chip
CN117423709A (zh) 光敏模块中的穿过衬底通孔
CN117461136A (zh) 堆叠集成电路管芯和互连结构
US20180166497A1 (en) Method to produce a ruggedized package of an image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination