Nothing Special   »   [go: up one dir, main page]

CN115692465A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN115692465A
CN115692465A CN202210713822.9A CN202210713822A CN115692465A CN 115692465 A CN115692465 A CN 115692465A CN 202210713822 A CN202210713822 A CN 202210713822A CN 115692465 A CN115692465 A CN 115692465A
Authority
CN
China
Prior art keywords
layer
forming
nitride semiconductor
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210713822.9A
Other languages
English (en)
Inventor
真壁勇夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN115692465A publication Critical patent/CN115692465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半导体装置的制造方法具有：在基板之上形成包含Ga的第一氮化物半导体层的工序；在所述第一氮化物半导体层之上形成第一层的工序；在所述第一层之上形成第二层的工序；在所述第二层和所述第一层形成使所述第一氮化物半导体层露出的开口的工序；在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；使用酸性溶液来去除所述第二层的工序；以及在去除所述第二层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，所述第一层的相对于所述酸性溶液的第一刻蚀速率比所述第二层的相对于所述酸性溶液的第二刻蚀速率低。

Description

半导体装置的制造方法
技术领域
本公开涉及半导体装置的制造方法。
背景技术
为了减小使用氮化物半导体的半导体装置中的接触电阻，提出了使以高浓度含有杂质的氮化物半导体层再生长而得到的结构。
现有技术文献
专利文献
专利文献1：日本特开2019－033155号公报
在以往的制造方法中，有时会在再生长出的氮化物半导体层的表面产生粗糙。
发明内容
本公开的目的在于，提供一种能改善氮化物半导体层的表面粗糙度的半导体装置的制造方法。
本公开的半导体装置的制造方法具有：在基板之上形成包含Ga的第一氮化物半导体层的工序；在所述第一氮化物半导体层之上形成第一层的工序；在所述第一层之上形成第二层的工序；在所述第二层和所述第一层形成使所述第一氮化物半导体层露出的开口的工序；在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；使用酸性溶液来去除所述第二层的工序；以及在去除所述第二层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，所述第一层的相对于所述酸性溶液的第一刻蚀速率比所述第二层的相对于所述酸性溶液的第二刻蚀速率低。
发明效果
根据本公开，能改善氮化物半导体层的表面粗糙度。
附图说明
图1是表示第一实施方式的半导体装置的制造方法的剖视图(其一)。
图2是表示第一实施方式的半导体装置的制造方法的剖视图(其二)。
图3是表示第一实施方式的半导体装置的制造方法的剖视图(其三)。
图4是表示第一实施方式的半导体装置的制造方法的剖视图(其四)。
图5是表示第一实施方式的半导体装置的制造方法的剖视图(其五)。
图6是表示第一实施方式的半导体装置的制造方法的剖视图(其六)。
图7是表示第一实施方式的半导体装置的制造方法的剖视图(其七)。
图8是表示第一实施方式的半导体装置的制造方法的剖视图(其八)。
图9是表示第一实施方式的变形例的半导体装置的制造方法的剖视图。
图10是表示第二实施方式的半导体装置的制造方法的剖视图(其一)。
图11是表示第二实施方式的半导体装置的制造方法的剖视图(其二)。
图12是表示第二实施方式的半导体装置的制造方法的剖视图(其三)。
图13是表示第二实施方式的半导体装置的制造方法的剖视图(其四)。
图14是表示第二实施方式的半导体装置的制造方法的剖视图(其五)。
图15是表示第二实施方式的变形例的半导体装置的制造方法的剖视图。
图16是表示第三实施方式的半导体装置的制造方法的剖视图(其一)。
图17是表示第三实施方式的半导体装置的制造方法的剖视图(其二)。
图18是表示第三实施方式的半导体装置的制造方法的剖视图(其三)。
图19是表示第三实施方式的半导体装置的制造方法的剖视图(其四)。
图20是表示第三实施方式的半导体装置的制造方法的剖视图(其五)。
图21是表示第三实施方式的半导体装置的制造方法的剖视图(其六)。
图22是表示第三实施方式的半导体装置的制造方法的剖视图(其七)。
图23是表示第三实施方式的半导体装置的制造方法的剖视图(其八)。
图24是表示第三实施方式的半导体装置的制造方法的剖视图(其九)。
图25是表示第三实施方式的变形例的半导体装置的制造方法的剖视图。
附图标记说明
100、200、300：半导体装置
101：基板
110：氮化物半导体层
110A：表面
111：缓冲层
112：阻挡层
113：沟道层
113c：沟道区域
121：SiN层
121D、121G、121S：开口
122：ZnO层
122D、122S：开口
123：SiN层
123D、123S：开口
124：抗蚀剂图案
124D、124S：开口
131、131D、131S：n型GaN层
132D：漏电极
132S：源电极
141：栅电极
142：绝缘层
143：栅极绝缘膜
200：半导体装置
210D、210S：凹部
301：基板
310：氮化物半导体层
310A：表面
310D、310S：凹部
310G：开口
311：沟道层
311c：沟道区域
312：阻挡层
313：帽层
331、331D、331S：n型GaN层。
具体实施方式
[本公开的实施方式的说明]
首先，列举本公开的实施方案来进行说明。
〔1〕本公开的一个方案的半导体装置的制造方法具有：在基板之上形成包含Ga的第一氮化物半导体层的工序；在所述第一氮化物半导体层之上形成第一层的工序；在所述第一层之上形成第二层的工序；在所述第二层和所述第一层形成使所述第一氮化物半导体层露出的开口的工序；在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；使用酸性溶液来去除所述第二层的工序；以及在去除所述第二层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，所述第一层的相对于所述酸性溶液的第一刻蚀速率比所述第二层的相对于所述酸性溶液的第二刻蚀速率低。
在形成第二氮化物半导体层时，第二氮化物半导体层也可能会形成于第二层之上。形成于第二层之上的第二氮化物半导体层伴随着第二层的去除而被去除。此时，第一层残留在第一氮化物半导体层之上。此外，第二层使用酸性溶液而被去除，但第二氮化物半导体层的表面未被酸性溶液刻蚀。因此，即使在去除第二层后，第二氮化物半导体层也具有良好的表面粗糙度。
〔2〕在〔1〕中，也可以是，所述第一层是氮化硅层，所述第二层是氧化锌层或氧化硅层，所述酸性溶液包含盐酸、磷酸或氢氟酸。在该情况下，易于增大第一刻蚀速率与第二刻蚀速率之间的差异。
〔3〕在〔1〕或〔2〕中，也可以是，所述第二氮化物半导体层是n型GaN层。在该情况下，易于减小电极与第一氮化物半导体层之间的接触电阻。
〔4〕在〔1〕～〔3〕中，也可以是，所述第一氮化物半导体层的与所述第二氮化物半导体层相接的面是N极性的面。在该情况下，易于避免接触电阻的上升，并且减小第一氮化物半导体层内的电流路径的电阻。
〔5〕在〔4〕中，也可以是，形成所述第一氮化物半导体层的工序具有：形成阻挡层的工序；以及在所述阻挡层之上形成沟道层的工序。在该情况下，能构成电极与第一氮化物半导体层之间的接触电阻低的高电子迁移率晶体管。
〔6〕在〔1〕～〔5〕中，也可以是，在去除所述第二层的工序与形成所述电极的工序之间，具有进行所述第二氮化物半导体层的表面的二流体清洗或擦刷清洗的工序。在该情况下，易于提高第二氮化物半导体层的表面的清洁度，进一步减小接触电阻。
〔7〕在〔1〕～〔6〕中，也可以是，在形成所述第二层的工序与形成所述开口的工序之间，具有在所述第二层之上形成第三层的工序，所述开口也形成于所述第三层，在形成所述开口的工序与形成所述第二氮化物半导体层的工序之间，具有将形成于所述第二层的所述开口扩大的工序。在该情况下，第二氮化物半导体层不易附着于第二层的侧壁面，易于通过酸性溶液来去除第二层。
〔8〕本公开的另一个方案的半导体装置的制造方法具有：在基板之上形成包含Ga的第一氮化物半导体层的工序；在所述第一氮化物半导体层之上形成第一氮化硅层的工序；在所述第一氮化硅层之上形成氧化锌层的工序；在所述氧化锌层之上形成第二氮化硅层的工序；在所述第二氮化硅层、所述氧化锌层以及所述第一氮化硅层形成使所述第一氮化物半导体层露出的开口的工序；将形成于所述氧化锌层的所述开口扩大的工序；在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；使用包含盐酸或磷酸的酸性溶液来去除所述氧化锌层，并且去除所述第二氮化硅层的工序；以及在去除所述氧化锌层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，所述第一氮化物半导体层的与所述第二氮化物半导体层相接的面是N极性的面。
[本公开的实施方式的详情]
以下，对本公开的实施方式详细地进行说明，但本公开并不限定于此。需要说明的是，在本说明书和附图中，对于具有实质上相同的功能构成的构成要素，有时通过标注相同的附图标记来省略重复的说明。
(第一实施方式)
首先，对第一实施方式进行说明。第一实施方式涉及包括GaN系高电子迁移率晶体管(high electron mobility transistor：HEMT)的半导体装置的制造方法。图1～图8是表示第一实施方式的半导体装置的制造方法的剖视图。
在第一实施方式中，首先，如图1所示，例如通过有机金属气相生长(metalorganic chemical vapor deposition(金属有机化学气相沉积)：MOCVD)法在基板101之上形成包含Ga的氮化物半导体层110。在氮化物半导体层110的形成中，依次形成缓冲层111、阻挡层(barrier layer)112以及沟道层113。氮化物半导体层110是第一氮化物半导体层的一个例子。
基板101例如是GaN系半导体的生长用基板，在一个例子中是半绝缘性的SiC基板。在基板101是SiC基板的情况下，基板101的表面是碳(C)极性面。在基板101的表面是C极性面的情况下，缓冲层111、阻挡层112以及沟道层113能以氮(N)极性面为生长面进行晶体生长。需要说明的是，也可以使用蓝宝石基板来作为GaN系半导体的生长用基板。此外，基板101也可以不是晶体生长用的基板，在该情况下，可以从在别的基板上生长出的缓冲层111、阻挡层112以及沟道层113除去该基板，并将基板101接合于缓冲层111、阻挡层112以及沟道层113。在该情况下，作为基板101，可以使用各种各样的材质的半绝缘性基板，例如可以使用蓝宝石基板、Si基板、SiC基板、AlN基板、烧结体等。
缓冲层111例如是AlN层。AlN层的厚度例如为5nm以上且100nm以下。缓冲层111也可以具有AlN层和AlN层之上的GaN层或AlGaN层。GaN层或AlGaN层的厚度例如为300nm以上且2000nm以下。
阻挡层112例如是AlGaN层。阻挡层112的带隙比后述的沟道层113的带隙大。阻挡层112的厚度例如在5nm以上且50nm以下的范围内，在一个实施例中为30nm。在阻挡层112是AlxGa1－xN层的情况下，其Al组成x例如为0.15以上且0.55以下，在一个实施例中为0.35。阻挡层112的导电类型例如是n型或非掺杂(i型)。也可以使用InAlN层或InAlGaN层来代替AlGaN层。
沟道层113例如是GaN层。沟道层113的带隙比阻挡层112的带隙小。沟道层113的厚度例如在5nm以上且30nm以下的范围内，在一个实施例中为9nm。在沟道层113与阻挡层112之间由于它们的晶格常数的不同而产生应变，该应变在两者的界面诱发压电电荷。由此，在沟道层113内的阻挡层112侧的区域产生二维电子气(2dimensional electron gas：2DEG)，形成沟道区域113c。沟道层113的导电类型例如是n型或非掺杂(i型)。沟道层113的表面构成氮化物半导体层110的表面110A。此外，也可以在阻挡层112与沟道层113之间形成间隔层。间隔层例如是AlN层。间隔层的厚度例如在0.5nm以上且3.0nm以下的范围内，在一个实施例中为1.0nm。
在SiC基板的C极性面上，缓冲层111、阻挡层112以及沟道层113以N极性面为生长面进行晶体生长。因此，缓冲层111、阻挡层112以及沟道层113的与基板101侧相反侧的表面成为N极性面，基板101侧的背面成为镓(Ga)极性面。
接着，如图2所示，形成与氮化物半导体层110的表面110A相接的氮化硅(SiN)层121。SiN层121例如可以通过低压CVD(low pressure CVD：LPCVD)法来形成。SiN层121例如可以通过MOCVD法不使沟道层113的表面暴露于大气地与缓冲层111、阻挡层112以及沟道层113连续地形成。接着，在SiN层121之上形成氧化锌(ZnO)层122。ZnO层122例如可以通过溅射法来形成。也可以通过溶胶－凝胶法、MOCVD法或分子束外延(molecular beam epitaxy：MBE)法来形成ZnO层122。接着，在ZnO层122之上形成SiN层123。SiN层123例如可以通过等离子体CVD(plasma-enhanced CVD(等离子体增强CVD)：PECVD)法来形成。接着，在SiN层123之上形成抗蚀剂图案124。抗蚀剂图案124具有源极用的开口124S和漏极用的开口124D。SiN层121是第一层、第一氮化硅层的一个例子。ZnO层122是第二层的一个例子。SiN层123是第三层、第二氮化硅层的一个例子。
接着，如图3所示，使用抗蚀剂图案124来作为掩模，对SiN层123、ZnO层122以及SiN层121进行刻蚀。该刻蚀例如是使用氟系气体或氯系气体的反应性离子刻蚀(reactive ionetching：RIE)。其结果是，在开口124S的基板101侧，在SiN层123、ZnO层122、SiN层121分别形成开口123S、122S、121S。此外，在开口124D的基板101侧，在SiN层123、ZnO层122、SiN层121分别形成开口123D、122D、121D。氮化物半导体层110的一部分从开口123S、122S、121S露出，氮化物半导体层110的另一部分从开口123D、122D、121D露出。
接着，如图4所示，使用化学溶液来去除抗蚀剂图案124，并将开口122S和开口122D扩大。其结果是，开口122S的侧壁面比开口121S和123S的各侧壁面往后退，开口122D的侧壁面比开口121D和123D的各侧壁面往后退。
接着，如图5所示，在氮化物半导体层110的从开口123S、122S和121S露出的面之上以及从开口123D、122D和121D露出的面之上形成n型GaN层131。n型GaN层131的上表面可以与SiN层121的上表面齐平，也可以不与SiN层121的上表面齐平。n型GaN层131例如可以通过溅射法、MOCVD法或MBE法等来形成。此时，n型GaN层131不仅沉积在氮化物半导体层110之上，而且还沉积在SiN层123之上。例如，n型掺杂剂的浓度为1×1017cm－3以上，n型掺杂剂是Si或Ge。n型GaN层131是第二氮化物半导体层的一个例子。
在氮化物半导体层110的N极性面上，n型GaN层131以N极性面为生长面进行晶体生长。因此，在氮化物半导体层110的N极性面上，n型GaN层131的与基板101侧相反侧的表面成为N极性面，基板101侧的背面成为Ga极性面。
接着，如图6所示，使用酸性溶液来去除ZnO层122。酸性溶液例如包含盐酸(HCl)或磷酸(H3PO4)。伴随着ZnO层122的去除，ZnO层122之上的SiN层123和n型GaN层131也被去除。其结果是，在开口121S和121D内留下n型GaN层131，在开口121S内形成n型GaN层131S，在开口121D内形成n型GaN层131D。需要说明的是，SiN层121的相对于酸性溶液的刻蚀速率比ZnO层122的相对于酸性溶液的刻蚀速率低。因此，SiN层121未被去除而残留。
接着，如图7所示，在n型GaN层131S之上形成源电极132S，在n型GaN层131D之上形成漏电极132D。在源电极132S和漏电极132D的形成中，首先，依次蒸镀构成源电极132S和漏电极132D的多个金属层(例如，Ta/Al/Ta或Ti/Al/Ti)来形成层叠结构。之后，对该层叠结构进行热处理来进行合金化(alloy)。
接着，如图8所示，在源电极132S与漏电极132D之间在SiN层121形成开口121G。氮化物半导体层110的一部分从开口121G露出。接着，形成经由开口121G与氮化物半导体层110相接的栅电极141。在栅电极141的形成中，依次蒸镀构成栅电极141的多个金属层(例如，Ni/Pa/Au)来形成层叠结构。接着，例如通过等离子体CVD法在SiN层121上形成绝缘层142，通过绝缘层142来覆盖栅电极141。
如此，能制造半导体装置100。
在本实施方式中，在形成n型GaN层131之前预先形成ZnO层122和SiN层123，形成于SiN层123之上的n型GaN层131伴随着ZnO层122的去除而被去除。此时，SiN层121残留在氮化物半导体层110之上。此外，ZnO层122使用酸性溶液而被去除，但n型GaN层131的表面未被酸性溶液刻蚀。因此，虽然在去除ZnO层122时，n型GaN层131S和131D的表面也被暴露于酸性溶液，但n型GaN层131S和131D的表面具有良好的表面粗糙度。因此，源电极132S和漏电极132D与n型GaN层131S和131D的密合性提高，能减小源电极132S和漏电极132D与氮化物半导体层110之间的接触电阻。
在酸性溶液包含盐酸或磷酸的情况下，易于在ZnO层122与SiN层121之间增大刻蚀速率的差异。就是说，易于使SiN层121残留，并且去除ZnO层122。需要说明的是，也可以使用氧化硅(SiO2)层来代替ZnO层122。在该情况下，优选的是用于去除SiO2层的酸性溶液含有氢氟酸。这是因为易于使SiN层121残留并且去除SiO2层。此外，也可以使用GeO2、CaO等金属氧化物的层来代替ZnO层122。
形成于氮化物半导体层110与源电极132S和漏电极132D之间的氮化物半导体层是n型GaN层131S和131D，因此易于减小接触电阻。
氮化物半导体层110的表面110A是N极性面，因此，即使提高阻挡层112的Al组成，也能避免接触电阻的上升。因此，易于提高2DEG的浓度而减小沟道区域113c的电阻。特别是，在阻挡层112之上形成了沟道层113，因此易于减小沟道区域113c的电阻。
也可以在去除ZnO层122之后，进行使用纯水和氮(N2)气体的二流体清洗或擦刷清洗。通过进行二流体清洗或擦刷清洗，易于提高n型GaN层131S和131D的表面的清洁度，进一步减小接触电阻。
在ZnO层122之上形成SiN层123，并扩大了ZnO层122的开口，因此，n型GaN层131不易附着于ZnO层122的侧壁面，易于通过酸性溶液来去除ZnO层122。
需要说明的是，在第一实施方式中，也可以在开口121G的形成与栅电极141的形成之间形成栅极绝缘膜。图9是表示第一实施方式的变形例的半导体装置的制造方法的剖视图。例如，如图9所示，也可以在形成开口121G之后形成栅极绝缘膜143。在栅极绝缘膜143的形成中，通过例如原子层沉积(Atomic Layer Deposition：ALD)法来形成例如Al2O3膜，通过刻蚀将Al2O3膜加工成规定的形状。之后，在栅极绝缘膜143之上形成栅电极141。然后，形成绝缘层142。
根据第一实施方式，能得到肖特基栅极结构的晶体管，相对于此，根据第一实施方式的变形例，能得到MIS(Metal Insulator Semiconductor：金属绝缘体半导体)栅极结构的晶体管。
(第二实施方式)
接着，对第二实施方式进行说明。第二实施方式涉及包括GaN系HEMT的半导体装置的制造方法。图10～图14是表示第二实施方式的半导体装置的制造方法的剖视图。
在第二实施方式中，首先，与第一实施方式同样地，进行到开口123S、122S、121S、123D、122D以及121D的形成为止的处理(参照图3)。接着，如图10所示，使用抗蚀剂图案124来作为掩模，对氮化物半导体层110进行刻蚀，由此在氮化物半导体层110形成与开口123S、122S和121S相连的凹部210S以及与开口123D、122D和121D相连的凹部210D。该刻蚀例如是使用氯系气体的RIE。该刻蚀也可以在包含氢(H2)和氨(NH3)的混合气氛中进行。例如，凹部210S和210D以不到达沟道区域113c的深度形成。就是说，以氮化物半导体层110的表面110A为基准，凹部210S和210D的深度比沟道区域113c的深度小。
接着，如图11所示，与第一实施方式同样地，使用化学溶液来去除抗蚀剂图案124，并且将开口122S和开口122D扩大。
接着，如图12所示，以填充凹部210S和210D以及开口121S和121D的方式形成n型GaN层131。与第一实施方式同样地，n型GaN层131不仅沉积在氮化物半导体层110之上，而且还沉积在SiN层123之上。
接着，如图13所示，与第一实施方式同样地，使用酸性溶液来去除ZnO层122。其结果是，在开口121S内形成n型GaN层131S，在开口121D内形成n型GaN层131D。
之后，如图14所示，与第一实施方式同样地，进行源电极132S和漏电极132D的形成以后的处理。
如此，能制造半导体装置200。
在第二实施方式中，n型GaN层131S和131D与沟道区域113c的距离比第一实施方式中的距离小。因此，能进一步减小接触电阻。
需要说明的是，在第二实施方式中，也可以在开口121G的形成与栅电极141的形成之间形成栅极绝缘膜。图15是表示第二实施方式的变形例的半导体装置的制造方法的剖视图。例如，如图15所示，也可以在形成开口121G之后形成栅极绝缘膜143。在栅极绝缘膜143的形成中，通过例如ALD法来形成例如Al2O3膜，通过刻蚀将Al2O3膜加工成规定的形状。之后，在栅极绝缘膜143之上形成栅电极141。然后，形成绝缘层142。
根据第二实施方式，能得到肖特基栅极结构的晶体管，相对于此，根据第二实施方式的变形例，能得到MIS栅极结构的晶体管。
(第三实施方式)
接着，对第三实施方式进行说明。第三实施方式涉及包括GaN系HEMT的半导体装置的制造方法。图16～图24是表示第三实施方式的半导体装置的制造方法的剖视图。
在第三实施方式中，首先，如图16所示，例如通过MOCVD法在基板301之上形成包含Ga的氮化物半导体层310。在氮化物半导体层310的形成中，依次形成沟道层311、阻挡层312以及帽层(cap layer)313。氮化物半导体层310是第一氮化物半导体层的一个例子。
基板301例如是GaN系半导体的生长用基板，在一个例子中是半绝缘性的SiC基板。在基板301是SiC基板的情况下，基板301的表面是硅(Si)极性面。在基板301的表面是Si极性面的情况下，沟道层311、阻挡层312以及帽层313能以Ga极性面为生长面进行晶体生长。
沟道层311例如是GaN层。沟道层311的厚度例如在200nm以上且2000nm以下的范围内，在一个实施例中为1000nm。也可以在沟道层311与基板301之间形成缓冲层。
阻挡层312例如是AlGaN层。阻挡层312的带隙比沟道层311的带隙大。阻挡层312的厚度例如在5nm以上且30nm以下的范围内，在一个实施例中为15nm。在阻挡层312是AlxGa1－ xN层的情况下，其Al组成x例如为0.15以上且0.35以下，在一个实施例中为0.25。在沟道层311与阻挡层312之间由于它们的晶格常数的不同而产生应变，该应变在两者的界面诱发压电电荷。由此，在沟道层311内的阻挡层312侧的区域产生2DEG，形成沟道区域311c。也可以使用InAlN层或InAlGaN层来代替AlGaN层。此外，也可以在沟道层311与阻挡层312之间形成间隔层。间隔层例如是AlN层。间隔层的厚度例如在0.5nm以上且3.0nm以下的范围内，在一个实施例中为1.0nm。
帽层313例如是GaN层。帽层313的厚度例如在0nm以上且5nm以下的范围内，在一个实施例中为2nm。帽层313的表面构成氮化物半导体层310的表面310A。
在SiC基板的Si极性面上，沟道层311、阻挡层312以及帽层313以Ga极性面为生长面进行晶体生长。因此，沟道层311、阻挡层312以及帽层313的与基板301侧相反侧的表面成为Ga极性面，基板301侧的背面成为N极性面。
接着，如图17所示，形成与氮化物半导体层310的表面310A相接的氮化硅(SiN)层121。接着，在SiN层121之上形成氧化锌(ZnO)层122。接着，在ZnO层122之上形成SiN层123。接着，在SiN层123之上形成抗蚀剂图案124。抗蚀剂图案124具有源极用的开口124S和漏极用的开口124D。
接着，如图18所示，使用抗蚀剂图案124来作为掩模，对SiN层123、ZnO层122以及SiN层121进行刻蚀。其结果是，在开口124S的基板301侧，在SiN层123、ZnO层122、SiN层121分别形成开口123S、122S、121S。此外，在开口124D的基板301侧，在SiN层123、ZnO层122、SiN层121分别形成开口123D、122D、121D。氮化物半导体层310的一部分从开口123S、122S、121S露出，氮化物半导体层310的另一部分从开口123D、122D、121D露出。
接着，如图19所示，使用抗蚀剂图案124来作为掩模，对氮化物半导体层310进行刻蚀，由此在氮化物半导体层310形成与开口123S、122S和121S相连的凹部310S以及与开口123D、122D和121D相连的凹部310D。该刻蚀例如是使用氯系气体的RIE。该刻蚀也可以在包含氢(H2)和氨(NH3)的混合气氛中进行。例如，凹部310S和310D以贯通沟道区域311c的深度形成。就是说，以氮化物半导体层310的表面310A为基准，凹部310S和310D的深度比沟道区域311c的深度大。凹部310S和310D的形成也可以在阻挡层312的中途停止。就是说，凹部310S和310D也可以以凹部310S和310D的底面位于阻挡层312内的方式形成。
接着，如图20所示，使用化学溶液来去除抗蚀剂图案124，并且将开口122S和开口122D扩大。其结果是，开口122S的侧壁面比开口121S和123S的各侧壁面往后退，开口122D的侧壁面比开口121D和123D的各侧壁面往后退。
接着，如图21所示，以填充凹部310S和310D以及开口121S和121D的方式形成n型GaN层331。n型GaN层331不仅沉积在氮化物半导体层310之上，而且还沉积在SiN层123之上。
在氮化物半导体层310的Ga极性面上，n型GaN层331以N极性面为生长面进行晶体生长。因此，在氮化物半导体层310的Ga极性面上，n型GaN层331的与基板301侧相反侧的表面成为Ga极性面，基板301侧的背面成为N极性面。
接着，如图22所示，与第一实施方式同样地，使用酸性溶液来去除ZnO层122。其结果是，在开口121S内形成n型GaN层331S，在开口121D内形成n型GaN层331D。
接着，如图23所示，在n型GaN层331S之上形成源电极132S，在n型GaN层331D之上形成漏电极132D。
接着，如图24所示，在源电极132S与漏电极132D之间的SiN层121上形成栅电极141。接着，例如通过等离子体CVD法在SiN层121上形成绝缘层142，通过绝缘层142来覆盖栅电极141。
如此，能制造半导体装置300。
在本实施方式中，在形成n型GaN层331之前预先形成ZnO层122和SiN层123，形成于SiN层123之上的n型GaN层331伴随着ZnO层122的去除而被去除。此时，SiN层121残留在氮化物半导体层310之上。此外，ZnO层122使用酸性溶液而被去除，但n型GaN层331的表面未被酸性溶液刻蚀。因此，即使在去除ZnO层122后，n型GaN层331S和331D也具有良好的表面粗糙度。因此，能减小源电极132S和漏电极132D与氮化物半导体层310之间的接触电阻。
需要说明的是，n型GaN层的Ga极性面对碱性溶液的耐性高。因此，也可以想到不形成ZnO层122等，而是形成凹部310S和310D并以填充凹部310S和310D以及开口121S和121D的方式形成n型GaN层331。在该情况下，虽然n型GaN层331也沉积在SiN层121之上，但可以想到使用碱性溶液来去除SiN层121之上的n型GaN层331。然而，开口121S和121D的内侧的SiN层121与n型GaN层331的界面不是Ga极性面，因此恐怕会从该部分进行n型GaN层331的刻蚀。此外，在n型GaN层331的表面产生细微的晶体缺陷从而露出了从Ga极性面倾斜的面的情况下，恐怕会从该部分进行n型GaN层331的刻蚀。在本实施方式中，未进行使用碱性溶液的处理，因此能抑制这样的刻蚀。
在第三实施方式中，也可以在源电极132S和漏电极132D的形成与栅电极141的形成之间，在SiN层121形成栅极用的开口，并以栅电极141与帽层313相接的方式形成栅电极141。图25是表示第三实施方式的变形例的半导体装置的制造方法的剖视图。例如，如图25所示，也可以在形成源电极132S和漏电极132D之后，在SiN层121形成栅极用的开口310G，并以栅电极141经由开口310G与帽层313相接的方式形成栅电极141。然后，形成绝缘层142。
根据第三实施方式，能得到MIS栅极结构的晶体管，相对于此，根据第三实施方式的变形例，能得到肖特基栅极结构的晶体管。
需要说明的是，通过本公开制造出的半导体装置不限定于晶体管，例如也可以制造出发光二极管。
以上，对实施方式进行了详细叙述，但并不限定于特定的实施方式，在权利要求书所记载的范围内，可以进行各种变形和变更。

Claims (8)

1.一种半导体装置的制造方法，具有：
在基板之上形成包含Ga的第一氮化物半导体层的工序；
在所述第一氮化物半导体层之上形成第一层的工序；
在所述第一层之上形成第二层的工序；
在所述第二层和所述第一层形成使所述第一氮化物半导体层露出的开口的工序；
在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；
使用酸性溶液来去除所述第二层的工序；以及
在去除所述第二层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，
所述第一层的相对于所述酸性溶液的第一刻蚀速率比所述第二层的相对于所述酸性溶液的第二刻蚀速率低。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述第一层是氮化硅层，
所述第二层是氧化锌层或氧化硅层，
所述酸性溶液包含盐酸、磷酸或氢氟酸。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述第二氮化物半导体层是n型GaN层。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述第一氮化物半导体层的与所述第二氮化物半导体层相接的面是N极性的面。
5.根据权利要求4所述的半导体装置的制造方法，其中，
形成所述第一氮化物半导体层的工序具有：
形成阻挡层的工序；以及
在所述阻挡层之上形成沟道层的工序。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其中，
在去除所述第二层的工序与形成所述电极的工序之间，具有进行所述第二氮化物半导体层的表面的二流体清洗或擦刷清洗的工序。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其中，
在形成所述第二层的工序与形成所述开口的工序之间，具有在所述第二层之上形成第三层的工序，
所述开口也形成于所述第三层，
在形成所述开口的工序与形成所述第二氮化物半导体层的工序之间，具有将形成于所述第二层的所述开口扩大的工序。
8.一种半导体装置的制造方法，具有：
在基板之上形成包含Ga的第一氮化物半导体层的工序；
在所述第一氮化物半导体层之上形成第一氮化硅层的工序；
在所述第一氮化硅层之上形成氧化锌层的工序；
在所述氧化锌层之上形成第二氮化硅层的工序；
在所述第二氮化硅层、所述氧化锌层以及所述第一氮化硅层形成使所述第一氮化物半导体层露出的开口的工序；
将形成于所述氧化锌层的所述开口扩大的工序；
在所述第一氮化物半导体层的从所述开口露出的面之上形成第一导电类型的第二氮化物半导体层的工序；
使用包含盐酸或磷酸的酸性溶液来去除所述氧化锌层，并且去除所述第二氮化硅层的工序；以及
在去除所述氧化锌层的工序之后，在所述第二氮化物半导体层之上形成电极的工序，
所述第一氮化物半导体层的与所述第二氮化物半导体层相接的面是N极性的面。
CN202210713822.9A 2021-07-29 2022-06-22 半导体装置的制造方法 Pending CN115692465A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-124097 2021-07-29
JP2021124097A JP2023019405A (ja) 2021-07-29 2021-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115692465A true CN115692465A (zh) 2023-02-03

Family

ID=85038816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210713822.9A Pending CN115692465A (zh) 2021-07-29 2022-06-22 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230036388A1 (zh)
JP (1) JP2023019405A (zh)
CN (1) CN115692465A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4507007A1 (en) * 2023-08-10 2025-02-12 Infineon Technologies Austria AG Method for fabricating a semiconductor device

Also Published As

Publication number Publication date
US20230036388A1 (en) 2023-02-02
JP2023019405A (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5923712B2 (ja) 半導体装置及びその製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
CN101211969A (zh) 高速大功率氮化物半导体器件及其制造方法
CN103594507B (zh) 高击穿电压iii族氮化物器件
JP4776162B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
US11257918B2 (en) Semiconductor device and method of manufacturing the device
CN115692465A (zh) 半导体装置的制造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
CN116490979A (zh) 半导体结构及其制作方法
US11876120B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法
CN116487425A (zh) 高电子迁移率晶体管及其制作方法
CN112837999A (zh) 制造半导体器件的方法和半导体器件
US20240128352A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240128326A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN119181639A (zh) 半导体装置的制造方法
TW202406146A (zh) 高電子遷移率電晶體及其製作方法
CN116525439A (zh) 半导体装置的制造方法
CN115207115A (zh) 半导体层叠结构及其制造方法以及半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination