Nothing Special   »   [go: up one dir, main page]

CN115516608A - Soi晶圆的制造方法 - Google Patents

Soi晶圆的制造方法 Download PDF

Info

Publication number
CN115516608A
CN115516608A CN202180032683.7A CN202180032683A CN115516608A CN 115516608 A CN115516608 A CN 115516608A CN 202180032683 A CN202180032683 A CN 202180032683A CN 115516608 A CN115516608 A CN 115516608A
Authority
CN
China
Prior art keywords
etching
soi
etching step
film thickness
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180032683.7A
Other languages
English (en)
Inventor
阿贺浩司
横川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN115516608A publication Critical patent/CN115516608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明是一种SOI晶圆的制造方法，其具有通过湿蚀刻进行SOI晶圆的SOI层的膜厚调整的工序，其特征在于，在进行SOI层的膜厚调整的工序中，组合以下两个步骤来进行：第1蚀刻步骤，使用SC1溶液进行SOI层的表面的蚀刻；以及第2蚀刻步骤，通过使所述SOI层接触臭氧水而在SOI层的表面形成氧化膜，再使所形成的氧化膜接触含HF水溶液以去除氧化膜，而进行SOI层的表面的蚀刻，以第1蚀刻步骤中的SOI层的加工余量比第2蚀刻步骤中的SOI层的加工余量少的方式，进行第1蚀刻步骤及第2蚀刻步骤的蚀刻。由此，能够提供一种SOI晶圆的制造方法，其在SOI膜厚调整中，能够兼顾控制蚀刻加工余量和实现SOI膜厚的优异的面内均匀性。

Description

SOI晶圆的制造方法
技术领域
本发明涉及SOI晶圆的制造方法。
背景技术
对于SOI晶圆，尤其是被称为FDSOI(Fully Depleted Silicon-On-Insulator：全耗尽型SOI)晶圆的SOI晶圆，要求SOI层的膜厚(SOI膜厚)要有极高的均匀性。
在现有技术中，作为使SOI晶圆薄膜化的方法之一，进行如下的方法：以批次式热处理炉对SOI晶圆进行热处理，通过氧化使SOI层表面的Si变质为氧化膜后，去除氧化膜。为了以该方法使SOI膜厚以良好的精度薄膜化至所要的数值，需要准确地进行控制，以使氧化膜的膜厚成为目标值。然而，对于实际上因热处理生长的氧化膜的厚度，由于氧化速率根据氧化时间中的大气压的变动而发生变化，因此非常难以准确地控制氧化膜厚。因此，在以氧化进行薄膜化的情况下，会采取以下方法：进行基于氧化的薄膜化，而使薄膜化后的SOI膜厚比所要的数值更厚一些(3nm左右)，之后，通过另行以蚀刻进行薄膜化，而控制蚀刻时间以达到目标值。在该2阶段的薄膜化方法中，如专利文献1所示，采取如下方法：在去除了氧化后的氧化膜后，测量SOI膜厚，而以该数值为基础，设定后续阶段的蚀刻工序的加工余量。
另外，在氧化+蚀刻的前述2阶段的薄膜化工序中，作为缩短上述工序的方法，提出了如下方法：氧化后，在附着有氧化膜的状态下，测量SOI膜厚，再以测量出的SOI膜厚的数值为基础，以清洗的同一批次处理进行氧化膜去除与蚀刻+清洗工序。在专利文献2中，提出了使用SC1溶液作为该方法中的蚀刻液的蚀刻。
另外，在专利文献3中提出如下方法：在氧化后的SOI晶圆的蚀刻中，通过批次式清洗而调整膜厚使其比目标膜厚更厚一些后，为了进一步调整批次内的SOI膜厚偏差，通过单片式的SC1蚀刻等根据各晶圆的蚀刻加工余量来对直至目标值为止的最终膜厚调整进行调整，而提升SOI膜厚的均匀性。在图5中示出对应于专利文献3所记载的方法的、现有方法的简易流程图。如果使用这样的方法，则可以缩小例如图6所示的批次内(25片)所发生的SOI膜厚偏差PV(Peak to Valley，峰谷比)数值，以提升SOI膜厚的均匀性。但是，单片式清洗机装置所进行的SOI膜厚调整虽然可以修正批次内的SOI膜厚偏差，但是由于在药液涂布部的药液的温度会相对变高，或是因为晶圆保持部的旋转而药液的流速因离心力而越靠近晶圆外周越快等，造成依赖于加工余量的面内偏差变大，因此蚀刻加工余量不能加大。因此，在专利文献3中提出了如下方法：在这样的方法中，将批次式清洗后的SOI膜厚的批次内平均值控制在目标值与目标+0.5nm之间，以使单片式清洗机导致的膜厚均匀性的恶化降至最小。
另一方面，在专利文献4中，记载了在SOI膜厚的最终膜厚调整中使用臭氧水和HF的SOI膜厚的薄膜化。图5所示的流程图也对应于专利文献4所记载的方法。利用该方法的蚀刻是利用HF除去由臭氧水形成的表面氧化膜而进行的蚀刻，通过利用臭氧水的表面氧化膜的厚度来控制蚀刻加工余量。但是，使用臭氧水的表面氧化膜的生长速度依赖于表面氧化膜厚，在表面氧化膜较薄的情况下，氧化速度较快，而如果例如图7所示那样表面氧化膜超过1nm，则氧化速度会变得极慢，几乎不会生长，因此Si的蚀刻在约0.5nm饱和(图8)。
因此，在通过臭氧水和HF的处理进行约0.5nm以上的蚀刻的情况下，虽然蚀刻加工余量的面内均匀性会很高，但由于过于耗费时间，因此需要重复进行使用臭氧水与HF的处理。通过重复该处理而能够蚀刻的膜厚成为因臭氧水而饱和的氧化膜的厚度，成为以该厚度的单位(相当于0.5nm的Si厚)进行的蚀刻。另外，即使进行使用臭氧水的表面氧化膜厚的饱和以下的蚀刻(约0.5nm以下)以进行最终的膜厚调整，由于臭氧水所形成的表面氧化膜厚的浸渍时间依赖性变化也变大，因此难以高精度地控制蚀刻加工余量。
现有技术文献
专利文献
专利文献1：日本特开2007－266059号公报
专利文献2：日本特开2010－92909号公报
专利文献3：日本特开2016－4890号公报
专利文献4：日本特开2004－349493号公报
发明内容
(一)要解决的技术问题
本发明为了解决上述问题而完成，其目的在于提供一种SOI晶圆的制造方法，其在SOI晶圆的SOI膜厚调整中，能够兼顾控制蚀刻加工余量和实现SOI膜厚的优异的面内均匀性。
(二)技术方案
为了完成上述课题，在本发明中提供一种SOI晶圆的制造方法，其具有通过湿蚀刻进行SOI晶圆的SOI层的膜厚调整的工序，其特征在于，
在进行所述SOI层的膜厚调整的工序中，组合以下两个步骤来进行：
第1蚀刻步骤，使用SC1溶液进行所述SOI层的表面的蚀刻；以及
第2蚀刻步骤，通过使所述SOI层接触臭氧水而在所述SOI层的表面形成氧化膜，再使所形成的氧化膜接触含HF水溶液以去除所述氧化膜，而进行所述SOI层的表面的蚀刻，
以所述第1蚀刻步骤中的所述SOI层的加工余量比所述第2蚀刻步骤中的所述SOI层的加工余量少的方式，进行所述第1蚀刻步骤及所述第2蚀刻步骤的蚀刻。
这样，在本发明的SOI晶圆的制造方法中，在进行SOI层的膜厚调整的工序中，组合第1蚀刻步骤及第2蚀刻步骤来进行，该第1蚀刻步骤使用SC1溶液，该第2蚀刻步骤进行使用臭氧水的氧化膜形成、及使用含HF水溶液的氧化膜的去除。另外，以使第1蚀刻步骤中的SOI层的加工余量少于第2蚀刻步骤中的SOI层的加工余量的方式，进行第1及第2蚀刻步骤。通过如此进行，可以一方面抑制面内膜厚均匀性的恶化，一方面以高精度控制任意的蚀刻加工余量。即，本发明的SOI晶圆的制造方法在SOI晶圆的SOI膜厚调整中，能兼顾控制蚀刻加工余量和实现SOI膜厚的优异的面内均匀性。
优选将所述第1蚀刻步骤中的所述SOI层的加工余量设为0.5nm以下。
通过如此进行，可以实现SOI膜厚的更为优异的面内均匀性。
可重复进行多次所述第2蚀刻步骤。
通过如此进行，可以组合高精度的第1蚀刻步骤、以及0.5nm的阶段性的第2蚀刻步骤，而可以从更广泛的范围选择薄膜化后的目标值。
优选使用单片式旋转蚀刻机进行所述第1蚀刻步骤及所述第2蚀刻步骤。
通过使用单片式旋转蚀刻机，由于能根据各片晶圆的膜厚来进行控制，因此可以进行更为高精度的膜厚控制。另外，通过使用单片式旋转蚀刻机，对于使用了臭氧水及含HF水溶液的第2蚀刻步骤的重复，也能轻易地以任意次数进行。
进行所述膜厚调整的所述SOI层的膜厚优选为50nm以下。
本发明适于膜厚调整的对象为具有50nm以下的极薄膜厚的SOI层的薄膜化，可以制造接近目标值的薄膜化SOI晶圆。
下限虽无特别限定，但进行膜厚调整的SOI层的膜厚可以为例如5nm以上。
进行多次所述第2蚀刻步骤，且所述第1蚀刻步骤中的所述SOI层的加工余量为1nm以下。
如果如此进行，可以实现SOI膜厚的更为优异的面内均匀性。
(三)有益效果
如上所述，如果是本发明的SOI晶圆的制造方法，则在SOI晶圆的SOI膜厚调整中，能兼顾控制蚀刻加工余量、以及实现SOI膜厚的优异的面内均匀性。其结果为，如果利用本发明的SOI晶圆的制造方法，则可以一方面以极薄的状态实现SOI膜厚的优异的面内均匀性，一方面高精度地将SOI膜厚控制为目标值。
附图说明
图1是示出使用SC1溶液的SOI层蚀刻加工余量的时间依赖性的图表。
图2是示出在单片式旋转蚀刻机中的、所使用的每个蚀刻液的面内加工余量Range(范围)的蚀刻加工余量依赖性的图表。
图3是单片式旋转蚀刻机的一例的示意图。
图4是本发明的一例的SOI晶圆的制造方法的流程图。
图5是现有方法的简易流程图。
图6是示出使用批次式清洗的批次内的膜厚偏差的一例的图表。
图7是示出在现有方法中的、接触臭氧水的时间与SOI上的表面氧化膜的膜厚之间的关系的图表。
图8是示出在现有方法中的、接触臭氧水的时间与SOI层蚀刻加工余量之间的关系的图表。
具体实施方式
如上所述，在SOI晶圆的SOI膜厚调整中，寻求开发一种SOI晶圆的制造方法，其能兼顾控制蚀刻加工余量的和实现SOI膜厚的优异的面内均匀性。
本发明人针对上述技术问题经过反复深入研究，结果发现利用于下的方法，可以一方面抑制面内膜厚均匀性的恶化，一方面以高精度控制任意的蚀刻加工余量，而完成了本发明，该方法在进行SOI层的膜厚调整的工序中，组合第1蚀刻步骤及第2蚀刻步骤来进行，该第1蚀刻步骤使用SC1溶液，该第2蚀刻步骤进行使用臭氧水的氧化膜形成、及使用含HF水溶液的氧化膜的去除，并且，以使得第1蚀刻步骤中的SOI层的加工余量少于第2蚀刻步骤中的SOI层的加工余量少的方式，进行第1蚀刻步骤及第2蚀刻步骤的蚀刻。
即，本发明系一种SOI晶圆的制造方法，其具有通过湿蚀刻进行SOI晶圆的SOI层的膜厚调整的工序，其特征在于，
在进行所述SOI层的膜厚调整的工序中，组合以下两个步骤来进行：
第1蚀刻步骤，使用SC1溶液进行所述SOI层的表面的蚀刻；以及
第2蚀刻步骤，通过使所述SOI层接触臭氧水而在所述SOI层的表面形成氧化膜，再使所形成的氧化膜接触含HF水溶液以去除所述氧化膜，而进行所述SOI层的表面的蚀刻，
以所述第1蚀刻步骤中的所述SOI层的加工余量比所述第2蚀刻步骤中的所述SOI层的加工余量少的方式，进行所述第1蚀刻步骤及所述第2蚀刻步骤的蚀刻。
以下，参照附图对本发明进行详细说明，但本发明并不限于此。
如上所述，在本发明的SOI晶圆的制造方法中，在进行SOI层的膜厚调整的工序中，组合第1蚀刻步骤及第2蚀刻步骤来进行，该第1蚀刻步骤使用SC1溶液，该第2蚀刻步骤进行使用臭氧水的氧化膜形成、及使用含HF水溶液的氧化膜的去除(以下，有时会记载为“使用O3+HF的蚀刻”)。另外，以使得在第1蚀刻步骤中的SOI层的加工余量少于在第2蚀刻步骤中的SOI层的加工余量的方式，进行第1蚀刻步骤及第2蚀刻步骤的蚀刻。
图1示出在使用单片式蚀刻机(旋转式蚀刻机)，利用SC1溶液进行了SOI膜的蚀刻的情况下的、蚀刻加工余量(面内平均值)的蚀刻时间依赖性(使用SC1溶液的SOI层蚀刻量的时间依赖性)。
如图1所示，使用SC1溶液的蚀刻加工余量(面内平均值)与蚀刻时间成比例。因此，在第1蚀刻步骤中，通过调整蚀刻时间，而可以任意设定蚀刻加工余量(面内平均值)。
另一方面，如图2中以黑色实心圆圈所示，随着使用SC1溶液的蚀刻加工余量(面内平均值)变大，面内加工余量范围(蚀刻加工余量在面内的最大值与最小值之差)会有恶化的倾向。
因此，本发明的特征在于，将使用O3+HF的蚀刻(第2蚀刻步骤)与使用SC1溶液的第1蚀刻步骤组合来进行SOI膜厚的调整。
在图2的例子(空心圆圈+空心三角形)中，示出在进行了1个循环的使用O3+HF的蚀刻(空心圆圈)后，又进行了使用SC1溶液的第1蚀刻步骤(空心三角形)的情况下，蚀刻加工余量(面内平均值)与面内加工余量范围间的关系。
根据图2，可知在将作为目标值的蚀刻加工余量设定为1nm的情况下，相对于仅使用SC1溶液的蚀刻的面内加工余量范围是约0.45nm，在组合了使用O3+HF的蚀刻(第2蚀刻步骤)以及使用SC1溶液的蚀刻(第1蚀刻步骤)的情况下，可以将面内加工余量范围抑制在约0.25nm。
另外，根据图2可知，通过在进行蚀刻时，使得“从作为目标值的蚀刻加工余量减去第2蚀刻步骤的加工余量所得的加工余量”，即“第1蚀刻步骤中的SOI层的加工余量”少于第2蚀刻步骤中的SOI层的加工余量，可以抑制面内加工余量范围。
因此，如果是本发明的SOI晶圆的制造方法，则在SOI晶圆的SOI膜厚调整中，能兼顾控制蚀刻加工余量和实现SOI膜厚的优异的面内均匀性。其结果为，如果通过本发明的SOI晶圆的制造方法，则可以一方面实现SOI膜厚的优异的面内均匀性，一方面高精度地将SOI膜厚控制成目标值。
优选将第1蚀刻步骤中的SOI层的加工余量设为0.5nm以下。
通过如此进行，可以实现SOI膜厚的更为优异的面内均匀性。
下限虽无特别限定，但可以使第1蚀刻步骤中的SOI层的加工余量为例如0.05nm以上。
可重复进行多次第2蚀刻步骤。
通过如此进行，可以组合高精度的第1蚀刻步骤、以及0.5nm的阶段性的第2蚀刻步骤，而可以从更广泛的范围选择薄膜化后的目标值。
例如，在SOI晶圆的膜厚调整中，能够以蚀刻量为0.5nm以下的加工余量进行使用SC1溶液的第1蚀刻步骤，剩余的厚度能够通过重复进行使用臭氧水和含HF水溶液的第2蚀刻步骤来进行蚀刻。另外，在使用臭氧水和含HF水溶液的第2蚀刻步骤中，通过以使用臭氧水的表面氧化膜饱和的时间(约1分钟)进行处理，能够通过重复该处理来进行0.5nm单位的蚀刻。通过重复进行该使用臭氧水和含HF水溶液的、0.5nm的第2蚀刻步骤与使用SC1溶液的0.5nm以下的第1蚀刻溶液的组合，能够高精度地控制任意的蚀刻加工余量，并且能够兼顾实现面内膜厚的更优异的均匀性。
或者，优选地，进行多次第2蚀刻步骤，且将第1蚀刻步骤中的SOI层的加工余量设为1nm以下。
在仅进行1次第2蚀刻步骤的情况下，由于SOI层的加工余量为0.5nm左右，因此需要将第1蚀刻步骤的SOI层的加工余量设为0.5nm以下，但在进行了多次第2蚀刻步骤的情况下，由于SOI层的加工余量最少也有1nm左右，因此通过将第1蚀刻步骤的SOI层的加工余量设为1nm以下，而可以使得第1蚀刻步骤中的SOI层的加工余量少于总计的加工余量的一半，而可以达成SOI膜厚的更为优异的面内均匀性。
使用SC1溶液的第1蚀刻步骤、以及使用臭氧水与含HF水溶液的第2蚀刻步骤的顺序并无特别限定，无论在使用SC1溶液的第1蚀刻步骤的前后的任意一方或双方进行第2蚀刻步骤，都能获得同样的效果。
在多次进行第2蚀刻步骤的情况下，可以在第1蚀刻后进行多次第2蚀刻步骤，也可以在第1蚀刻步骤前进行多次第2蚀刻步骤。或者，也可在第1蚀刻步骤进行1次以上的第2蚀刻步骤，并且在第1蚀刻步骤后进行1次以上的第2蚀刻步骤。
在重复进行第2蚀刻步骤过程中，也可以在最终阶段追加臭氧水的处理，进行表面的亲水化处理。
另外，也可在第2蚀刻步骤中的使用含HF水溶液的氧化膜去除之后，追加使用臭氧水或SC1溶液的清洗，以去除LPD。
如果以单片式旋转蚀刻机进行第1蚀刻步骤(使用SC1溶液的蚀刻)及第2蚀刻步骤(臭氧水与含HF水溶液的蚀刻)，由于能根据各片晶圆的膜厚来进行控制，因此就可以进行更为高精度的膜厚控制。另外，对于使用O3+HF的蚀刻的重复，也能轻易地以任意次数进行。
在此，对能够在本发明的SOI晶圆的制造方法中使用的单片式旋转蚀刻机的例子进行说明。
图3是作为一例的单片式旋转蚀刻机的示意图。图3所示的单片式旋转蚀刻机10具备晶圆保持·旋转机构1和供给喷嘴2。晶圆保持·旋转机构1构成为：保持具有进行膜厚调整的对象即SOI层的SOI晶圆20且使其旋转。供给喷嘴2构成为：对晶圆20上供给各蚀刻步骤所使用的药液3。
另外，能够在本发明的SOI晶圆的制造方法中使用的蚀刻机并无特别限定，只要是构成为进行SOI晶圆的SOI膜厚的调整的蚀刻机，则可使用任一种。因此，也可使用例如单片式清洗机作为单片式蚀刻机。
就以上所说明的SOI晶圆的薄膜化方法而言，无论离子注入剥离法或SIMOX法、rT-CCP法等SOI晶圆的制法，均可适用。
作为在第1蚀刻步骤中使用的SC1溶液，可以使用在半导体制造中的硅晶圆的清洗中作为SC1溶液通常使用的NH4OH和H2O2的混合水溶液。
作为第2蚀刻步骤的臭氧水，可以使用例如臭氧(O3)的浓度为1～50ppm的臭氧水。
在第2蚀刻步骤中使用的含HF水溶液的HF浓度可以设为例如0.1质量％～50质量％的范围内。
接下来，参照图4对本发明的SOI晶圆的制造方法的具体例进行说明。
首先，准备作为处理对象的SOI晶圆(S1)。如前文所述，在本发明中，SOI晶圆的制法并无特别限定。
下一步，对所准备的SOI晶圆进行氧化薄膜化(S2)。在此例中，以SOI膜厚比目标值(Target)厚3nm左右的条件形成氧化膜。
接下来，为了去除形成在SOI层的表面上的氧化膜，进行氧化膜去除清洗(S3)。在此例中，利用批次式，使用含HF水溶液进行氧化膜去除，接着进行RCA清洗。
接下来，测量去除了氧化膜的SOI膜厚(S4)。在测量中，可使用例如椭圆偏光仪。
接下来，利用湿蚀刻进行SOI晶圆的SOI层的膜厚调整工序(S5)。在此例中，利用单片式旋转蚀刻进行SOI层的膜厚调整。
在图4中示出在进行SOI的膜厚调整的工序中，在进行了使用SC1溶液的第1蚀刻步骤后，进行多次使用O3+HF的第2蚀刻步骤的例子、以及在进行了多次使用O3+HF的第2蚀刻步骤后，再进行使用SC1溶液的第1蚀刻步骤，最后再进行使用O3+HF的第2蚀刻步骤的例子。无论在哪一种例子中，都要使得第1蚀刻步骤中的加工余量的总和少于第2蚀刻步骤中的加工余量的总和。
实施例
以下，使用实施例及比较例具体地说明本发明，但本发明并不限于此。
(实施例1)
[SOI晶圆的准备]
准备了25片通过离子注入剥离法制作出的直径300mm、SOI膜厚150nm的SOI晶圆。
[氧化工序]
以示于下表1的条件，对准备的25片晶圆实施了氧化工序。
[氧化膜/SOI膜厚测量]
对于实施了氧化工序的各晶圆实施氧化膜/SOI膜厚测量。将其结果示于下表1。
[批次式清洗]
对于氧化工序后测量出SOI膜厚的各晶圆，利用批次式清洗机实施使用含HF水溶液的氧化膜去除清洗。将条件示于下表2。接着，对于各晶圆实施了SOI膜厚测量。将其结果示于下表2。
[单片式膜厚调整蚀刻(进行SOI层的膜厚调整的工序)]
之后，使用单片式蚀刻机(旋转式蚀刻机)，对于各晶圆实施使用SC1溶液的蚀刻(第1蚀刻步骤)、以及接下来的使用O3+HF的蚀刻(使其接触臭氧水后，再利用含HF水溶液进行蚀刻(第2蚀刻步骤))。如下表2所示，以作为0.5nm以下的加工余量的膜厚调整的方式进行了使用SC1溶液的蚀刻。如下表2所示，重复进行了使用O3+HF的蚀刻。重复次数根据各晶圆的膜厚值而改变。在重复进行使用O3+HF的蚀刻的过程中，在最终阶段追加臭氧水的处理，而进行了表面的亲水化处理。由此，制造出SOI晶圆。
在第2蚀刻步骤后，测量出各SOI晶圆的SOI膜厚。将其结果示于下表2。
(比较例1)
在比较例1中，在分批式清洗中，在氧化膜去除清洗之后，在下表2所示的条件下进行了SC1蚀刻，并且在单片式膜厚调整蚀刻中不进行第2蚀刻步骤，除此以外，与实施例1同样地制造出SOI晶片。即，在比较例1中，仅利用SC1清洗(使用SC1溶液的蚀刻)进行了膜厚调整蚀刻。
(比较例2)
在比较例2中，仅通过使用O3+HF的蚀刻(第2蚀刻步骤)进行了膜厚调整蚀刻，除此以外，与实施例1同样地制造出SOI晶片。在比较例2进行的第2蚀刻步骤的条件示于下表2。
将比较例1及2中的各SOI膜厚测量的结果和实施例1的结果一并示于下表2。
[表1]
Figure BDA0003922882290000121
Figure BDA0003922882290000131
[表2]
Figure BDA0003922882290000132
SC1条件：NH4OH(29wt％)：H2O2(30wt％)：H2O＝1：1：5，液温76℃
臭氧水：O3(12ppm)
第2蚀刻步骤中的HF(含HF水溶液)：HF(15wt％)
在比较例1的仅利用SC1溶液进行了膜厚调整的情况下，虽然同一盒内的批次内SOI膜厚平均值为12.0nm、批次内平均值范围为0.2nm，是良好的，但由于SC1清洗导致的晶圆面内的膜厚分布恶化的影响，使得各晶圆的面内范围的平均值为0.9nm，观察到恶化。
在比较例2的仅利用臭氧水与氢氟酸进行了膜厚调整的情况下，虽然面内范围为0.5nm，是良好的，但同一盒内的批次内SOI膜厚平均值为11.8nm，观察到偏离目标值。另外，批次内平均值范围也为0.9nm，没有观察到大幅的改善。
相对地，在实施例中，由表2所示的结果可知，同一盒内的批次内SOI膜厚平均值为12.0nm，被高精度地调整为目标(目标值)，盒内平均值的范围也大幅改善为0.2nm，面内范围也为0.6nm，与比较例1相比更为良好。
此外，本发明不限于上述实施方式。上述实施方式是例示，凡具有与本发明的权利要求书所记载的技术思想实质上相同的结构、起到同样的作用效果的任何方案都包含在本发明的技术范围内。

Claims (6)

1.一种SOI晶圆的制造方法，其具有通过湿蚀刻进行SOI晶圆的SOI层的膜厚调整的工序，其特征在于，
在进行所述SOI层的膜厚调整的工序中，组合以下两个步骤来进行：
第1蚀刻步骤，使用SC1溶液进行所述SOI层的表面的蚀刻；以及
第2蚀刻步骤，通过使所述SOI层接触臭氧水而在所述SOI层的表面形成氧化膜，再使所形成的氧化膜接触含HF水溶液以去除所述氧化膜，而进行所述SOI层的表面的蚀刻，
以所述第1蚀刻步骤中的所述SOI层的加工余量比所述第2蚀刻步骤中的所述SOI层的加工余量少的方式，进行所述第1蚀刻步骤及所述第2蚀刻步骤的蚀刻。
2.根据权利要求1所述的SOI晶圆的制造方法，其特征在于，
将所述第1蚀刻步骤中的所述SOI层的加工余量设为0.5nm以下。
3.根据权利要求1或2所述的SOI晶圆的制造方法，其特征在于，
重复进行多次所述第2蚀刻步骤。
4.根据权利要求1～3中任一项所述的SOI晶圆的制造方法，其特征在于，
使用单片式旋转蚀刻机进行所述第1蚀刻步骤及所述第2蚀刻步骤。
5.根据权利要求1～4中任一项所述的SOI晶圆的制造方法，其特征在于，
进行所述膜厚调整的所述SOI层的膜厚为50nm以下。
6.根据权利要求1所述的SOI晶圆的制造方法，其特征在于，
进行多次所述第2蚀刻步骤，且将所述第1蚀刻步骤中的所述SOI层的加工余量设为1nm以下。
CN202180032683.7A 2020-05-26 2021-04-14 Soi晶圆的制造方法 Pending CN115516608A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020091413 2020-05-26
JP2020-091413 2020-05-26
PCT/JP2021/015378 WO2021241044A1 (ja) 2020-05-26 2021-04-14 Ｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN115516608A true CN115516608A (zh) 2022-12-23

Family

ID=78744309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180032683.7A Pending CN115516608A (zh) 2020-05-26 2021-04-14 Soi晶圆的制造方法

Country Status (7)

Country Link
US (1) US20230154761A1 (zh)
EP (1) EP4160658A4 (zh)
JP (1) JP7364071B2 (zh)
KR (1) KR20230014690A (zh)
CN (1) CN115516608A (zh)
TW (1) TW202213493A (zh)
WO (1) WO2021241044A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
JP2004349493A (ja) 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
JP2006303089A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコン基板の洗浄方法
JP2007266059A (ja) 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5597915B2 (ja) * 2008-08-12 2014-10-01 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5320954B2 (ja) 2008-10-03 2013-10-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5533624B2 (ja) * 2010-12-16 2014-06-25 信越半導体株式会社 半導体ウェーハの洗浄方法
JP6152829B2 (ja) 2014-06-17 2017-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6760245B2 (ja) * 2017-11-06 2020-09-23 信越半導体株式会社 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile

Also Published As

Publication number Publication date
WO2021241044A1 (ja) 2021-12-02
EP4160658A1 (en) 2023-04-05
US20230154761A1 (en) 2023-05-18
JPWO2021241044A1 (zh) 2021-12-02
EP4160658A4 (en) 2024-07-10
TW202213493A (zh) 2022-04-01
KR20230014690A (ko) 2023-01-30
JP7364071B2 (ja) 2023-10-18

Similar Documents

Publication Publication Date Title
EP2717294B1 (en) Method for manufacturing bonded wafer
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
JP2007266059A (ja) Ｓｉｍｏｘウェーハの製造方法
WO2022219937A1 (ja) シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法
US11854797B2 (en) Methods for manufacturing semiconductor memory
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
CN115516608A (zh) Soi晶圆的制造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP2002100603A (ja) シリコン残渣除去方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
WO2020158210A1 (ja) エッチング方法
JP2004343013A (ja) シリコン材料のエッチング方法
JP2004349493A (ja) 膜厚調整装置及びｓｏｉ基板の製造方法
JP6864145B1 (ja) ウェーハの表面形状調整方法
CN110785830B (zh) Soi晶圆的制造方法
JP2002043382A (ja) シリコンウエハ表面の窒化物評価方法
CN114830302A (zh) 蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2004200250A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination