Nothing Special   »   [go: up one dir, main page]

CN115311981A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN115311981A
CN115311981A CN202211039844.8A CN202211039844A CN115311981A CN 115311981 A CN115311981 A CN 115311981A CN 202211039844 A CN202211039844 A CN 202211039844A CN 115311981 A CN115311981 A CN 115311981A
Authority
CN
China
Prior art keywords
shift register
signal line
display area
display panel
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211039844.8A
Other languages
English (en)
Inventor
王聪
姜文鑫
秦锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202211039844.8A priority Critical patent/CN115311981A/zh
Publication of CN115311981A publication Critical patent/CN115311981A/zh
Priority to US18/163,970 priority patent/US20230186843A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板包括显示区和非显示区；显示面板包括驱动电路和驱动信号线，驱动电路位于非显示区，驱动电路包括级联的多个移位寄存器，驱动信号线用于为驱动电路提供信号；其中，驱动信号线包括至少一条第一信号线，第一信号线位于显示区。本发明能够减小非显示区的边框宽度。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着显示技术在智能穿戴以及其他便携式电子设备中的应用，对电子产品的设计方面不断的追求用户流畅的使用体验，同时，也越来越追求用户的感官体验，例如：广视角、高分辨率、窄边框、高屏占比等性能成为各电子产品的卖点。在显示面板的边框区域会设置驱动电路以及驱动信号线，导致边框宽度较大，边框窄化受限。而窄化边框则成为各大厂商研究的重点问题之一。
发明内容
本发明实施例提供一种显示面板和显示装置，以解决窄化边框的技术问题。
第一方面，本发明实施例提供一种显示面板，显示面板包括显示区和非显示区；显示面板包括驱动电路和驱动信号线，驱动电路位于非显示区，驱动电路包括级联的多个移位寄存器，驱动信号线用于为驱动电路提供信号；
其中，
驱动信号线包括至少一条第一信号线，第一信号线位于显示区。
第二方面，本发明实施例还提供另一种显示面板，显示面板包括显示区和非显示区；显示面板包括位于非显示区的驱动电路和位于显示区的像素电路；
多个像素电路在第一方向排列成像素电路行，像素电路行包括第一像素电路行和第二像素电路行；在第一方向上，第一像素电路行和第二像素电路行在靠近非显示区的一端错位；
驱动电路包括级联的多个移位寄存器；移位寄存器包括第五移位寄存器和第六移位寄存器；其中，
在第一方向上，第五移位寄存器与第一像素电路行相邻，第六移位寄存器与第二像素电路行的相邻，且第五移位寄存器和第六移位寄存器在靠近显示区的一端错位。
第三方面，本发明实施例还提供一种显示装置，包括本发明实施例提供的任意一种显示面板。
本发明实施例提供的显示面板和显示装置，具有如下有益效果：将原本需要设置在非显示区的至少部分驱动信号线设置在显示区，能够节省非显示区的空间，窄化非显示区的宽度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有技术的显示面板局部示意图；
图2为现有技术中移位寄存器排列设置示意图；
图3为本发明实施例提供的一种显示面板的示意图；
图4为图3中区域Q1位置处一种放大示意图；
图5为本发明实施例提供的一种移位寄存器结构示意图；
图6为本发明实施例提供的另一种移位寄存器结构示意图；
图7为图3中区域Q2位置处一种放大示意图；
图8为本发明实施例提供的另一种显示面板局部示意图；
图9为本发明实施例提供的另一种显示面板局部示意图；
图10为本发明实施例提供的另一种显示面板局部示意图；
图11为本发明实施例提供的另一种显示面板局部示意图；
图12为本发明实施例提供的另一种显示面板局部示意图；
图13为本发明实施例提供的另一种显示面板局部示意图；
图14为本发明实施例提供的另一种显示面板局部示意图；
图15为本发明实施例提供的另一种显示面板局部示意图；
图16为本发明实施例提供的另一种显示面板局部示意图；
图17为本发明实施例提供的另一种显示面板局部示意图；
图18为本发明实施例提供的另一种显示面板局部示意图；
图19为本发明实施例提供的显示面板中一种像素电路图；
图20为本发明实施例提供的另一种显示面板膜层结构示意图；
图21为本发明实施例提供的另一种显示面板局部示意图；
图22为本发明实施例提供的另一种显示面板局部示意图；
图23为本发明实施例提供的另一种显示面板局部示意图；
图24为本发明实施例提供的另一种显示面板局部示意图；
图25为本发明实施例提供的另一种显示面板局部示意图；
图26为本发明实施例提供的另一种显示面板局部示意图；
图27为本发明实施例提供的另一种显示面板局部示意图；
图28为本发明实施例提供的另一种显示面板局部示意图；
图29为本发明实施例提供的另一种显示面板局部示意图；
图30为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为一种现有技术的显示面板局部示意图。如图1所示，在非显示区NA内设置有级联的移位寄存器01、以及用于驱动移位寄存器的多条驱动信号线02(图1中仅示意出两条)，移位寄存器01的输出端与显示区AA内的选通线03相连接。显示区AA设置有像素电路(图1中未示出)一条选通线03与多个像素电路耦接。在非显示区NA内设置的移位寄存器01以及驱动信号线02会占据较大的空间，而影响非显示区NA的窄化。
另外，如图1中示意的，显示区AA具有异形拐角G，非显示区NA包括与异形拐角G相邻的拐角非显示区NAG、以及与拐角非显示区NAG相连接的直边非显示区NA1。为了保证拐角非显示区NAG内移位寄存器01与驱动信号线02对应连接、且保证移位寄存器01和驱动信号线02整体在拐角非显示区NAG内占用的空间较小，就需要将拐角非显示区NAG内移位寄存器01进行倾斜设置，也就是将移位寄存器01沿异形拐角G的轮廓形状进行排列设置，并且驱动信号线02沿排列的移位寄存器01的外边缘进行延伸。
图2为现有技术中移位寄存器排列设置示意图。如图2所示，并继续参考图1：
图(1)示意了两个移位寄存器01在纵向对齐排列、并示出了四条驱动信号线02。驱动信号线02采用同一膜层制作，则四条驱动信号线02依次排列。移位寄存器01包括多个晶体管，连接线段04连接相应的晶体管与驱动信号线02。在显示面板实体结构中各晶体管的排布方式固定，则连接线段04连接到移位寄存器01中的固定位置，则多条连接线段04的排布方式固定，这也就要求位于移位寄存器01一侧的驱动信号线02与移位寄存器01具有一定的位置关系。
如(2)示意，当两个移位寄存器01在纵向上错位设置时，为了满足驱动信号线02与连接线段04之间的连接，需要将驱动信号线02设置成折线。如区域Q1′位置处示意的，驱动信号线02包括第一过渡线段051，为了保证区域Q1′内各第一过渡线段051之间相互绝缘，就需要增大两个移位寄存器01之间的纵向距离。对比(1)和(2)来看，两个移位寄存器01之间的纵向距离由L0增大为L1。而在非显示区NA的纵向上空间有限的情况下，相邻两个移位寄存器01之间的纵向距离变大，就导致纵向上排布的移位寄存器01的个数减少。对于拐角非显示区NAG，能够设置的移位寄存器01的数量不能满足设计需求。并且当两个移位寄存器01之间的错位距离△1大小固定时，区域Q1′内驱动信号线02的条数越多，纵向上两个移位寄存器01之间的间距L1越大。
图(3)为另一种现有技术的设计，与图(2)的区别在于，图(3)中区域Q2′内过渡线段的形状不同，但是由于驱动信号线02本身具有一定的宽度，并且相邻的驱动信号线02之间也具有一定的间距。图(3)的布线设计也会增大相邻两个移位寄存器01之间的纵向距离。对比(1)和(3)来看，两个移位寄存器01之间的纵向距离由L0增大为L2。
由于图(2)和(3)设计存在一定问题，所以现有技术采用图(4)的设计，将拐角非显示区NAG内移位寄存器01进行倾斜设置，相邻两个移位寄存器01之间的最小距离满足L0。如区域Q3′位置处驱动信号线02包括第二过渡线段052。对比(2)和(4)来看，将移位寄存器01进行倾斜设置后，相邻第二过渡线段052之间的间距大于相邻第一过渡线段051之间的间距，能够保证区域Q3′内各驱动信号线02之间相互绝缘，能够满足连接线段04与驱动信号线02之间的连接。并且能够使得移位寄存器01紧密排列。
图1中采用图2中(4)的设计，将拐角非显示区NAG内移位寄存器01进行倾斜设置。这样设置使得拐角非显示区NAG内移位寄存器01与其对应的像素电路行之间存在错位，则移位寄存器01与其对应的选通线03在连接时需要设置斜向拉线06，而斜向拉线06又增大了拐角非显示区NAG的宽度，使得拐角非显示区NAG的宽度大于直边非显示区NA1的宽度，导致显示区AA拐角位置和直边位置处非显示区NA的宽度不一致，影响视觉效果。
为了解决现有技术存在的问题，本发明实施例提供一种显示面板，对显示面板中至少部分驱动信号线的所在区域位置或者至少部分驱动信号线的所在膜层位置进行设计，以节省非显示区的布线空间，窄化非显示区的宽度。
在一些实施方式中，将驱动信号线中的至少部分信号线设置在显示区，以节省非显示区的空间。
在一种实施例中，图3为本发明实施例提供的一种显示面板的示意图，图4为图3中区域Q1位置处一种放大示意图。如图3所示，显示面板包括显示区AA和非显示区NA；非显示区NA环绕显示区AA。显示区AA具有异形拐角G，异形拐角G为非常规的直角拐角，图3中以异形拐角G为弧形拐角进行示意。非显示区NA还包括拐角非显示区NAG和直边非显示区NA1，拐角非显示区NAG与异形拐角G相邻，直边非显示区NA1与拐角非显示区NAG相连接。
图4示意了直边非显示区NA1位置处的一种示意图，如图4所示，显示面板包括驱动电路10和驱动信号线20，驱动电路10位于非显示区NA，驱动电路10包括级联的多个移位寄存器11，驱动信号线20用于为驱动电路10提供信号。图4中移位寄存器11仅以框图进行示意，移位寄存器11为任意一种能够实现信号移位功能的电路结构。直边非显示区NA1内移位寄存器11对应的驱动信号线20包括至少一条第一信号线21，第一信号线21位于显示区AA。如图4所示的，显示区AA包括像素电路30和选通线40，选通线40沿第一方向x延伸，像素电路30在第一方向x上排列成像素电路行，在第一方向x上排列的多个像素电路30耦接选通线40。选通线40与移位寄存器11的输出端耦接。
图4实施例中直边非显示区NA1沿第二方向y延伸，第二方向y与第一方向x相互交叉。直边非显示区NA1内移位寄存器11沿第二方向y排列，驱动移位寄存器11的驱动信号线20沿第二方向y延伸，驱动信号线20在直边非显示区NA1内占据一定空间。本发明实施例中，设置驱动信号线20包括第一信号线21，第一信号线21位于显示区AA，将原本需要设置在直边非显示区NA1中的至少部分驱动信号线20设置在显示区AA，能够节省直边非显示区NA1的布线空间，窄化直边非显示区NA1的宽度。
图4中示意的区域Q1位于显示面板的左侧边框位置。可选的，显示面板的右侧边框位置处采用与区域Q1位置处相同的设计。在显示区AA的左右两侧非显示区NA内均设置有驱动电路10时，则显示区AA的左右两侧边框位置都可以采用与Q1位置处相同的设计。
图5为本发明实施例提供的一种移位寄存器结构示意图，如图5所示，移位寄存器11包括MI至M8共八个晶体管，移位寄存器11还包括第一电容C1和第二电容C2、以及第一节点N1、第二节点N2。其中，第一晶体管M1的控制极耦接第一节点N1，第一晶体管M1的第一极耦接第一时钟信号线CK1，第一晶体管M1的第二极耦接移位寄存器的输出端OUT，第二晶体管M2的控制极耦接第二节点N2，第二晶体管M2的第一极耦接第一电源信号线VGH，第二晶体管M2的第二极耦接移位寄存器的输出端OUT。另外，第三晶体管M3的控制极、第四晶体管M4的控制极以及第八晶体管M8的一极连接到第二时钟信号线CK2，第三晶体管M3的第一极耦接移位寄存器的输入端IN。第四晶体管M4的第一极以及第五晶体管M5的控制极耦接第二电源信号线VGL。第六晶体管M6的控制极耦接第一时钟信号线CK1。在显示面板中移位寄存器级联设置，第1级移位寄存器的输入端IN连接到起始信号线，第m极移位寄存器的输入端IN连接到第m-1级移位寄存器的输出端OUT，m为大于等于2的整数。用于驱动移位寄存器的驱动信号线20包括起始信号线、第一时钟信号线CK1、第二时钟信号线CK2、第一电源信号线VGH和第二电源信号线VGL。
在另一种实施例中，图6为本发明实施例提供的另一种移位寄存器结构示意图，如图6所示，移位寄存器包括M1至M11共十一个晶体管，移位寄存器还包括第一电容C1、第二电容C2、第三电容C3、第四电容C4、以及第一节点N1、第二节点N2。其中，第一晶体管M1的控制极耦接第一节点N1，第一晶体管M1的第一极耦接第二电源信号线VGL，第二晶体管M2的控制极耦接第二节点N2，第二晶体管M2的第一极耦接第一电源信号线VGH，第一晶体管M1的第二极和第二晶体管M2的第二极均耦接移位寄存器的输出端OUT。第六晶体管M6的控制极、第十晶体管M10的控制极、第九晶体管M9的第一极、以及第一电容C1的一个极板均连接到第一时钟信号线CK1，第三晶体管M3的控制极、第四晶体管M4的控制极、第五晶体管M5的控制极、第八晶体管M8的第一极均耦接第二时钟信号线CK2，第三晶体管M3的第一极和第五晶体管M5的第一极耦接移位寄存器的输入端IN，第四晶体管M4的第一极耦接第二电源信号线VGL。在显示面板中移位寄存器级联设置，第1级移位寄存器的输入端IN连接到起始信号线，第m极移位寄存器的输入端IN连接到第m-1级移位寄存器的输出端OUT。该实施例中，用于驱动移位寄存器的驱动信号线20包括起始信号线、第一时钟信号线CK1、第二时钟信号线CK2、第一电源信号线VGH和第二电源信号线VGL。
图5和图6中仅对移位寄存器的结构进行举例示意，以对本发明实施例中驱动信号线20进行说明。本发明实施例中驱动信号线至少包括起始信号线，时钟信号线、以及电源信号线。起始信号线与驱动电路10中的第1级移位寄存器11电连接，起始信号线为驱动电路10提供起始信号。时钟信号线包括第一时钟信号线CK1和第二时钟信号线CK2，时钟信号线提供周期性的脉冲信号。电源信号线包括第一电源信号线和第二电源信号线，第一电源信号线和第二电源信号线均提供恒定电压信号，第一电源信号线提供的电压信号的电压值大于第二电源信号线提供的电压信号的电压值。可选的，第一电源信号线VGH为正极电源信号线，第二电源信号线VGL为负极电源信号线。
图4实施例中示意驱动信号线20中一条第一信号线21位于显示区AA，其中，第一信号线21包括起始信号线、时钟信号线、电源信号线中任意一条。在一些实施例中，第一信号线21包括时钟信号线，驱动信号线20中两条时钟信号线位于显示区AA。在另一些实施例中，第一信号线21包括电源信号线，驱动信号线20中两条电源信号线位于显示区AA。在另一些实施例中，驱动信号线20中起始信号线、时钟信号线、电源信号线均位于显示区AA。
图7为图3中区域Q2位置处一种放大示意图，图7示意了拐角非显示区NAG位置处的一种示意图，如图7所示，拐角非显示区NAG内设置有移位寄存器11，拐角非显示区NAG内移位寄存器11对应的驱动信号线20包括至少一条第一信号线21，第一信号线21位于显示区AA。将原本需要设置在拐角非显示区NAG的至少部分驱动信号线20设置在显示区AA，能够节省拐角非显示区NAG的空间，窄化拐角非显示区NAG的宽度，减小直边非显示区NA1和拐角非显示区NAG之间的宽度差异。
在显示区AA内像素电路30在第一方向x上排列成像素电路行，像素电路30在第二方向y上排列成像素电路列。图7实施例中示意位于显示区AA内的多条第一信号线21中在第二方向y上延伸的部分与一个像素电路列交叠进行示意。在另一些实施例中，多条第一信号线21中在第二方向y上延伸的部分与两个像素电路列交叠。在另一些实施例中，多条第一信号线21中在第二方向y上延伸的部分每条与一个像素电路列交叠。
图7中示意的区域Q2位于显示面板的左下角位置。可选的，显示面板的左下角位置处采用与区域Q2位置处相同的设计。在显示区AA的左右两侧拐角位置均设置有驱动电路10时，则显示区AA的左右两侧拐角位置都可以采用与Q2位置处相同的设计。
在一些实施例中，显示面板包括第一连接线，至少一级移位寄存器11通过第一连接线耦接第一信号线21，其中，第一连接线由非显示区NA延伸到显示区AA。利用第一连接线将第一信号线21传输的电信号提供给相应的移位寄存器11，以对移位寄存器11进行驱动。当第一信号线21包括起始信号线时，驱动电路10中第1级移位寄存器通过第一连接线耦接第一信号线21。当第一信号线21包括时钟信号线和/或电源信号线时，驱动电路10中移位寄存器11直接或间接通过第一连接线耦接第一信号线21。
在一种实施例中，图8为本发明实施例提供的另一种显示面板局部示意图，图8示意出了部分显示区AA以及与显示区AA相邻的非显示区NA。如图8所示，在第二方向y上显示区AA具有两个异形拐角G，拐角非显示区NAG与异形拐角G相邻，在两个拐角非显示区NAG之间设置有直边非显示区NA1。其中，在拐角非显示区NAG以及直边非显示区NA1内均设置有移位寄存器11。第一信号线21位于显示区AA，第一信号线21包括起始信号线STV。级联的多个移位寄存器11中第1级移位寄存器11_1位于一个拐角非显示区NAG内，其中，第1级移位寄存器11_1通过第一连接线31连接到第一信号线21。可以看出，第一连接线31由非显示区NA延伸到显示区AA。显示区AA内包括多条沿第一方向x延伸的选通线(图8未示出)，第一信号线21的走线方向为第二方向y。第一信号线21可以为直线、折线、曲线中任意一种。图8中第一信号线21仅以直线进行示意，不作为对本发明的限定。
在另一种实施例中，图9为本发明实施例提供的另一种显示面板局部示意图。以显示面板的拐角位置为例，如图9所示，拐角非显示区NAG内至少部分移位寄存器11通过第一连接线31耦接第一信号线21。第一连接线31由非显示区NA延伸到显示区AA。为了示意第一连接线31与第一信号线21之间的连接关系，图9中并未示出显示区AA内沿第一方向x延伸的选通线。本发明实施例中，将原本需要在拐角非显示区NAG内设置的至少部分驱动信号线20设置在显示区AA内，通过第一连接线31实现移位寄存器11与显示区AA内驱动信号线20(即第一信号线21)之间的电连接。采用本发明实施例的设计减少了拐角非显示区NAG内设置的驱动信号线20的条数，结合对图1和图2中现有技术的说明进行理解。当拐角非显示区NAG内保留部分驱动信号线20时，将第二方向y(相对于是图2中所说的纵向)上错位设置的移位寄存器11均正置时，相比于现有技术来说，本发明实施例的设计能够减小相邻两个移位寄存器11在第二方向y上的间隔距离。当将原本设置在拐角非显示区NAG内的驱动信号线20均设置在显示区AA时，并将拐角非显示区NAG内移位寄存器11正置，能够使得拐角非显示区NAG内相邻两个移位寄存器11在第二方向y上的间隔距离与直边非显示区NA1内相邻两个移位寄存器11在第二方向y上的间隔距离基本相同。采用本发明实施例的设计在拐角非显示区NAG内，不再需要为了移位寄存器11与驱动信号线20之间的电连接而将移位寄存器11倾斜设置，有利于实现将移位寄存器11正置，并且能够减小相邻的正置的移位寄存器11在第二方向y上的间隔距离，有利于实现移位寄存器11和与其对应的像素电路行相对齐。本发明实施例中移位寄存器11和显示区AA内的选通线相连接时也不需要设置图1所示的斜向拉线06，从而节省了拐角非显示区NAG内的空间，能够减小拐角非显示区NAG内移位寄存器11与显示区AA之间的距离，从而减小拐角非显示区NAG的边框宽度。减小拐角非显示区NAG的宽度与直边非显示区NA1的宽度差异，提升显示视觉效果。
图9实施例中示意显示区AA内设置有四条第一信号线21，拐角非显示区NAG内设置有一条驱动信号线20，其中，拐角非显示区NAG内驱动信号线20为起始信号线，位于显示区AA内的第一信号线21包括两条时钟信号线和两条电源信号线。也就是，拐角非显示区NAG内的移位寄存器11通过第一连接线31分别连接到位于显示区AA内的时钟信号线和电源信号线。
在另一种实施例中，图10为本发明实施例提供的另一种显示面板局部示意图，如图10所示，在显示面板的拐角位置处，异形拐角G所在位置的显示区AA内设置有5条第一信号线21，也就是将原本需要设置在拐角非显示区NAG内的驱动信号线20都设置在显示区AA，并通过第一连接线31实现移位寄存器11与相应的第一信号线21之间的电连接。在拐角非显示区NAG内不设置驱动信号线20能够节省拐角非显示区NAG的布线空间，而且该实施例能够减小拐角非显示区NAG内移位寄存器11与显示区AA之间的距离，减小拐角非显示区NAG的边框宽度，从而减小拐角非显示区NAG的宽度与直边非显示区NA1的宽度差异。
另外，如图10所示，第一信号线21包括起始信号线STV，起始信号线STV为所有的第一信号线21中距异形拐角G距离最远的一条，则第一连接线31由其与第一信号线21连接的位置向拐角非显示区NAG延伸时，不会与起始信号线STV交叠，也就是减少了与第一连接线31交叠的信号线的条数，减少信号线交叠产生的耦合电容。
在一些实施例中，驱动信号线20包括起始信号线、时钟信号线和电源信号线。显示区AA内的第一信号线21包括至少一条电源信号线，拐角非显示区NAG内移位寄存器11通过第一连接线31连接到位于显示区AA内的电源信号线。
在另一些实施例中，显示区AA内的第一信号线21包括至少一条时钟信号线，拐角非显示区NAG内移位寄存器11通过第一连接线31连接到位于显示区AA内的时钟信号线。在此不再附图示意。
在一种实施例中，图11为本发明实施例提供的另一种显示面板的局部示意图，如图11所示，拐角非显示区NAG和在第二方向y延伸的直边非显示区NA1相连接；移位寄存器11包括第一移位寄存器11a和第二移位寄存器11b，第一移位寄存器11a位于直边非显示区NA1，第二移位寄存器11b位于拐角非显示区NAG；第一移位寄存器11a和第二移位寄存器11b是按其所在非显示区的位置进行命名，实际上驱动电路10中多个移位寄存器11在非显示区NA内依次排列且级联设置。也就是说，在直边非显示区NA1和拐角非显示区NAG交界位置处第一移位寄存器11a和第二移位寄存器11b级联。移位寄存器11包括多个晶体管；移位寄存器11可以为上述图5或图6示意的结构，或者移位寄存器11为其他能够实现信号移位功能的电路结构。
在本发明实施例中第一移位寄存器11a和第二移位寄存器11b中具有相同功能的晶体管的沟道延伸方向相同，能够实现第一移位寄存器11a和第二移位寄存器11b中各晶体管的排布方式相同，则第二移位寄存器11b相对于第一移位寄存器11a正置。在拐角非显示区NAG内第二移位寄存器11b并非适应异形拐角G进行倾斜排列，如此设置能够使得第二移位寄存器11b和与其对应的像素电路行对齐，第二移位寄存器11b和与其对应连接的选通线之间的连接更加方便，不需要在拐角非显示区NAG内设置如图1中的斜线拉线，从而能够节省拐角非显示区NAG的布线空间，窄化拐角非显示区NAG的边框。
在一些实施例中，如图11所示的，第一移位寄存器11a和第二移位寄存器11b均以框图进行示意，可以看出第一移位寄存器11a和第二移位寄存器11b的外轮廓形状相同。移位寄存器11的边缘理解为移位寄存器11中多个晶体管共同占据的图形形状的外轮廓边缘。其中，在靠近显示区AA的一侧，第一移位寄存器11a的边缘的延伸方向和第二移位寄存器11b的边缘的延伸方向相同，图11中示意，两个区域内移位寄存器11靠近显示区AA一侧边缘均沿第二方向y延伸。则第二移位寄存器11b靠近显示区AA一侧的边缘并非适应异形拐角G的形状进行设置，也就是第二移位寄存器11b不需要相对于第一移位寄存器11a进行倾斜。如此设置能够使得第二移位寄存器11b和与其对应的像素电路行对齐，第二移位寄存器11b和与其对应连接的选通线之间的连接更加方便，不需要在拐角非显示区NAG内设置如图1中的斜线拉线，从而能够节省拐角非显示区NAG的布线空间，窄化拐角非显示区NAG的边框。
在一些实施例中，图12为本发明实施例提供的另一种显示面板局部示意图，图12中为了清楚示意出各结构的位置及连接关系，图12仅示意出了位于显示区AA内的两条第一信号线21。如图12所示，多个像素电路30在第一方向x上排列成像素电路行30H；一个像素电路行30H中的多个像素电路30耦接同一条选通线40。移位寄存器11的输出端与选通线40耦接。在第一方向x上，拐角非显示区NAG内的移位寄存器11和像素电路行30H对齐。图12中示意拐角非显示区NAG内设置有第二移位寄存器11b，第二移位寄存器11b和像素电路行30H对齐，则第二移位寄存器11b和需要与其耦接的选通线40在第一方向x上的错位距离较小或者基本无错位。如图12中区域Q3示意的，由第二移位寄存器11b的输出端引出的连接引线由拐角非显示区NAG向显示区AA延伸后连接到显示区AA内的选通线40。该实施例中不需要设置图1中的斜向拉线，能够节省拐角非显示区NAG的布线空间，减小拐角非显示区NAG的宽度。
另外，图12中区域Q3示意的，由第二移位寄存器11b的输出端引出的连接引线为直线，该位置处的连接引线也可以为折线或者曲线。
如图12所示的，移位寄存器11包括第一移位寄存器11a，第一移位寄存器11a位于直边非显示区NA1。在第一方向x上，第一移位寄存器11a距像素电路行30H的距离为第一距离d1，第二移位寄存器11b距像素电路行30H的距离为第二距离d2，第一距离d1和第二距离d2相等。其中，在第一方向x上移位寄存器11距像素电路行30H的距离理解为：移位寄存器11的边缘与像素电路行30H中第一个像素电路的边缘之间在第一方向x上的间距。如图12所示的，在直边非显示区NA1内第一移位寄存器11a沿第二方向y排列，且相邻的第一移位寄存器11a在第二方向y上基本对齐，各第一移位寄存器11a与像素电路行30H之间的距离基本相等。在显示面板的拐角位置处，在显示面板中对显示区AA内排布的至少部分相邻的像素电路行30H进行错位排列以形成显示区AA的异形拐角G。设置d1＝d2，能够减小拐角非显示区NAG的边框宽度，减小拐角非显示区NAG的边框宽度与直边非显示区NA1的边框宽度之间的差异，提升显示视觉效果。
本发明实施例中将原本需要设置在拐角非显示区NAG内的至少部分驱动信号线20设置在显示区AA内，并通过第一连接线31实现位于显示区AA的驱动信号线20与第二移位寄存器11b之间的连接，这样设置能够使得第二移位寄存器11b和像素电路行30H对齐，减小第二移位寄存器11b和像素电路行30H之间的距离，如此能够实现d1＝d2。
在一些实施例中，如图12所示的，驱动信号线20还包括位于非显示区NA的第二信号线22，第二信号线22和第一信号线21通过引线50相耦接；引线50由非显示区NA延伸到显示区AA。第二信号线22在直边非显示区NA1内延伸，并且第二信号线22截止于直边非显示区NA1和拐角非显示区NAG的交界位置处。直边非显示区NA1内的第一移位寄存器11a与第二信号线22对应耦接。该实施方式中，将原本需要设置在拐角非显示区NAG内的至少部分驱动信号线20设置在显示区AA内，并通过第一连接线31实现位于显示区AA的驱动信号线20与第二移位寄存器11b之间的连接。在拐角非显示区NAG内不再需要为了第一移位寄存器11a与驱动信号线20之间的电连接而将第一移位寄存器11a倾斜设置，有利于实现第一移位寄存器11a和与其对应的像素电路行相对齐。而且第一移位寄存器11a和显示区AA内的选通线40相连接时也不需要设置图1所示的斜向拉线06，从而节省了拐角非显示区NAG内的空间，能够减小拐角非显示区NAG内移位寄存器11与显示区AA之间的距离，从而减小拐角非显示区NAG的边框宽度。减小拐角非显示区NAG的宽度与直边非显示区NA1的宽度差异，提升显示视觉效果。另外，在直边非显示区NA1内设置第二信号线22，第二信号线22与第一信号线21耦接，通过第二信号线22为直边非显示区NA1内第一移位寄存器11a提供驱动信号，可以不改变直边非显示区NA1内驱动信号线20的原有布线方式。可选的，引线50位于相邻的两级移位寄存器11之间，避免引线50与移位寄存器11交叠产生信号耦合。
在一种实施例中，图13为本发明实施例提供的另一种显示面板局部示意图，图13中以显示区AA内设置两条第一信号线21进行示意。如图13所示，拐角非显示区NAG包括沿第二方向y延伸的驱动信号线段20d，驱动信号线段20d通过第一连接线31耦接第一信号线21。在拐角非显示区NAG内：在第二方向y上相邻且相互对齐的至少两个移位寄存器11均与驱动信号线段20d耦接。图13中示意出了依次级联的第n级移位寄存器11_n、第n+1级移位寄存器11_n+1、第n+2级移位寄存器11_n+2。n为正整数。其中，第n级移位寄存器11_n和第n+1级移位寄存器11_n+1在第二方向y上相互对齐，第n+1级移位寄存器11_n+1和第n+2级移位寄存器11_n+2在第二方向y错位设置。相邻的两级移位寄存器11在第二方向y上错位设置是指沿第二方向y排列的两级移位寄存器11的相同边缘在第一方向x上有错位间距。如图13示意的，第n+1级移位寄存器11_n+1和第n+2级移位寄存器11_n+2远离显示区AA一侧的边缘在第一方向x上有错位间距△。该实施方式中设置驱动信号线段20d的延伸方向与相邻且相互对齐的移位寄存器11的排列方向相同，利用驱动信号线段20d连接到显示区AA的第一信号线21，能够减少第一连接线31的设置条数，减少显示区AA内布线条数，也能够减少第一连接线31与第一信号线21连接的过孔数量。
并且驱动信号线段20d仅设置在对齐且相邻的移位寄存器11的一侧，对于在第二方向y上错位设置的两个移位寄存器11的排布不产生影响。如图13示意的第n+1级移位寄存器11_n+1和第n+2级移位寄存器11_n+2，第n+2级移位寄存器11_n+2通过第一连接线31连接到第一信号线21，则第n+2级移位寄存器11_n+2不需要相对于第n+1级移位寄存器11_n+1进行倾斜，则第n+2级移位寄存器11_n+2能够与像素电路行对齐，第n+2级移位寄存器11_n+2与选通线连接时也不需要设置斜向拉线，从而能够减小拐角非显示区NAG的布线空间。
以图5示意的移位寄存器为例，移位寄存器包括输出模块111和开关模块112，移位寄存器的输出模块111包括输出端OUT，输出端OUT与选通线耦接。在显示面板中，输出模块111位于开关模块112的靠近显示区AA一侧，或者输出模块111位于开关模块112的远离显示区AA一侧。可以根据输出模块111和开关模块112的相对位置对驱动信号线段20d的位置进行设计。
在一种实施例中，如图13所示的，驱动信号线段20d位于移位寄存器11的远离显示区AA的一侧，能够减小移位寄存器11距显示区AA的距离，也就能够减小移位寄存器11的输出端OUT距显示区AA的距离，从而减小移位寄存器11的输出端OUT与显示区AA内选通线之间的连接引线的长度。另外可以进一步设置移位寄存器11中输出模块111位于开关模块112的靠近显示区AA一侧，则相比于输出模块111来说，开关模块112距驱动信号线段20d的距离更近。如此设置便于移位寄存器11与驱动信号线段20d之间的连接，而且移位寄存器11的输出端OUT靠近显示区AA，能够进一步减小移位寄存器11的输出端OUT与显示区AA内选通线40之间连接引线的长度，并且两者之间的连接引线也不需要与驱动信号线段20d相交叠，能够减小连接引线上的寄生电容。
在另一种实施例中，图14为本发明实施例提供的另一种显示面板局部示意图，如图14所示，驱动信号线段20d位于移位寄存器11的靠近显示区AA的一侧，能够缩短连接驱动信号线段20d和第一信号线31的第一连接线31的长度，第一连接线31不需要与第n级移位寄存器11_n交叠，能够减小压降，也能够减小交叠产生的寄生电容、减小信号干扰。进一步的，设置移位寄存器11中输出模块111位于开关模块112的远离显示区AA一侧，相比于输出模块111来说，开关模块112距驱动信号线段20d的距离更近，便于移位寄存器11与驱动信号线段20d之间的连接。而且该实施方式中移位寄存器11中输出模块111位于开关模块112的远离显示区AA一侧，能够减弱输出模块111中晶体管受显示区AA工作温度的影响，避免输出模块111中晶体管阈值电压发生偏移。
在另一种实施例中，图15为本发明实施例提供的另一种显示面板局部示意图，图15示意了显示面板的直边非显示区NA1位置，如图15所示，移位寄存器11包括第一移位寄存器11a，第一移位寄存器11a位于直边非显示区NA1。直边非显示区NA1内至少部分第一移位寄存器11a通过第一连接线31耦接第一信号线21。将原本需要设置在直边非显示区NA1的至少部分驱动信号线20设置在显示区AA，并利用第一连接线31实现第一移位寄存器11a与显示区AA内驱动信号线20之间的电连接，能够节省直边非显示区NA1的空间，窄化直边非显示区NA1的宽度。该实施方式中，第一信号线21为驱动信号线20中的至少一条时钟信号线和/或至少一条电源信号线。
在另一种实施例中，图16为本发明实施例提供的另一种显示面板局部示意图，如图16所示，驱动信号线20包括位于显示区AA的第一信号线21，直边非显示区NA1内至少部分第一移位寄存器11a通过第一连接线31耦接第一信号线21，拐角非显示区NAG内至少部分第二移位寄存器11b通过第一连接线31耦接第一信号线21。第一信号线21在与拐角非显示区NAG相邻的显示区AA内延伸，并延伸到与直边非显示区NA1相邻的显示区AA内。该实施方式能够减小直边非显示区NA1的宽度，也能够减小拐角非显示区NAG的宽度。
在另一种实施例中，图17为本发明实施例提供的另一种显示面板局部示意图，如图17所示，移位寄存器11包括第三移位寄存器11c和第四移位寄存器11d，第三移位寄存器11c通过第一连接线31与第一信号线21耦接；拐角非显示区NAG包括第二连接线32，第四移位寄存器11d通过第二连接线32与第一连接线31耦接。对应第四移位寄存器11d不需要设置第一连接线31，如此能够减少第一连接线31的设置条数，减少显示区AA内布线条数，也能够减少第一连接线31与第一信号线21连接的过孔数量。
如图17所示的，在第二方向y上，第三移位寄存器11c和第四移位寄存器11d对齐，第二方向y为第三移位寄存器11c与第四移位寄存器11d的排列方向，这样第二连接线32的长度较短。可选的，第三移位寄存器11c和第四移位寄存器11d相邻。
图17实施例中以拐角非显示区NAG包括第三移位寄存器11c和第四移位寄存器11d进行示意。在另一种实施例中，直边非显示区NA1包括第三移位寄存器11c和第四移位寄存器11d，第三移位寄存器11c通过第一连接线31与第一信号线21耦接；直边非显示区NA1包括第二连接线32，第四移位寄存器11d通过第二连接线32与第一连接线31耦接。其中，在第二方向y上，第三移位寄存器11c和第四移位寄存器11d对齐。在此不再附图示意。
在另一种实施例中，图18为本发明实施例提供的另一种显示面板局部示意图，如图18所示，拐角非显示区NAG包括第三移位寄存器11c和第四移位寄存器11d。在第二方向y上，第三移位寄存器11c和第四移位寄存器11d错位设置，第二方向y为第三移位寄存器11c与第四移位寄存器11d的排列方向。
在另一种实施例中，直边非显示区NA1包括第三移位寄存器11c，拐角非显示区NAG包括第四移位寄存器11d。在第二方向y上，第三移位寄存器11c和第四移位寄存器11d错位设置，第三移位寄存器11c通过第一连接线31与第一信号线21耦接，第四移位寄存器11d通过第二连接线32与第一连接线31耦接。在此不再附图示意。
在一种实施例中，图19为本发明实施例提供的显示面板中一种像素电路图。如图19所示，像素电路包括驱动晶体管Tm、栅极复位晶体管T1、电极复位晶体管T2、数据写入晶体管T3、阈值补偿晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和存储电容Cst。显示面板中需要设置有扫描线(第一扫描线Sc1和第二扫描线Sc2)、复位信号线Ref、正极电源电压信号线Pvdd、负极电源电压信号线Pvee、发光控制线E、数据线Vdata。发光器件P的第一电极与像素电路电连接，发光器件P的第二电极与负极电源电压信号线Pvee电连接。
图19中示意数据写入晶体管T3、阈值补偿晶体管T4均连接第一扫描线Sc1。在另一种实施例中，数据写入晶体管T3和阈值补偿晶体管T4连接不同扫描线。可选的，数据写入晶体管T3为硅晶体管，阈值补偿晶体管T4为金属氧化物晶体管。数据写入晶体管T3为p型晶体管，阈值补偿晶体管T4为n型晶体管。
在另一种实施例中，栅极复位晶体管T1和电极复位晶体管T2连接到不同扫描线。可选的，栅极复位晶体管T1为硅晶体管，栅极复位晶体管T1为n型晶体管。
图19中以7T1C像素电路进行示意，7T1C指7个晶体管和1个电容。本发明实施例中像素电路为aTbC，a、b为正整数。像素电路可以为2T1C、8T1C、或者8T2C等。
图20为本发明实施例提供的另一种显示面板膜层结构示意图，如图20所示，显示面板包括衬底010以及位于衬底010一侧的半导体层011、第一金属层012、电容金属层013、第二金属层014、第三金属层015和第四金属层016。图20在仅示意出移位寄存器11和像素电路30中各一个晶体管，其中，晶体管的有源层位于半导体层011，晶体管的栅极位于第一金属层012。像素电路30包括存储电容CST，存储电容CST的第一极板位于电容金属层012，存储电容CST的第二极板位于第一金属层012。可选的，第一金属层012和电容金属层013的制作材料相同，第二金属层014、第三金属层015和第四金属层016的制作材料相同。
在一种实施例中，第一扫描线Sc1、第二扫描线Sc2和发光控制线E位于第一金属层012，复位信号线Ref位于电容金属层013，正极电源电压信号线Pvdd位于第二金属层014，数据线Vdata位于第三金属层015。
由图19可以看出，存储电容Cst的第一极板与正极电源电压信号线Pvdd电连接。图20示意出了，位于第二金属层014的正极电源电压信号线Pvdd和位于第三金属层015的功能电源线Pvdd`，功能电源线Pvdd`与正极电源电压信号线Pvdd并联连接，功能电源线Pvdd`用于降低传输正极电源电压信号的压降，提升整面均一性。
在本发明实施例中，第一信号线21和第一连接线31位于不同膜层，其中，第一信号线21位于第四金属层016，第一连接线31位于第三金属层015，第一连接线31和第一信号线21在显示区AA内通过贯穿绝缘层的过孔电连接。
在本发明实施例中，第二连接线32位于第四金属层016，第二连接线32和第一信号线21位于同一膜层，第二连接线32与第一连接线31位于不同层。如图17或图18所示的，在非显示区NA内第一连接线31和第二连接线32会存在交叉，设置两者位于不同膜层能够避免交叉短路。
在另一种实施例中，图21为本发明实施例提供的另一种显示面板局部示意图，如图21所示，显示区AA具有异形拐角G，非显示区NA包括拐角非显示区NAG和直边非显示区NA1，拐角非显示区NAG与异形拐角G相邻，直边非显示区NA1与拐角非显示区NAG相连接；第一移位寄存器11a位于直边非显示区NA1，第二移位寄存器11b位于拐角非显示区NAG。驱动信号线20包括第三信号线23，第三信号线23在拐角非显示区NAG内延伸、并由拐角非显示区NAG延伸到直边非显示区NA1。该实施方式中驱动信号线20中的第三信号线23仍然在非显示区NA内进行布线，可选的，第三信号线23为起始信号线STV，驱动电路中仅第1级移位寄存器的输入端需要与第三信号线23电连接。以图21中拐角非显示区NAG位于显示面板下边框位置处为例，第二移位寄存器11b都不需要与第三信号线23电连接，第三信号线23可以沿各第二移位寄存器11b的外边缘进行布线，并且第二移位寄存器11b能够相对于第一移位寄存器11a进行正置，以使得第二移位寄存器11b和像素电路行30H对齐。
在一些实施例中，如图9所示的，第一信号线21的至少部分为折线。在显示区AA的异形拐角G位置处，部分相邻的像素电路行30H在第二方向y上错位排列形成类似台阶状的边缘。设置第一信号线21至少部分为折线，则在显示区AA内能够匹配显示区AA的台阶状边缘对第一信号线21的线形进行设计，将第一信号线21集中设置在显示区AA的边缘位置，减小第一信号线21占用的显示区AA的空间。而且能够减小第一信号线21和移位寄存器11在第一方向x上的距离，则能够减小第一连接线31的长度，从而降低信号线上的压降。
如图9所示的，第一信号线21包括沿第一方向x延伸的第一线段21-1和沿第二方向y延伸的第二线段21-2，第一方向x和第二方向y相互交叉。第一线段21-1和第二线段21-2相互连接形成台阶形状的第一信号线21。
在一些实施例中，如图8所示的，显示区AA内第一信号线21为直线。
在一些实施例中，图22为本发明实施例提供的另一种显示面板示意图，图22以显示面板的拐角位置处进行示意说明，如图22所示，像素电路30包括虚拟像素电路30x；虚拟像素电路30x不用于驱动发光器件发光。虚拟像素电路30x位于像素电路行的边缘。本发明实施例对于像素电路行中所包括的虚拟像素电路30x的个数不做限定，图22中仅以在像素电路行的一端设置两个虚拟像素电路30x进行示意。在垂直于衬底所在平面方向上，第一信号线21与虚拟像素电路30x交叠。能够避免第一信号线21与用于驱动发光器件的像素电路30交叠而对像素电路30的信号造成干扰。
在一些实施例中，显示面板包括固定电位信号线，在垂直于衬底所在平面方向上，第一信号线21的至少部分线段与固定电位信号线交叠。如此设置能够减小第一信号线21与信号线交叠造成的耦合，降低耦合对第一信号线21上传输信号的影响。
在一种实施例中，图23为本发明实施例提供的另一种显示面板示意图，图23示意出了显示面板局部位置处的电路图，示意出了两个像素电路行在边缘位置处错位一个像素电路30，图23中像素电路结构可以结合图19进行理解。如图23所示，显示面板包括在第一方向x延伸的复位信号线Ref和在第二方向y延伸的正极电源电压信号线Pvdd，固定电位信号线包括复位信号线Ref和正极电源电压信号线Pvdd。也就是，复位信号线Ref和正极电源电压信号线Pvdd分别传输固定电位信号。像素电路30与正极电源电压信号线Pvdd和复位信号线Ref分别耦接，第二方向y与第一方向x交叉；像素电路30包括存储电容Cst，存储电容Cst的第一极板与正极电源电压信号线Pvdd耦接，在第一方向x上相邻的像素电路30中的第一极板相互连接形成辅助电源电压线60，辅助电源电压线60与正极电源电压信号线Pvdd并联连接，能够降低传输正极电源电压信号的压降，提升面内整体均一性。第一信号线21包括在第一方向x延伸的第一线段21-1。图23为显示面板俯视示意图，可以理解俯视方向与垂直于衬底所在平面方向平行。如图23所示的，在垂直于衬底所在平面方向上，第一线段21-1与辅助电源电压线60至少部分交叠。如此设置能够减小第一信号线21与信号线交叠造成的耦合，降低耦合对第一信号线21上传输信号的影响。
在另一种实施例中，在垂直于衬底所在平面方向上，第一线段21-1与复位信号线Ref至少部分交叠，在此不再附图示意。
如图23所示的，第一信号线21包括在第二方向y延伸的第二线段21-2；在垂直于衬底所在平面方向上，第二线段21-2与正极电源电压信号线Pvdd至少部分交叠。如此设置能够减小第一信号线21与信号线交叠造成的耦合，降低耦合对第一信号线21上传输信号的影响。
在一些实施例中，图24为本发明实施例提供的另一种显示面板示意图，图24中以显示面板的拐角区域进行示意说明。如图24所示，显示面板还包括虚设信号线70，虚设信号线70和第一信号线21位于显示区AA的不同区域。图24中仅示意出了沿第二方向y延伸的虚设信号线70。可选的，显示面板还包括在第一方向x延伸的虚设信号线70。由于第一信号线21位于显示区AA，则第一信号线21可能会对环境光进行反射，导致显示区不同位置处反射率存在差异而影响显示效果。虚设信号线70能够平衡显示区AA内不同位置处金属线图形密度的差异，减小显示区AA不同位置处反射率差异，提升显示效果。
在一种实施例中，虚设信号线70与第一信号线21位于同一膜层，则虚设信号线70与第一信号线21能够在同一工艺制程中制作，工艺简单。
本发明实施例中，虚设信号线70传输固定电位信号，能够避免虚设信号线70悬浮，减少信号干扰。
在一种实施例中，虚设信号线70与正极电源电压信号线Pvdd耦接，虚设信号线70传输正极电源电压信号。
在另一种实施例中，虚设信号线70与复位信号线Ref耦接，虚设信号线70传输复位信号。
在另一种实施例中，虚设信号线70与负极电源电压信号线Pvee耦接，虚设信号线70传输负极电源电压信号。
本发明实施例中驱动电路包括扫描驱动电路和发光驱动电路，扫描驱动电路包括扫描移位寄存器，发光驱动电路包括发光移位寄存器。结合图19提供的像素电路图来理解，第一扫描线Sc1和第二扫描线Sc2和扫描移位寄存器电连接，发光控制线E与发光移位寄存器电连接。也就是，上述相关实施例中提到的选通线40包括第一扫描线Sc1、第二扫描线Sc2、发光控制线E即为。
图25为本发明实施例提供的另一种显示面板示意图，图25仍然以显示面板拐角位置处进行示意，对于显示面板直边位置处的情况可以参照进行理解。如图25所示，在拐角非显示区NAG内，扫描移位寄存器11S和发光移位寄存器11E位于显示区AA的在第一方向x上的同一侧；扫描移位寄存器11S所耦接的驱动信号线20中包括至少一条第一信号线21，发光移位寄存器11E所耦接的驱动信号线20中包括至少一条第一信号线21。扫描移位寄存器11S通过第一连接线31与第一信号线21耦接，发光移位寄存器11E通过第一连接线31与第一信号线21耦接。如此设置能够使得发光移位寄存器11E和扫描移位寄存器11S，两种移位寄存器均与像素电路行对齐，则两种移位寄存器连接到显示区AA内相应的选通线时不需要设置如图1所示的斜向拉线06，从而节省了拐角非显示区NAG内的空间，能够减小拐角非显示区NAG内移位寄存器11与显示区AA之间的距离，减小拐角非显示区NAG的边框宽度。
图25中以扫描移位寄存器11S位于发光移位寄存器11E的靠近显示区AA一侧进行示意，在另一种实施例中，扫描移位寄存器11S位于发光移位寄存器11E的远离显示区AA一侧。
在另一种实施例中，扫描移位寄存器11S和发光移位寄存器11E位于显示区AA的在第一方向x上的同一侧，设置扫描移位寄存器11S和发光移位寄存器11E中一者所耦接的驱动信号线中包括第一信号线21。
图25中示意在拐角位置处同时设置有扫描移位寄存器11S和发光移位寄存器11E。在另一些实施例中，扫描移位寄存器11S和发光移位寄存器11E分别设置在显示区AA的两侧，比如在显示区AA左侧设置扫描移位寄存器11S、右侧设置发光移位寄存器11E。则在显示面板的左下角的拐角位置处设置扫描移位寄存器11S，在右下角的拐角位置处设置发光移位寄存器11E。并且设置扫描移位寄存器11S所耦接的驱动信号线20中包括至少一条第一信号线21，发光移位寄存器11E所耦接的驱动信号线20中包括至少一条第一信号线21。在此不再附图示意。
在另一种实施例中，图26为本发明实施例提供的另一种显示面板示意图，图26仍然以显示面板拐角位置处进行示意，对于显示面板直边位置处的情况可以参照进行理解。如图26所示，第一信号线21包括共用信号线21g，至少部分扫描移位寄存器11S和至少部分发光移位寄存器11E连接到同一条共用信号线21g。驱动信号线20包括电源信号线，如上述图5或图6示意的电源信号线包括第一电源信号线VGH和第二电源信号线VGL。其中，共用信号线21g包括第一电源信号线VGH和第二电源信号线VGL中至少一者。该实施方式中在显示区AA内设置有共用信号线21g，共用信号线21g同时对扫描移位寄存器11S和发光移位寄存器11E进行驱动，能够减少显示区AA内设置的第一信号线21的条数，减少第一信号线21占据的显示区AA空间。
在一些实施例中，共用信号线21g为驱动信号线20中线宽最宽的线。由于共用信号线21g同时对描移位寄存器11S和发光移位寄存器11E进行驱动，导致共用信号线21g上的负载相对较大。该实施方式将共用信号线21g的线宽加宽，能够降低共用信号线21g的电阻，以减少共用信号线21g上的压降，保证共用信号线21g对移位寄存器的驱动性能。
基于同一发明构思，本发明实施例还提供另一种显示面板，图27为本发明实施例提供的另一种显示面板局部示意图，如图27所示，显示面板包括显示区AA和非显示区NA；显示面板包括位于非显示区NA的驱动电路10和位于显示区AA的像素电路30；多个像素电路30在第一方向x排列成像素电路行，像素电路行包括第一像素电路行30H-1和第二像素电路行30H-2；在第二方向y上，第一像素电路行30H-1和第二像素电路行30H-2在靠近非显示区NA的一端错位，第二方向y与第一方向x交叉；驱动电路10包括级联的多个移位寄存器11，移位寄存器11与显示区AA内的选通线40对应耦接。移位寄存器11包括第五移位寄存器11e和第六移位寄存器11f；其中，在第一方向x上，第五移位寄存器11e与第一像素电路行30H-1相邻，第六移位寄存器11f与第二像素电路行30H-2的相邻。在第二方向y上，第五移位寄存器11e和第六移位寄存器11f在靠近显示区AA的一端错位。
该实施例中，对于在第二方向y上错位设置的像素电路行30H来说，与它们分别相邻的移位寄存器11在第二方向y上也错位设置。根据像素电路行30H的错位情况，对移位寄存器11进行错位设置，能够使得各个位置处移位寄存器11和与其相邻的像素电路行30H之间的距离差异较小。尤其在显示区AA具有异形拐角G时，在异形拐角G位置处，像素电路行30H在第二方向y上错位排列形成类似台阶状的边缘。采用本发明实施例的设计将移位寄存器11进行错位设置，能够减小拐角非显示区NAG内的移位寄存器11和像素电路行30H之间的间距，从而窄化拐角非显示区NAG的边框宽度。
在一些实施例中，如图27所示的，在第一方向x上，第五移位寄存器11e距第一像素电路行30H-1的距离为第三距离d3，第六移位寄存器11f距第二像素电路行30H-2的距离为第四距离d4，d3＝d4。其中，在第一方向x上移位寄存器11距像素电路行30H的距离理解为：移位寄存器11的边缘与像素电路行30H中第一个像素电路的边缘之间在第一方向x上的间距。设置d3＝d4，对于在第二方向y上存在错位的像素电路行30H来说，像素电路行30H距与它们分别相邻的移位寄存器11的距离相等。尤其在显示区AA的异形拐角G位置处，像素电路行30H在第二方向y上错位排列形成类似台阶状的边缘，采用本发明实施例的设计能够使得拐角非显示区NAG内各个移位寄存器11和像素电路行30H之间的间距相等，能够减小拐角非显示区NAG的边框宽度。
图27实施例中，移位寄存器11包括第五移位寄存器11e和第六移位寄存器11f。在上述一些实施例中移位寄存器11包括第一移位寄存器11a和第二移位寄存器11b，在另一些实施例中，移位寄存器11包括第三移位寄存器11c和第四移位寄存器11d。在各实施例中，“第一”和“第二”、“第三”和“第四”、“第五”和“第六”这样的命名方式仅是为了对本发明实施例中具体的技术方案进行说明。在不冲突的情况下，上述实施例中的技术特征可以进行组合。并且在不冲突的情况下，可以将不同实施例中对移位寄存器的命名进行简单替换，比如，图27实施例中的第五移位寄存器11e和第六移位寄存器11f可以命名为第一移位寄存器11a和第二移位寄存器11b，或者第五移位寄存器11e和第六移位寄存器11f可以命名为第三移位寄存器11c和第四移位寄存器11d。
在一些实施例中，图28为本发明实施例提供的另一种显示面板局部示意图，如图28所示，非显示区NA包括拐角非显示区NAG和直边非显示区NA1；第五移位寄存器11e位于直边非显示区NA1，第六移位寄存器11f位于拐角非显示区NAG；移位寄存器11包括多个晶体管；移位寄存器11可以为上述图5或图6示意的结构，或者移位寄存器11为其他能够实现信号移位功能的电路结构。在本发明实施例中第五移位寄存器11e和第六移位寄存器11f中具有相同功能的晶体管的沟道延伸方向相同，能够实现第五移位寄存器11e和第六移位寄存器11f中各晶体管的排布方式相同，则第六移位寄存器11f相对于第五移位寄存器11e正置。如此设置能够使得第五移位寄存器11e和与其对应的像素电路行30H对齐，第五移位寄存器11e和与其对应连接的选通线40之间的连接更加方便，不需要在拐角非显示区NAG内设置如图1中的斜线拉线，从而能够节省拐角非显示区NAG的布线空间，窄化拐角非显示区NAG的边框。
如图28所示，第五移位寄存器11e和第六移位寄存器11f均以框图进行示意，可以看出第五移位寄存器11e和第六移位寄存器11f的外轮廓形状相同。移位寄存器11的边缘理解为移位寄存器11中多个晶体管共同占据的图形形状的外轮廓边缘。第五移位寄存器11e位于直边非显示区NA1，第六移位寄存器11f位于拐角非显示区NAG；在靠近显示区AA的一侧，第五移位寄存器11e的边缘的延伸方向和第六移位寄存器11f的边缘的延伸方向相同。则第六移位寄存器11f靠近显示区AA一侧的边缘并非适应异形拐角G的形状进行设置，也就是第六移位寄存器11f不需要相对于第五移位寄存器11e进行倾斜。如此设置能够使得第六移位寄存器11f和与其对应的像素电路行对齐，第六移位寄存器11f和与其对应连接的选通线40之间的连接更加方便，不需要在拐角非显示区NAG内设置如图1中的斜线拉线，从而能够节省拐角非显示区NAG的布线空间，窄化拐角非显示区NAG的边框。
在显示面板具有异形拐角G时，在与异形拐角G相邻的拐角非显示区NAG内设置的多级移位寄存器中会将至少部分相邻的移位寄存器错位设置。如上述图2对现有技术的说明可以知道，现有技术中驱动信号线采用同一膜层制作，多条驱动信号线在同一膜层中排列设置。而为了保证移位寄存器与驱动信号线之间的连接，会导致移位寄存器与显示区内的像素电路行存在错位而无法对齐。为了解决现有技术的问题，本发明实施例提出了一种显示面板，将驱动信号线的至少部分进行异层设置，并设置部分线段与移位寄存器交叠，由此节省驱动信号线的布线空间，使得拐角非显示区内移位寄存器能够正置并与像素电路行对齐。
在一些实施例中，图29为本发明实施例提供的另一种显示面板局部示意图，如图29所示，第五移位寄存器11e和第六移位寄存器11f在第二方向y上相邻，显示面板还包括驱动信号线20，驱动信号线20包括起始信号线、时钟信号线以及电源信号线。图29中仅示意出了两条驱动信号线20。驱动信号线20位于非显示区NA；驱动信号线20包括第四信号线24和第五信号线25，第四信号线24和第五信号线25位于不同膜层。
第四信号线24位于移位寄存器11在第一方向x上的一侧；第四信号线包括24第一子信号线24a和第二子信号线24b，第一子信号线24a位于第五移位寄存器11e的一侧，第二子信号线24b位于第六移位寄存器11f的一侧；第五信号线25的一端连接第一子信号线24a，第五信号线25的另一端连接第二子信号线24b。显示面板包括衬底，在垂直于衬底所在平面方向上，第五信号线25至少部分与第五移位寄存器11e交叠。图29中以第五信号线25为折线进行示意，本发明实施例对于第五信号线25的线形不做限定。
在显示面板中驱动信号线20具有一定宽度，相邻的驱动信号线20之间需要间隔一定距离。并且为了保证各移位寄存器的性能一致，会设置各移位寄存器中晶体管的尺寸相同，也就是各移位寄存器所占据的空间面积固定。在此基础上，由于第五移位寄存器11e和第六移位寄存器11f在第二方向y上存在错位，如果按现有技术的设计方式，将驱动信号线20设置在移位寄存器11的一侧时，如图2中(2)和(3)的说明，为了将多条驱动信号线20进行排列并使得移位寄存器11与相应的驱动信号线20进行连接，同膜层制作的多条驱动信号线20进行排列会占据较大空间，使得相邻的移位寄存器11在第二方向y上的间距变大，导致移位寄存器11和与其对应的像素电路行30H无法对齐。
采用本发明实施例的设计，利用第五信号线25与移位寄存器11交叠，能够减小驱动信号线20在移位寄存器11错位排列位置处所占用的面积，而且位于移位寄存器11一侧的驱动信号线20的延伸方向与移位寄存器11的排列方向(即第二方向y)相同，能够实现将拐角非显示区NAG内移位寄存器11正置，易于实现拐角非显示区NAG内移位寄存器11和与其对应的像素电路行30H对齐，在拐角非显示区NAG内不需要设置如图1中的斜线拉线，从而能够节省拐角非显示区NAG的布线空间，窄化拐角非显示区NAG的边框。
结合上述图20实施例来理解，在一些实施例中，第四信号线24位于第二金属层014，第五信号线25位于第三金属层015或者第四金属层016。
在一些实施例中，可以将图29实施例的方案与上述图7实施例的方案进行结合，实现窄化拐角非显示区NAG的边框。
如图5所示，移位寄存器11包括输出模块111和开关模块112，移位寄存器的输出模块111包括输出端OUT，其中，输出端OUT与选通线40耦接。本发明实施例中设置输出模块111位于开关模块112的靠近显示区AA一侧，并且第四信号线24位于移位寄存器11的远离显示区AA的一侧，能够减小移位寄存器11的输出端OUT与显示区AA内选通线40之间连接引线的长度，并且两者之间的连接引线也不需要与驱动信号线20相交叠，能够减小连接引线上的寄生电容。
需要说明的是，本发明上述实施例相关附图中仅示意显示面板中各器件结构之间的位置关系以及连接关系。附图中示意的相邻的移位寄存器11在第二方向y上均有一定的间距，仅是为了清楚说明本发明实施例的技术方案。而在实际产品中移位寄存器紧密排列，相邻的移位寄存器之间间距仅为最小工艺间距(保证金属线之间相互绝缘的最小间距)。
基于同一发明构思，本发明实施例还提供一种显示装置，图30为本发明实施例提供的显示装置示意图，如图30所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板的结构在上述实施例中已经说明，在此不再赘述。本发明实施例提供的显示装置例如可以是手机、电脑、电视、平板、智能穿戴设备等电子装置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (35)

1.一种显示面板，其特征在于，所述显示面板包括显示区和非显示区；所述显示面板包括驱动电路和驱动信号线，所述驱动电路位于所述非显示区，所述驱动电路包括级联的多个移位寄存器，所述驱动信号线用于为所述驱动电路提供信号；其中，
所述驱动信号线包括至少一条第一信号线，所述第一信号线位于所述显示区。
2.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括第一连接线，至少一级所述移位寄存器通过所述第一连接线耦接所述第一信号线。
3.根据权利要求2所述的显示面板，其特征在于，
所述显示区具有异形拐角，所述非显示区包括与所述异形拐角相邻的拐角非显示区，部分所述移位寄存器位于所述拐角非显示区；其中，
所述拐角非显示区内至少部分所述移位寄存器通过所述第一连接线耦接所述第一信号线。
4.根据权利要求3所述的显示面板，其特征在于，
所述非显示区还包括与所述拐角非显示区相连接的直边非显示区；
所述移位寄存器包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器位于所述直边非显示区，所述第二移位寄存器位于所述拐角非显示区；所述移位寄存器包括多个晶体管；
所述第一移位寄存器和所述第二移位寄存器中具有相同功能的晶体管的沟道延伸方向相同。
5.根据权利要求3所述的显示面板，其特征在于，
所述非显示区还包括与所述拐角非显示区相连接的直边非显示区；
所述移位寄存器包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器位于所述直边非显示区，所述第二移位寄存器位于所述拐角非显示区；
在靠近所述显示区的一侧，所述第一移位寄存器的边缘的延伸方向和所述第二移位寄存器的边缘的延伸方向相同。
6.根据权利要求3所述的显示面板，其特征在于，
多个所述像素电路在第一方向上排列成像素电路行；
在所述第一方向上，所述拐角非显示区内所述移位寄存器和所述像素电路行对齐。
7.根据权利要求3所述的显示面板，其特征在于，
所述非显示区还包括与所述拐角非显示区相连接的直边非显示区；
所述移位寄存器包括第一移位寄存器和第二移位寄存器，所述第一移位寄存器位于所述直边非显示区，所述第二移位寄存器位于所述拐角非显示区；
多个所述像素电路在第一方向上排列成像素电路行；
在所述第一方向上，所述第一移位寄存器距所述像素电路行的距离与所述第二移位寄存器距所述像素电路行的距离相等。
8.根据权利要求3所述的显示面板，其特征在于，
所述非显示区还包括与所述拐角非显示区相连接的直边非显示区，部分所述移位寄存器位于所述直边非显示区；
所述驱动信号线还包括位于所述非显示区的第二信号线，所述第二信号线和所述第一信号线相耦接；
所述第二信号线在所述直边非显示区内延伸，并且所述第二信号线截止于所述直边非显示区和所述拐角非显示区的交界位置处。
9.根据权利要求3所述的显示面板，其特征在于，
所述拐角非显示区包括沿第二方向延伸的驱动信号线段，所述驱动信号线段通过所述第一连接线耦接所述第一信号线；
在所述拐角非显示区内：在所述第二方向上相邻且相互对齐的至少两个所述移位寄存器均与所述驱动信号线段耦接。
10.根据权利要求9所述的显示面板，其特征在于，
所述驱动信号线段位于所述移位寄存器的远离所述显示区的一侧，或者，所述驱动信号线段位于所述移位寄存器的靠近所述显示区的一侧。
11.根据权利要求2或3所述的显示面板，其特征在于，
所述非显示区包括直边非显示区，部分所述移位寄存器位于所述直边非显示区；
所述直边非显示区内至少部分所述移位寄存器通过所述第一连接线耦接所述第一信号线。
12.根据权利要求2所述的显示面板，其特征在于，
所述移位寄存器包括第三移位寄存器和第四移位寄存器，所述第三移位寄存器通过所述第一连接线与所述第一信号线耦接；
所述非显示区包括第二连接线，所述第四移位寄存器通过所述第二连接线与所述第一连接线耦接。
13.根据权利要求12所述的显示面板，其特征在于，
在第二方向上，所述第三移位寄存器和所述第四移位寄存器对齐，所述第二方向为所述第三移位寄存器与所述第四移位寄存器的排列方向。
14.根据权利要求12所述的显示面板，其特征在于，
在第二方向上，所述第三移位寄存器和所述第四移位寄存器错位设置，所述第二方向为所述第三移位寄存器与所述第四移位寄存器的排列方向。
15.根据权利要求12所述的显示面板，其特征在于，
所述第二连接线和所述第一信号线位于同一膜层。
16.根据权利要求2所述的显示面板，其特征在于，
所述驱动电路中仅第1级所述移位寄存器与所述第一信号线耦接。
17.根据权利要求1所述的显示面板，其特征在于，
所述显示区具有异形拐角，所述非显示区包括拐角非显示区和直边非显示区，所述拐角非显示区与所述异形拐角相邻，所述直边非显示区与所述拐角非显示区相连接；部分所述移位寄存器位于所述直边非显示区，且部分所述移位寄存器位于所述拐角非显示区；
所述驱动信号线包括第三信号线，所述第三信号线在所述拐角非显示区内延伸、并由所述拐角非显示区延伸到所述直边非显示区。
18.根据权利要求1所述的显示面板，其特征在于，
所述第一信号线的至少部分为折线。
19.根据权利要求18所述的显示面板，其特征在于，
所述第一信号线包括沿第一方向延伸的第一线段和沿第二方向延伸的第二线段，所述第一方向和所述第二方向相互交叉。
20.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括位于所述显示区的像素电路，所述像素电路包括虚拟像素电路；
所述显示面板包括衬底，在垂直于衬底所在平面方向上，所述第一信号线与所述虚拟像素电路交叠。
21.根据权利要求1所述的显示面板，其特征在于，
所述显示面板包括固定电位信号线，
在垂直于所述衬底所在平面方向上，所述第一信号线的至少部分线段与所述固定电位信号线交叠。
22.根据权利要求21所述的显示面板，其特征在于，
所述显示面板包括在第一方向延伸的复位信号线和在第二方向延伸的电源电压信号线，所述像素电路与所述电源电压信号线和所述复位信号线分别耦接，所述第二方向与所述第一方向交叉；
所述像素电路包括存储电容，所述存储电容的第一极板与所述电源电压信号线耦接，在所述第一方向上相邻的所述像素电路中的所述第一极板相互连接形成辅助电源电压线；
所述第一信号线包括在所述第一方向延伸的第一线段；
所述显示面板包括衬底；在垂直于所述衬底所在平面方向上，所述第一线段与所述辅助电源电压线至少部分交叠，或者，所述第一线段与所述复位信号线至少部分交叠。
23.根据权利要求21所述的显示面板，其特征在于，
所述显示面板包括在第二方向延伸的电源电压信号线，所述像素电路与所述电源电压信号线耦接；
所述第一信号线包括在所述第二方向延伸的第二线段；
所述显示面板包括衬底；在垂直于所述衬底所在平面方向上，所述第二线段与所述电源电压信号线至少部分交叠。
24.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括虚设信号线，所述虚设信号线和所述第一信号线位于所述显示区的不同区域。
25.根据权利要求24所述的显示面板，其特征在于，
所述虚设信号线传输固定电位信号。
26.根据权利要求1所述的显示面板，其特征在于，
所述驱动电路包括扫描驱动电路和发光驱动电路，所述扫描驱动电路包括扫描移位寄存器，所述发光驱动电路包括发光移位寄存器，
所述扫描移位寄存器和所述发光移位寄存器位于所述显示区的在第一方向上的同一侧；
所述扫描移位寄存器和所述发光移位寄存器中至少一者所耦接的所述驱动信号线中包括所述第一信号线。
27.根据权利要求26所述的显示面板，其特征在于，
所述第一信号线包括共用信号线，至少部分所述扫描移位寄存器和至少部分所述发光移位寄存器连接到同一条所述共用信号线；
所述驱动信号线包括电源信号线，所述电源信号线包括第一电源信号线和第二电源信号线；所述共用信号线包括所述第一电源信号线和所述第二电源信号线中至少一者。
28.根据权利要求27所述的显示面板，其特征在于，
所述共用信号线为所述驱动信号线中线宽最宽的线。
29.一种显示面板，其特征在于，所述显示面板包括显示区和非显示区；所述显示面板包括位于所述非显示区的驱动电路和位于所述显示区的像素电路；
多个所述像素电路在第一方向排列成像素电路行，所述像素电路行包括第一像素电路行和第二像素电路行；在第二方向上，所述第一像素电路行和所述第二像素电路行在靠近所述非显示区的一端错位，所述第二方向与所述第一方向交叉；
所述驱动电路包括级联的多个移位寄存器；所述移位寄存器包括第五移位寄存器和第六移位寄存器；其中，
在所述第一方向上，所述第五移位寄存器与所述第一像素电路行相邻，所述第六移位寄存器与所述第二像素电路行的相邻；在所述第二方向上，所述第五移位寄存器和所述第六移位寄存器在靠近所述显示区的一端错位。
30.根据权利要求29所述的显示面板，其特征在于，
所述非显示区包括拐角非显示区和直边非显示区；
所述第五移位寄存器位于所述直边非显示区，所述第六移位寄存器位于所述拐角非显示区；所述移位寄存器包括多个晶体管；
所述第五移位寄存器和所述第六移位寄存器中具有相同功能的晶体管的沟道延伸方向相同。
31.根据权利要求29所述的显示面板，其特征在于，
所述非显示区包括拐角非显示区和直边非显示区；
所述第五移位寄存器位于所述直边非显示区，所述第六移位寄存器位于所述拐角非显示区；
在靠近所述显示区的一侧，所述第五移位寄存器的边缘的延伸方向和所述第六移位寄存器的边缘的延伸方向相同。
32.根据权利要求29所述的显示面板，其特征在于，
所述第五移位寄存器和所述第六移位寄存器在所述第二方向上相邻；
所述显示面板还包括驱动信号线，所述驱动信号线位于所述非显示区；
驱动信号线包括第四信号线和第五信号线，所述第四信号线和所述第五信号线位于不同膜层；
所述第四信号线位于所述移位寄存器在所述第一方向上的一侧；所述第四信号线包括第一子信号线和第二子信号线，所述第一子信号线位于所述第五移位寄存器的一侧，所述第二子信号线位于所述第六移位寄存器的一侧；
所述第五信号线的一端连接所述第一子信号线，所述第五信号线的另一端连接所述第二子信号线；
所述显示面板包括衬底，在垂直于所述衬底所在平面方向上，所述第五信号线至少部分与所述第五移位寄存器交叠。
33.根据权利要求32所述的显示面板，其特征在于，
所述第四信号线位于所述移位寄存器的远离所述显示区的一侧。
34.根据权利要求29所述的显示面板，其特征在于，
在所述第一方向上，所述第五移位寄存器距所述第一像素电路行的距离与所述第六移位寄存器距所述第二像素电路行的距离相等。
35.一种显示装置，其特征在于，包括权利要求1至34任一项所述的显示面板。
CN202211039844.8A 2022-08-29 2022-08-29 显示面板和显示装置 Pending CN115311981A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211039844.8A CN115311981A (zh) 2022-08-29 2022-08-29 显示面板和显示装置
US18/163,970 US20230186843A1 (en) 2022-08-29 2023-02-03 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211039844.8A CN115311981A (zh) 2022-08-29 2022-08-29 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115311981A true CN115311981A (zh) 2022-11-08

Family

ID=83864283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211039844.8A Pending CN115311981A (zh) 2022-08-29 2022-08-29 显示面板和显示装置

Country Status (2)

Country Link
US (1) US20230186843A1 (zh)
CN (1) CN115311981A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116129747A (zh) * 2023-01-17 2023-05-16 武汉天马微电子有限公司 显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116129747A (zh) * 2023-01-17 2023-05-16 武汉天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20230186843A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US10559603B2 (en) Display panel and display apparatus thereof
US11837608B2 (en) Array substrate and display panel
CN107633812B (zh) 一种显示面板及显示装置
US12046187B2 (en) Display panel and display device
CN113078174B (zh) 阵列基板、显示面板及显示装置
US11532281B2 (en) Electronic device capable of reducing peripheral circuit area
US20230141543A1 (en) Array substrate, display panel, and display device
CN112230480B (zh) 显示面板和显示装置
WO2020156057A1 (zh) 显示器及其显示面板
US20220376003A1 (en) Display panel and display apparatus
US11910678B1 (en) Display panel and display device
US20230326394A1 (en) Display panel and display apparatus
US11721267B2 (en) Display panel including common connection terminal connected to a plurality of transistors, method of manufacturing the same, and display device
CN115311981A (zh) 显示面板和显示装置
CN115064120A (zh) 显示面板和显示装置
CN112735315B (zh) 显示面板及显示装置
CN115171621B (zh) 显示面板和显示装置
CN115411081A (zh) 一种阵列基板、显示面板及显示装置
CN115311983A (zh) 显示面板及显示装置
CN115425063A (zh) 显示面板和显示装置
CN110136647B (zh) 显示面板及其驱动方法和显示装置
CN114937684A (zh) 一种显示面板及显示装置
CN218004858U (zh) 阵列基板和显示面板
WO2024198160A1 (zh) 显示面板及显示装置
US20240161688A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination