CN115188810A - 具有终端保护结构的碳化硅器件的制造方法 - Google Patents
具有终端保护结构的碳化硅器件的制造方法 Download PDFInfo
- Publication number
- CN115188810A CN115188810A CN202210727738.2A CN202210727738A CN115188810A CN 115188810 A CN115188810 A CN 115188810A CN 202210727738 A CN202210727738 A CN 202210727738A CN 115188810 A CN115188810 A CN 115188810A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- substrate
- layer
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 68
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 210000000746 body region Anatomy 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 5
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 3
- -1 aluminum silicon copper Chemical compound 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 18
- 230000005669 field effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 160
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及一种具有终端保护结构的碳化硅器件的制造方法，该方法包括：在碳化硅衬底上生成第一介质层；在衬底中形成目标区域，去除第一介质层，目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；在目标区域的上方生成栅极区域，对衬底进行刻蚀形成隔离沟槽；在预设覆盖对象上方形成连续的第二介质层，预设覆盖对象至少包括隔离沟槽；在第二介质层上生成金属场板，完成碳化硅器件的制造；碳化硅器件的终端保护结构包括隔离沟槽、第二介质层和金属场板，隔离沟槽的位置与JFET区域、N型源掺杂区域和P型掺杂区域均不同。器件中终端保护结构的特征长度短、所占面积小、性能好、工艺简单，能够减小器件尺寸，降低成本。
Description
技术领域
本公开涉及半导体器件制造技术领域，尤其涉及一种具有终端保护结构的碳化硅器件的制造方法。
背景技术
高压功率半导体器件一般多设置有终端保护结构，该终端保护结构可以减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊保护结构。相关技术中，终端保护结构存在长度大、占用芯片面积大、工艺复杂、成本高的问题，例如，击穿电压为1200V左右的器件，其结终端保护结构的尺寸大约为100μm甚至更长。
发明内容
有鉴于此，本公开提出了一种具有终端保护结构的碳化硅器件的制造方法，以解决上述技术问题。
根据本公开的一方面，提供了一种具有终端保护结构的碳化硅器件的制造方法，包括：
在衬底上生成第一介质层，所述衬底的材料包括碳化硅；
在所述衬底中形成所述碳化硅器件的目标区域，并去除所述第一介质层，所述目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；
在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽；
在预设覆盖对象上方形成连续的第二介质层，所述预设覆盖对象至少包括所述隔离沟槽；
在所述第二介质层上对应于所述隔离沟槽的表面生成金属场板，完成所述碳化硅器件的制造；
其中，所述碳化硅器件的终端保护结构包括所述隔离沟槽、所述第二介质层和所述金属场板，所述隔离沟槽的位置与所述JFET区域、所述N型源掺杂区域和所述P型掺杂区域均不同。
在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
对所述衬底进行刻蚀，形成隔离沟槽；
在所述衬底上方以及所述隔离沟槽表面形成场氧化层；
基于所述衬底上方需要覆盖的栅介质层的形状和尺寸，对所述场氧化层进行刻蚀，得到刻蚀后场氧化层；
在裸露的所述衬底的上方生成栅介质层，以及在所述栅介质层和所述刻蚀后场氧化层上方生成和多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层、剩余的所述多晶硅层和所述刻蚀后场氧化层；所述终端保护结构还包括所述刻蚀后场氧化层。
在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
对所述衬底进行刻蚀形成隔离沟槽；
在所述衬底上方依次生成栅介质层和多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
在所述衬底上方依次生成栅介质层和多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
对所述衬底和所述栅介质层进行刻蚀形成隔离沟槽；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
在一种可能的实现方式中，所述第一介质层的厚度为
和/或
所述栅介质层的厚度为
和/或
所述多晶硅层的厚度为0.2μm-1μm；和/或
所述第二介质层的厚度为0.4μm-2μm。
在一种可能的实现方式中，所述场氧化层的厚度为0.4μm-0.5μm。
在一种可能的实现方式中，所述金属场板的厚度为1μm-6μm，所述金属场板的材料包括金、铝铜合金和铝硅铜合金中的任意一种。
在一种可能的实现方式中，所述终端保护结构的特征长度为15μm-50μm。
在一种可能的实现方式中，所述衬底包括碳化硅层和外延层，所述隔离沟槽的深度小于所述外延层厚度的0.5倍。
本公开实施例所提供的具有终端保护结构的碳化硅器件的制造方法，所制造出的碳化硅器件中具有终端保护结构，该终端保护结构能够减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值，且终端保护结构的特征长度短、所占用的器件面积小、性能好、工艺简单，能够减小碳化硅器件的面积尺寸，降低碳化硅器件的成本。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法的流程图。
图2示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S301和步骤S302的流程示意图。
图3-图5示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S303-步骤S305的流程示意图。
图6示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的部分结构的结构示意图。
图7A示出根据本公开一实施例的一种终端保护结构中不含金属场板的碳化硅器件对应的电势分布图。
图7B分别示出根据本公开一实施例的一种终端保护结构中包括金属场板的碳化硅器件对应的电势分布图。
图8分别示出根据本公开一实施例的终端保护结构中不含金属场板及包括金属场板的碳化硅器件分别对应的击穿电压曲线图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
本公开实施例所提供的具有终端保护结构的碳化硅器件的制造方法，所制造出的碳化硅器件中具有终端保护结构，该终端保护结构能够减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值，且终端保护结构的特征长度短、所占用的器件面积小、性能好、工艺简单，能够减小碳化硅器件的面积尺寸，降低碳化硅器件的成本。
图1示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法的流程图。如图1所示，该方法包括：步骤S301-步骤S305。图2示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S301和步骤S302的流程示意图。图3-图5示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S303-步骤S305的流程示意图。以下结合上述附图对本公开所提供的方法进行说明。本公开所涉及的碳化硅器件可以为高压功率半导体器件等需要设置终端保护结构的器件，如，MOSFET等，本公开对此不作限制。
在步骤S301中，如图2所示，在衬底10上生成第一介质层11，所述衬底10的材料包括碳化硅。
在本实施例中，第一介质层的材料可以为二氧化硅、氮化硅等材料，所述第一介质层的厚度为
第一介质层用于保护衬底10，以避免在步骤S302中进行目标区域制备的过程中所采用的工艺对衬底10的损伤。因此，可以根据步骤S302中所采用工艺的参数对第一介质层的厚度和材料进行设置，本公开对此不作限制。
在步骤S302中，如图2所示，在所述衬底10中形成所述碳化硅器件的目标区域，并去除第一介质层11。其中，所述目标区域包括JFET区域12、体区域13、N型源掺杂区域14和P型掺杂区域15。
其中，在步骤S302中可按照顺序依次形成目标区域中的各区域。例如，可以如图2所示，在衬底10中依次形成JFET区域12、体区域13、N型源掺杂区域14和P型掺杂区域15。
在本实施例中，可以根据需要对JFET区域12、体区域13、N型源掺杂区域14和P型掺杂区域15的深度等尺寸进行设置，本公开对此不作限制。
在本实施例中，在形成目标区域之后，可进行高温退火，以修复形成目标区域的过程中对衬底10所造成的损伤。
在步骤S303中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，所述隔离沟槽18的位置与JFET区域12、N型源掺杂区域14和P型掺杂区域15的位置均不同。隔离沟槽18的位置可以在整个碳化硅器件功能区域(也即目标区域所对应的区域)的外侧，以使的所形成的终端保护结构位于碳化硅器件功能区域的外侧，以实现对碳化硅器件的保护。
在本实施例中，栅极区域可以包括栅介质层和多晶硅层。所述栅介质层的厚度可以为
所述多晶硅层的厚度可以为0.2μm-1μm。例如，栅介质层的厚度可以为
多晶硅层的厚度可以为0.6μm。本领域技术人员可以根据实际需要对栅介质层和多晶硅层的厚度进行设置，本公开对此不作限制。
在步骤S304中，如图3-图5所示，在预设覆盖对象上方形成连续的第二介质层21。所述预设覆盖对象至少包括所述隔离沟槽18。
在步骤S305中，如图3-图5所示，在所述第二介质层19上对应于所述隔离沟槽18的表面生成金属场板22，完成所述碳化硅器件的制造。其中，碳化硅器件的终端保护结构包括隔离沟槽18、所述第二介质层21和金属场板22。所述金属场板的厚度可以为1μm-6μm，所述金属场板的材料可以为金(Au)、铝铜合金(AlCu)和铝硅铜合金(AlSiCu)中的任意一种。例如，金属场板的材料可以为Au、厚度为4μm。本领域技术人员可以根据实际需要对金属场板的材料和厚度进行设置，本公开对此不作限制。
在本实施例中，基于栅极区域和隔离沟槽制备顺序的先后，步骤S303的实现方式可以包括以下实现方式一、二、三。以下结合图3-图5对实现方式一、二、三进行说明。
实现方式一：
如图3所示，在步骤S302之后，执行步骤S303：先按照预设沟槽位置和尺寸，对衬底10进行刻蚀形成隔离沟槽18。在衬底10的上方和隔离沟槽18的表面生成场氧化层19。而后基于衬底10上方需要覆盖的栅介质层的形状和尺寸，对场氧化层19进行刻蚀，得到刻蚀后场氧化层20。再之后，可以先采用高温热氧化等方法对衬底10表面进行处理，使得衬底10的表层被氧化形成如图3所示的栅介质层16，此时栅介质层16的材料为二氧化硅。而由于对衬底10进行热氧化的过程中刻蚀后场氧化层20的表层也会被氧化形成如图3所示的氧化层201。而后在所述栅介质层16和刻蚀后场氧化层20上方形成多晶硅层17。而后按照预设的栅极区域形状对多晶硅层17进行刻蚀，以在所述目标区域的上方形成栅极区域17’，完成步骤S303。
其中，场氧化层19的厚度可以大于栅介质层16的厚度，可以为0.4μm-0.5μm。例如，场氧化层19的厚度可以为0.4μm。场氧化层19的材料可以是二氧化硅等，可以采用沉积或热氧化等方式进行场氧化层19的制备，本公开对此不作限制。
其中，同样也可以采用光刻和刻蚀工艺当时对多晶硅层17、衬底10、场氧化层19进行刻蚀。例如，在形成场氧化层19之后，可以先在场氧化层19上涂覆光刻胶，而后基于衬底10上方需要覆盖的栅介质层的形状和尺寸对光刻胶进行曝光、显影。之后通过相应的刻蚀工艺对场氧化层19进行刻蚀得到刻蚀后场氧化层20。在完成栅介质层16和多晶硅层17制备之后，在多晶硅层17上涂覆光刻胶，而后根据预设的栅极区域的形状和尺寸对光刻胶进行曝光和显影。之后，再通过相应的刻蚀工艺对多晶硅层17进行刻蚀，形成栅极区域17’。可以理解的是，本领域技术人员可以根据实际需要对刻蚀多晶硅层17、衬底10、场氧化层30的实现方式进行设置，本公开对此不作限制。
如图3所示，在步骤S303之后，执行步骤S304：在预设覆盖对象上方形成连续的第二介质层21。其中，第二介质层21的厚度可以为0.4μm-2μm。第二介质层21的可以是二氧化硅等材料，可以采用沉积等方式进行第二介质层21的制备，本公开对此不作限制。
其中，如图3所示，预设覆盖对象可以包括：隔离沟槽18、裸露的所述栅介质层16、剩余的所述多晶硅层17’。也即，第二介质层21覆盖在裸露的所述栅介质层16、剩余的所述多晶硅层17’和刻蚀后场氧化层20的上方。
如图3所示，在步骤S304之后，执行步骤S305：在所述第二介质层19上对应于所述隔离沟槽18的表面生成金属场板22，完成所述碳化硅器件的制造。其中，图3所示的碳化硅器件的终端保护结构包括隔离沟槽18、所述第二介质层21、金属场板22以及刻蚀后场氧化层20。
实现方式二：
如图4所示，在步骤S302之后，执行步骤S303：先按照预设沟槽位置和尺寸，对衬底10进行刻蚀形成隔离沟槽18。再之后，在衬底10的上方和隔离沟槽18表面依次生成栅介质层16和多晶硅层17。而后按照预设的栅极区域形状对多晶硅层17进行刻蚀，形成栅极区域17’。
在本实施例中，可以先采用高温热氧化等方法对衬底10表面以及隔离沟槽18表面进行处理，使得衬底10和隔离沟槽18的表层被氧化形成如图4所示的栅介质层16，此时栅介质层的材料为二氧化硅。而后在栅介质层16上方生成多晶硅层17。
其中，同样也可以采用光刻和刻蚀工艺当时对多晶硅层17、衬底10进行刻蚀。例如，可以先在衬底10上涂覆光刻胶，而后根据预设的沟槽区域的形状和尺寸对光刻胶进行曝光、显影。之后通过相应的刻蚀工艺对衬底10进行刻蚀以形成隔离沟槽18。在完成栅介质层16和多晶硅层17制备之后，多晶硅层17上涂覆光刻胶，而后根据预设的栅极区域的形状和尺寸对光刻胶进行曝光和显影。之后，再通过相应的刻蚀工艺对多晶硅层17进行刻蚀，以在所述目标区域的上方形成栅极区域17’。可以理解的是，本领域技术人员可以根据实际需要对刻蚀多晶硅层17、衬底10的实现方式进行设置，本公开对此不作限制。
如图4所示，在步骤S303之后，执行步骤S304：在预设覆盖对象上方形成连续的第二介质层21。如图4所示，预设覆盖对象可以包括：隔离沟槽18、裸露的所述栅介质层16和剩余的所述多晶硅层17’。也即，第二介质层21覆盖在裸露的所述栅介质层16和剩余的所述多晶硅层17’的上方。其中，第二介质层21的厚度可以为0.4μm-2μm。第二介质层21的可以是二氧化硅等材料，可以采用沉积等方式进行第二介质层21的制备，本公开对此不作限制。
如图4所示，在步骤S304之后，执行步骤S305：在所述第二介质层19上对应于所述隔离沟槽18的表面生成金属场板22，完成所述碳化硅器件的制造。其中，图4所示的碳化硅器件的终端保护结构包括隔离沟槽18、所述第二介质层21、金属场板22。
实现方式三：
如图5所示，在步骤S302之后，执行步骤S303：可以先在衬底10的上方依次生成栅介质层16和多晶硅层17。而后按照预设的栅极区域形状对多晶硅层17进行刻蚀，形成栅极区域17’。再之后，按照预设沟槽位置和尺寸，先对栅介质层16进行刻蚀，得到剩余栅介质层16’，以暴露出衬底10的沟槽区域。最后，对衬底10的沟槽区域进行刻蚀，形成隔离沟槽18。
在本实施例中，可以先采用高温热氧化等方法对衬底10表面进行处理，使得衬底10的表层被氧化形成如图5所示的栅介质层16，此时栅介质层的材料为二氧化硅。而后在栅介质层16上方生成多晶硅层17。
在本实施例中，可以采用光刻和刻蚀工艺当时对多晶硅层17、衬底10和栅介质层16进行刻蚀。例如，可以先在多晶硅层17上涂覆光刻胶，而后根据预设的栅极区域的形状和尺寸、预设的沟槽区域的形状和尺寸对光刻胶进行曝光和显影。之后通过相应的刻蚀工艺先对多晶硅层17进行刻蚀以形成栅极区域17’，而后再通过相应的刻蚀工艺依次对栅介质层16和衬底10进行刻蚀以形成隔离沟槽18。可以理解的是，本领域技术人员可以根据实际需要对刻蚀多晶硅层17、衬底10和栅介质层16的实现方式进行设置，本公开对此不作限制。
如图5所示，在步骤S303之后，执行步骤S304：在预设覆盖对象上方形成连续的第二介质层21。如图5所示，预设覆盖对象可以包括：隔离沟槽18、裸露的所述栅介质层16’和剩余的所述多晶硅层17’。也即，第二介质层21覆盖在隔离沟槽18表面、裸露的所述栅介质层16’上方和剩余的所述多晶硅层17’上方。其中，第二介质层21的厚度可以为0.4μm-2μm。第二介质层21的可以是二氧化硅等材料，可以采用沉积等方式进行第二介质层21的制备，本公开对此不作限制。
如图5所示，在步骤S304之后，执行步骤S305：在所述第二介质层19上对应于所述隔离沟槽18的表面生成金属场板22，完成所述碳化硅器件的制造。其中，图5所示的碳化硅器件的终端保护结构包括隔离沟槽18、所述第二介质层21、金属场板22。
图6示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的部分结构的结构示意图。在一种可能的实现方式中，如图6所示，所述衬底10可以包括碳化硅层101和外延层102，所述隔离沟槽18的深度h1可以小于所述外延层102厚度H1的0.5倍。例如，例如，若1200V SiC MOS的外延层厚度是11um，则隔离沟槽的深度可以小于5.5um。这样，可以降低隔离沟槽的加工难度，简化工艺。
在本实施例中，所形成的隔离沟槽18可以是对衬底10中不存在目标区域的区域和存在有体区域13的部分区域进行刻蚀得到的，如图6所示，为形成隔离沟槽18刻蚀掉了体区域13的部分区域131。在一些实施例中，所形成的隔离沟槽18可以是对衬底10中不存在目标区域的区域进行刻蚀得到的，本公开对此不作限制。
在一种可能的实现方式中，如图3-图5所示，本公开所提供的终端保护结构的特征长度L可以为15μm-50μm，相比于相关技术中的终端保护结构，特征长度L得到显著缩减。例如，若碳化硅器件为1200V碳化硅器件，相关技术中终端保护结构的特征长度大概需要100微米左右，而所提供的如图3-图5所示终端保护结构的特征长度L可以为20微米，成倍缩减了终端保护结构的特征长度。
图7A示出根据本公开一实施例的一种终端保护结构中不含金属场板的碳化硅器件对应的电势分布图。图7B分别示出根据本公开一实施例的一种终端保护结构中包括金属场板的碳化硅器件对应的电势分布图。图8分别示出根据本公开一实施例的终端保护结构中不含金属场板及包括金属场板的碳化硅器件分别对应的击穿电压曲线图。图7A和图7B所示的碳化硅器件均为1200V SiC MOS，且外延层厚度是11um。其中，图7A所示的碳化硅器件的终端保护结构中不含金属场板，且第二介质层21(或者第二介质层和刻蚀后场氧化层)下方的隔离沟槽18的深度为6.5μm。图7B所示的碳化硅器件的终端保护结构中包含金属场板23，且第二介质层21(或者第二介质层和刻蚀后场氧化层)下方的隔离沟槽18的深度为4.5μm。
结合图8可知，尽管图7B所示的碳化硅器件的隔离沟槽18的深度小于图7A所示的碳化硅器件的隔离沟槽18的深度，但由于图7B中的碳化硅器件包括金属场板，使得图7A和图7B所示的碳化硅器件的击穿电压曲线十分接近。也就是说。在碳化硅器件的终端保护结构增加金属场板可以在提高器件的击穿电压，且可以降低隔离沟槽的深度。
再者，由于本实施例中隔离沟槽18被刻蚀出后在其中填充第二介质层，隔离沟槽18的位置在需要保护的PN结的边缘，从而使得此PN结接近于理想的平行平面结，从而有效提高PN结的击穿电压(参照图7B、图8可知)。具备该终端保护结构的碳化硅器件，可以有效减少终端保护结构的长度，从而使得整个芯片的面积减小，降低芯片成本。
需要说明的是，尽管以上述实施例作为示例介绍了具有终端保护结构的碳化硅器件的制造方法如上，但本领域技术人员能够理解，本公开应不限于此。事实上，用户完全可根据个人喜好和/或实际应用场景灵活设定终端保护结构的各部分，只要符合本公开的技术方案即可。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种具有终端保护结构的碳化硅器件的制造方法，其特征在于，包括：
在衬底上生成第一介质层，所述衬底的材料包括碳化硅；
在所述衬底中形成所述碳化硅器件的目标区域，并去除所述第一介质层，所述目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；
在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽；
在预设覆盖对象上方形成连续的第二介质层，所述预设覆盖对象至少包括所述隔离沟槽；
在所述第二介质层上对应于所述隔离沟槽的表面生成金属场板，完成所述碳化硅器件的制造；
其中，所述碳化硅器件的终端保护结构包括所述隔离沟槽、所述第二介质层和所述金属场板，所述隔离沟槽的位置与所述JFET区域、所述N型源掺杂区域和所述P型掺杂区域均不同。
2.根据权利要求1所述的方法，其特征在于，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
对所述衬底进行刻蚀，形成隔离沟槽；
在所述衬底上方以及所述隔离沟槽表面形成场氧化层；
基于所述衬底上方需要覆盖的栅介质层的形状和尺寸，对所述场氧化层进行刻蚀，得到刻蚀后场氧化层；
在裸露的所述衬底的上方生成栅介质层，以及在所述栅介质层和所述刻蚀后场氧化层上方生成多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层、剩余的所述多晶硅层和所述刻蚀后场氧化层；所述终端保护结构还包括所述刻蚀后场氧化层。
3.根据权利要求1所述的方法，其特征在于，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
对所述衬底进行刻蚀形成隔离沟槽；
在所述衬底上方依次生成栅介质层和多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
4.根据权利要求1所述的方法，其特征在于，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
在所述衬底上方依次生成栅介质层和多晶硅层；
对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
对所述衬底和所述栅介质层进行刻蚀形成隔离沟槽；
其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
5.根据权利要求2-4任意一项所述的方法，其特征在于，
所述第一介质层的厚度为
和/或
所述栅介质层的厚度为
和/或
所述多晶硅层的厚度为0.2μm-1μm；和/或
所述第二介质层的厚度为0.4μm-2μm。
6.根据权利要求2所述的方法，其特征在于，所述场氧化层的厚度为0.4μm-0.5μm。
7.根据权利要求1所述的方法，其特征在于，所述金属场板的厚度为1μm-6μm，所述金属场板的材料包括金、铝铜合金和铝硅铜合金中的任意一种。
8.根据权利要求1所述的方法，其特征在于，所述终端保护结构的特征长度为15μm-50μm。
9.根据权利要求1所述的方法，其特征在于，所述衬底包括碳化硅层和外延层，所述隔离沟槽的深度小于所述外延层厚度的0.5倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210727738.2A CN115188810A (zh) | 2022-06-22 | 2022-06-22 | 具有终端保护结构的碳化硅器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210727738.2A CN115188810A (zh) | 2022-06-22 | 2022-06-22 | 具有终端保护结构的碳化硅器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115188810A true CN115188810A (zh) | 2022-10-14 |
Family
ID=83515432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210727738.2A Pending CN115188810A (zh) | 2022-06-22 | 2022-06-22 | 具有终端保护结构的碳化硅器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115188810A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030227052A1 (en) * | 2002-03-29 | 2003-12-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
| EP1684357A2 (en) * | 2005-01-25 | 2006-07-26 | Power Integrations, Inc. | High voltage semiconductor devices |
| US20170018657A1 (en) * | 2015-07-14 | 2017-01-19 | United Silicon Carbide, Inc. | Vertical jfet made using a reduced mask set |
| US20170250257A1 (en) * | 2016-02-26 | 2017-08-31 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
| US20180350973A1 (en) * | 2015-09-15 | 2018-12-06 | Hitachi, Ltd. | Semiconductor Device and Method of Manufacturing the Same, Power Converter, Three-Phase Motor System, Automobile and Railway Vehicle |
-
2022
- 2022-06-22 CN CN202210727738.2A patent/CN115188810A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030227052A1 (en) * | 2002-03-29 | 2003-12-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
| EP1684357A2 (en) * | 2005-01-25 | 2006-07-26 | Power Integrations, Inc. | High voltage semiconductor devices |
| US20170018657A1 (en) * | 2015-07-14 | 2017-01-19 | United Silicon Carbide, Inc. | Vertical jfet made using a reduced mask set |
| US20180350973A1 (en) * | 2015-09-15 | 2018-12-06 | Hitachi, Ltd. | Semiconductor Device and Method of Manufacturing the Same, Power Converter, Three-Phase Motor System, Automobile and Railway Vehicle |
| US20170250257A1 (en) * | 2016-02-26 | 2017-08-31 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
| CN109478562A (zh) * | 2016-11-17 | 2019-03-15 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110875241B (zh) | 用于形成绝缘体上半导体（soi）衬底的方法 | |
| US7253492B2 (en) | Semiconductor structure with via structure | |
| US9865726B2 (en) | Method of manufacturing a semiconductor device with trench gate by using a screen oxide layer | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| KR101928577B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102097322A (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
| CN101359688A (zh) | 一种半导体器件 | |
| US20230080932A1 (en) | Semiconductor structure and associated fabricating method | |
| TW201742124A (zh) | 功率金氧半導體場效電晶體的製造方法 | |
| EP1353368A1 (en) | Semiconductor structure and method for manufacturing the same | |
| KR20160111302A (ko) | 반도체 장치 | |
| CN110504218B (zh) | 半导体器件的制造方法和形成cmos器件的方法 | |
| CN115188810A (zh) | 具有终端保护结构的碳化硅器件的制造方法 | |
| CN114284149B (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| JP4986420B2 (ja) | トランジスタ | |
| CN115241069A (zh) | 具有终端保护结构的碳化硅器件的制造方法 | |
| US5696009A (en) | High voltage metal-oxide semiconductor (MOS) fabrication method | |
| JP2004193281A (ja) | 半導体装置とその製造方法 | |
| KR20150094120A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2007036299A (ja) | 半導体装置及びその製造方法 | |
| CN111952189B (zh) | 基于空腔包围结构的环形栅场效应晶体管及制备方法 | |
| TW201909252A (zh) | 半導體元件與其製造方法 | |
| TWI221626B (en) | Method for fabricating a MOSFET and reducing line width of the gate structure | |
| JP2024113530A (ja) | 半導体装置の製造方法 | |
| JP2024150214A (ja) | 半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |