Nothing Special   »   [go: up one dir, main page]

CN115148697A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN115148697A
CN115148697A CN202210229757.2A CN202210229757A CN115148697A CN 115148697 A CN115148697 A CN 115148697A CN 202210229757 A CN202210229757 A CN 202210229757A CN 115148697 A CN115148697 A CN 115148697A
Authority
CN
China
Prior art keywords
metal plating
carrier
packaging
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210229757.2A
Other languages
English (en)
Inventor
许飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202210229757.2A priority Critical patent/CN115148697A/zh
Publication of CN115148697A publication Critical patent/CN115148697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体封装结构及其制造方法，该封装结构包括：半导体芯片，半导体芯片的第一表面具有至少一个焊盘；至少一个导电柱，分别形成于至少一个焊盘上；封装载体，通过至少一个导电柱及位于每个导电柱顶部的焊料层与半导体芯片电连接；塑封体，用于封装半导体芯片、至少一个导电柱和封装载体，其中，封装载体面向半导体芯片的表面上选择性的设置有至少一个金属镀点；当半导体芯片与封装载体电连接时，至少一个导电柱通过位于每个导电柱顶部的焊料层与至少一个金属镀点一一对应连接。本发明能够控制芯片在FC装片时助焊剂扩散导致的锡偏薄现象以及芯片的相邻导电柱互联的问题，有利于改善封装结构的性能和使用寿命。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种半导体封装结构及其制造方法。
背景技术
随着时间的推移，半导体封装结构(或器件)正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装结构典型的被分成WB(WireBonding，引线键合)类型或FC(Flip Chip，倒装芯片)键合类型。引线键合类型的封装结构采用导电的键合金属丝实现半导体芯片(本文中简称为芯片)的电极与封装框架的接合，而倒装芯片类型的封装结构采用安置在半导体芯片电极焊点上的导电凸块实现芯片电路与封装框架的接合。
倒装芯片键合类型的封装结构具有比引线键合类型封装结构更短的电连接路径和更高密度的互连需求，因而提供了优异的热特性和电特性以及更小的封装结构尺寸。例如LGA(Land Grid Array，栅格阵列)封装等无引脚封装结构的底部没有焊球，通过在PCB(Printed Circuit Board，印制电路板)上的焊盘刷焊膏进行回流焊以完成连接。该连接方式大幅缩短了互连距离，有效地提高了半导体封装的电气性能。
目前，电源芯片因为大电流以及高散热需求，会使用到FC制程，且在其所采用的裸Cu+OSP(Organic Solderability Preservative，有机保焊膜，又称护铜剂)的基板结构中，，通常会通过酸蚀粗化的工艺来对铜层表面进行粗化处理，以增加铜层和绿油、以及后续molding(模压成型)时基板与塑封料的结合力，但在实际生产过程中会造成铜柱爬锡严重，从而影响电性以及寿命。例如在后续芯片FC装片作业时，铜柱锡帽表面的Flux(助焊剂)会因为毛细管作用导致Flux扩散过大，在进行回流焊时锡往外扩散，造成：
1)装片后铜柱下方锡过薄，应用时容易导致焊裂，使器件电性失效。
2)锡扩散过大，导致芯片的相邻两个铜柱电性互联，引起器件电性失效。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种半导体封装结构及其制造方法，可以控制芯片在FC装片时助焊剂扩散导致的锡偏薄现象以及芯片的相邻导电柱互联的问题，有利于改善封装结构的性能和使用寿命。
根据本公开第一方面，提供了一种半导体封装结构，包括：半导体芯片，所述半导体芯片的第一表面具有至少一个焊盘；
至少一个导电柱，分别形成于所述至少一个焊盘上，且所述至少一个导电柱中每个导电柱的顶部均设置有焊料层；
封装载体，通过所述至少一个导电柱及位于每个导电柱顶部的所述焊料层与所述半导体芯片电连接；
塑封体，用于封装所述半导体芯片、所述至少一个导电柱和所述封装载体，
其中，所述封装载体面向所述半导体芯片的表面上选择性的设置有至少一个金属镀点，且当所述半导体芯片与所述封装载体电连接时，所述至少一个导电柱通过位于每个导电柱顶部的所述焊料层与所述至少一个金属镀点一一对应连接。
可选地，所述至少一个金属镀点的表面的粗糙度小于所述封装载体的表面的粗糙度。
可选地，所述至少一个金属镀点被配置为采用化学电镀的方式形成于所述封装载体上。
可选地，当所述至少一个导电柱与所述至少一个金属镀点对应连接时，所述至少一个金属镀点中的每个金属镀点均位于对应导电柱的正下方。
可选地，所述封装载体包括铜层和基底，所述至少一个金属镀点被配置为采用化学电镀的方式形成于所述铜层表面。
可选地，所述铜层的表面上具有经粗化处理后形成的微结构。
可选地，所述至少一个金属镀点中每个金属镀点的形成材料均包括铜、银、镍、钯、金中的至少一种。
可选地，所述至少一个金属镀点中每个金属镀点的横截面尺寸均大于对应的导电柱的横截面尺寸。
可选地，所述至少一个金属镀点中的任意两个金属镀点之间均彼此间隔预定距离。
可选地，所述封装载体包括引线框架和封装基板中的任一。
根据本公开第二方面，提供了一种半导体封装结构的制造方法，包括：提供封装载体；
在所述封装载体的上表面选择性的设置至少一个金属镀点；
将半导体芯片置于所述封装载体的上表面，并将所述导体芯片上的至少一个导电柱与所述至少一个金属镀点一一对应连接，以实现所述半导体芯片与所述封装载体的电连接；
对所述封装载体和所述半导体芯片进行封装，以形成封装结构。
可选地，所述至少一个金属镀点的表面的粗糙度小于所述封装载体的表面的粗糙度。
可选地，在所述封装载体的上表面选择性的设置至少一个金属镀点包括：
采用化学电镀的方式于所述封装载体中的铜层表面形成对应所述至少一个导电柱的至少一个金属镀点，
其中，在形成每个金属镀点时均包括：采用化学电镀的方式于所述封装载体的上表面形成银层或者依次形成镍层、钯层和金层。
可选地，所述制造方法还包括：对所述封装载体中的铜层表面进行粗化处理。
本发明的有益效果至少包括：
本发明实施例通过在封装载体上选择性的设置至少一个金属镀点，使得在与半导体芯片进行倒装连接时，半导体芯片上的至少一个导电柱能够仅与该至少一个金属镀点对应连接，由于金属镀点的表面粗糙度小于封装载体的表面粗糙度，从而可以控制半导体芯片在进行FC装片时助焊剂的过度扩散而导致的导电柱与封装载体之间的焊锡偏薄以及相邻导电柱互连的问题，有利于提高半导体封装结构(也可称为半导体器件或器件)的性能和使用寿命。
在进一步的优选实施例中，通过对封装载体中的铜层表面进行粗化处理，有利于保证铜层与绿油、以及后续molding(模压成型)时封装载体与塑封料的结合力，减少分层导致的器件失效风险。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
图1示出根据本发明实施例提供的半导体封装结构的结构示意图；
图2示出根据本发明实施例提供的半导体封装结构的制造方法的流程示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
如图1所示，本发明所公开的半导体封装结构包括：半导体芯片1，该半导体芯片1的第一表面具有至少一个焊盘7；至少一个导电柱2，分别形成在至少一个焊盘7上，且每个导电柱2的顶部均设置有焊料层4；封装载体6，该封装载体6(例如为引线框架和封装基板中的任一)用于承载半导体芯片1，并通过至少一个导电柱2及位于每个导电柱2顶部的焊料层4与半导体芯片1电连接；塑封体3，由熔融状态下的塑封料固化后形成用于封装半导体芯片1、至少一个导电柱2和封装载体6。
本发明中，半导体芯片(简称芯片)1为一个统称，本发明为简化附图和突出发明点，未在附图中示意出半导体芯片1的内部结构，但半导体芯片1的内部结构可根据现有技术进行理解。例如，半导体芯片1内形成有半导体器件和再布线层等，半导体器件与至少一个焊盘7可以位于芯片1的同一侧表面，也可以位于芯片1的不同侧表面。当半导体器件与至少一个焊盘7位于芯片1的不同侧表面时，可利用贯穿芯片的通孔将至少一个焊盘7与半导体器件电连接。本实施例中，半导体器件与至少一个焊盘7位于芯片1的第一表面，且半导体器件与至少一个焊盘7电学连接，并利用至少一个焊盘7将芯片中的电路结构与封装载体6上的对应引脚以及外电路电连接。
本实施例中，可以将半导体芯片1面向封装载体6的表面定义为其第一表面。
至少一个导电柱2例如可通过电镀的方法形成在至少一个焊盘7上，且至少一个导电柱2与至少一个焊盘7一一对应，即于至少一个焊盘7中的每个焊盘7上均形成有对应的导电柱2。至少一个焊盘7的材料为铝、铜、金或银等。至少一个导电柱2包含诸如金属的导电材料。在一些实施例中，至少一个导电柱2包含Cu。在其它实施例中，导电柱2包含例如铜合金；Cu、Ni和焊料的组合；Cu和焊料的组合；和/或它们的组合。在截面图中，导电柱2可以具有柱形、锥形、阶梯形、插头形、字母“I”形或字母“T”形的形状。可选地，导电柱2还可以是包含其它导电材料和/或金属并且导电柱2可以具有其它形状。
可选地，每个导电柱2顶部的焊料层4可以是锡层或特制金属层。进一步地，本发明实施例中可以在焊料层4的表面设置一层助焊剂，再进行回流焊，使得半导体芯片1和封装载体6牢固地粘合在一起。可以理解的是，设置助焊剂的主要作用，是清除焊料或被焊母材表面的氧化物，使金属达到必要的清洁度，放置焊接时焊料表面的再次氧化而降低焊料表面张力，提高焊接性能。其中，焊接完成后，助焊剂会挥发掉。
进一步地，本发明实施例中的封装结构还包括形成于芯片1的第一表面上的绝缘层(未示出)，该绝缘层可通过在半导体芯片1的第一表面沉积氧化材料例如氧化硅的方法形成。在本发明一个可能的实施例中，至少一个焊盘7同样被设置于芯片1的第一表面，该至少一个焊盘7与芯片1中的半导体器件直接连接，并通过绝缘层上被刻蚀出的开口外露。在本发明另一个可能的实施例中，至少一个焊盘7被设置于绝缘层远离芯片1的表面，也即绝缘层形成于半导体芯片1和至少一个焊盘7之间，且至少一个焊盘7通过绝缘层上的至少一个过孔与芯片1中的半导体器件连接。可选地，绝缘层为氧化硅层、氮化硅层或聚酰亚胺树脂层、苯并恶嗪树脂层中的一层或多层堆叠结构，用以保护芯片1。
进一步地，本发明实施例中的封装结构还包括形成于至少一个焊盘7表面的电镀种子层(未示出)。优选地，本实施中通过在至少一个焊盘7远离芯片1的表面形成凸块下金属层(Under Bump Metallurgy，UBM)以作为电镀种子层。
本实施例中，至少一个焊盘7和位于至少一个焊盘7表面的凸块下金属层(未示出)构成金属互连层，后续在凸块下金属层上形成至少一个导电柱2。凸块下金属层是在芯片焊盘7与导电柱2之间的金属化过渡层，主要起粘附和扩散阻挡的作用。
进一步地，本发明实施例中倒装芯片的封装结构还包括形成于绝缘层远离半导体芯片1的表面的钝化层(未示出)，可利用该钝化层覆盖每个焊盘7的部分，使得每个焊盘7暴露出的面积缩小，使得后续形成的导电柱2的尺寸缩小，有助于形成密集度高的封装结构。
封装载体6面向半导体芯片1的表面上例如采用化学电镀的方式选择性的设置有至少一个金属镀点5，以使得当半导体芯片1与封装载体6电连接时，半导体芯片1上的至少一个导电柱2通过位于每个导电柱2顶部的焊料层4与至少一个金属镀点5一一对应连接。
具体地，封装载体6包括基底63以及设置于基底63上表面的铜层61和绿油62。铜层61的表面上具有经粗化处理后形成的微结构，可以增加铜层61和绿油62之间的结合力，以及后续封装是封装载体6与塑封料之间的结合力。
本实施例中，至少一个金属镀点5具体被配置为采用化学电镀的方式选择性的设置于铜层61的上表面。其中，至少一个金属镀点5的表面未经过粗化处理，因此至少一个金属镀点5的表面的粗糙度小于铜层61的表面的粗糙度，也即小于封装载体6的表面的粗糙度，如此，当半导体芯片1在进行FC装片时，助焊剂在金属镀点5上扩散程度将低于助焊剂在封装载体6上的扩散程度，且此时助焊剂与金属镀点5之间的浸润性也相对较差，进而很好的防止了助焊剂的过度扩散导致的导电柱2与封装载体6之间的焊锡偏薄以及相邻导电柱互连的问题，有利于提高半导体封装结构的性能和使用寿命。
可选地，封装载体6上的铜层61可通过各自的导电柱或导电通孔连接至封装载体6的下表面，并在封装载体6的下表面形成相应的外引脚。且根据封装结构的不同，外引脚最终可形成不同形式，如BGA(Ball Grid Array，焊球阵列)封装、LGA封装、QFN(Quad FlatNo-leadPackage，方形扁平无引脚)封装等等。且进一步地，外引脚上可以形成有金属球或方形金属块。
本实施例中，可以将封装载体6面向半导体芯片1的表面定义为其上表面，以及将铜层61面向半导体芯片1的表面定义为其上表面。
本实施例中，在封装载体6上选择性的设置至少一个金属镀点5意为仅在封装载体6上对应与至少一个导电柱2连接的位置处设置金属镀点5，而在封装载体6上的其它位置则不设置金属镀点5，如此，既确保了封装载体6的表面能够有足够的粗糙度来保证铜层与绿油、以及后续molding时封装载体6与塑封料3的结合力，减少分层导致的器件失效风险，也可以防止助焊剂在封装载体6表面的过度扩散导致的导电柱2与封装载体6之间的焊锡偏薄以及相邻导电柱2互连的问题。其中，当至少一个导电柱2与至少一个金属镀点5对应连接时，至少一个金属镀点5中的每个金属镀点均位于对应导电柱2的下方，在进一步地优选实施例中，至少一个金属镀点5中的每个金属镀点可被进一步设置为均位于对应导电柱2的正下方。
进一步地，本发明在封装载体6的上表面还形成有OSP，简单的说OSP就是在洁净的裸铜表面上，以化学的方法长出一层有机皮膜，这层膜具有防氧化，耐热冲击，耐湿性，用以保护铜层61的表面于常态环境中不再氧化或硫化等。但在后续的焊接高温中，此种保护膜又必须很容易被助焊剂所迅速清除，使露出的干净铜表面在极短时间内与熔融焊锡立即结合成为牢固的焊点。
需要说明的是，在图1所公开的实施例中，仅示出了镍层53加钯层52加金层51的多层的金属镀点结构，但可以理解的是，在本发明的其它实施例中，至少一个金属镀点5中的每个金属镀点还可被设置为镍层加金层的多层结构，或者包括银、铜、金中的至少一种的单层结构，或者由其他能与锡形成焊点的单金属材料或合金材料所形成的单层或多层结构，本发明对此不作限定。
进一步地，为保证焊料层4与金属镀点之间的可靠连接，本发明实施例中还设置至少一个金属镀点5中的每个金属镀点的横截面尺寸均大于对应的导电柱2的横截面尺寸。同时，形成与封装载体6上的至少一个金属镀点5中的任意两个金属镀点之间均彼此间隔预定距离，以避免当有焊锡溢出金属镀点时造成的至少一个导电柱2的互连。
进一步地，本发明还公开了一种半导体封装结构的制造方法，该制造方法可用于形成如图1中所示出的半导体封装结构。如图2所示，该制造方法包括执行如下步骤：
在步骤S1中，提供封装载体。
本实施例中，该封装载体至少包括基底63以及设置于基底63上表面的铜层61和绿油62。可选地，该封装载体还包括在铜层61的表面上以化学的方法长出的OSP膜。
进一步地，该制造方法还包括对铜层6表面进行粗化处理，以增加铜层61和绿油62之间的结合力，以及后续封装是封装载体6与塑封料之间的结合力。
在步骤S2中，在封装载体的上表面选择性的设置至少一个金属镀点。
本实施例中，步骤S2进一步包括：采用化学电镀的方式于封装载体中的铜层表面形成对应至少一个导电柱的至少一个金属镀点。进一步地，该至少一个金属镀点的表面的粗糙度小于封装载体的表面的粗糙度。
示例性地，在形成每个金属镀点时均包括：采用银、铜、金中的至少一种或者由其他能与锡形成焊点的单金属材料或合金材料于封装载体的上表面化学电镀形成单层金属镀点结构，或者采用化学电镀的方式依次形成镍层、钯层和金层的多层金属镀点结构。只要保证所形成的金属镀点结构能够与锡形成焊点，且表面粗糙度小于封装载体的表面的粗糙度即可。
在步骤S3中，将半导体芯片置于封装载体的上表面，并将导体芯片上的至少一个导电柱与至少一个金属镀点一一对应连接，以实现半导体芯片与封装载体的电连接。
本实施例中，半导体芯片被采用FC的倒装方式置于封装载体的上表面，且当半导体芯片置于封装载体的上表面时，位于该半导体芯片的第一表面的至少一个导电柱能够位于封装载体上的至少一个金属镀点的正上方，此时通过回流焊的方式即可使得至少一个导电柱与至少一个金属镀点一一对应且牢固的粘合在一起，从而实现半导体芯片与封装载体的电连接。
在步骤S4中，对封装载体和半导体芯片进行封装，以形成封装结构。
本实施例中，可通过塑封模具对封装载体上的半导体芯片进行封装。且可选地，封装过程时可采用具有绝缘属性且结合力强的材料，如为环氧树脂。
综上，本发明实施例通过在封装载体上选择性的设置至少一个金属镀点，使得在与半导体芯片进行倒装连接时，半导体芯片上的至少一个导电柱能够仅与该至少一个金属镀点对应连接，由于金属镀点的表面粗糙度小于封装载体的表面粗糙度，从而可以控制半导体芯片在进行FC装片时助焊剂的过度扩散而导致的导电柱与封装载体之间的焊锡偏薄以及相邻导电柱互连的问题，有利于提高半导体封装结构(也可称为半导体器件或器件)的性能和使用寿命。
在进一步的优选实施例中，通过对封装载体中的铜层表面进行粗化处理，有利于保证铜层与绿油、以及后续molding时封装载体与塑封料的结合力，减少分层导致的器件失效风险。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (14)

1.一种半导体封装结构，其中，包括：
半导体芯片，所述半导体芯片的第一表面具有至少一个焊盘；
至少一个导电柱，分别形成于所述至少一个焊盘上，且所述至少一个导电柱中每个导电柱的顶部均设置有焊料层；
封装载体，通过所述至少一个导电柱及位于每个导电柱顶部的所述焊料层与所述半导体芯片电连接；
塑封体，用于封装所述半导体芯片、所述至少一个导电柱和所述封装载体，
其中，所述封装载体面向所述半导体芯片的表面上选择性的设置有至少一个金属镀点，且当所述半导体芯片与所述封装载体电连接时，所述至少一个导电柱通过位于每个导电柱顶部的所述焊料层与所述至少一个金属镀点一一对应连接。
2.根据权利要求1所述的半导体封装结构，其中，所述至少一个金属镀点的表面的粗糙度小于所述封装载体的表面的粗糙度。
3.根据权利要求1所述的半导体封装结构，其中，所述至少一个金属镀点被配置为采用化学电镀的方式形成于所述封装载体上。
4.根据权利要求1所述的半导体封装结构，其中，当所述至少一个导电柱与所述至少一个金属镀点对应连接时，所述至少一个金属镀点中的每个金属镀点均位于对应导电柱的正下方。
5.根据权利要求3所述的半导体封装结构，其中，所述封装载体包括铜层和基底，所述至少一个金属镀点被配置为采用化学电镀的方式形成于所述铜层表面。
6.根据权利要求5所述的半导体封装结构，其中，所述铜层的表面上具有经粗化处理后形成的微结构。
7.根据权利要求1所述的半导体封装结构，其中，所述至少一个金属镀点中每个金属镀点的形成材料均包括铜、银、镍、钯、金中的至少一种。
8.根据权利要求1所述的半导体封装结构，其中，所述至少一个金属镀点中每个金属镀点的横截面尺寸均大于对应的导电柱的横截面尺寸。
9.根据权利要求8所述的半导体封装结构，其中，所述至少一个金属镀点中的任意两个金属镀点之间均彼此间隔预定距离。
10.根据权利要求1所述的半导体封装结构，其中，所述封装载体包括引线框架和封装基板中的任一。
11.一种半导体封装结构的制造方法，其中，包括：
提供封装载体；
在所述封装载体的上表面选择性的设置至少一个金属镀点；
将半导体芯片置于所述封装载体的上表面，并将所述导体芯片上的至少一个导电柱与所述至少一个金属镀点一一对应连接，以实现所述半导体芯片与所述封装载体的电连接；
对所述封装载体和所述半导体芯片进行封装，以形成封装结构。
12.根据权利要求11所述的制造方法，其中，所述至少一个金属镀点的表面的粗糙度小于所述封装载体的表面的粗糙度。
13.根据权利要求11所述的制造方法，其中，在所述封装载体的上表面选择性的设置至少一个金属镀点包括：
采用化学电镀的方式于所述封装载体中的铜层表面形成对应所述至少一个导电柱的至少一个金属镀点，
其中，在形成每个金属镀点时均包括：采用化学电镀的方式于所述封装载体的上表面形成银层或者依次形成镍层、钯层和金层。
14.根据权利要求13所述的制造方法，其中，所述制造方法还包括：对所述封装载体中的铜层表面进行粗化处理。
CN202210229757.2A 2022-03-10 2022-03-10 半导体封装结构及其制造方法 Pending CN115148697A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210229757.2A CN115148697A (zh) 2022-03-10 2022-03-10 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210229757.2A CN115148697A (zh) 2022-03-10 2022-03-10 半导体封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115148697A true CN115148697A (zh) 2022-10-04

Family

ID=83404962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210229757.2A Pending CN115148697A (zh) 2022-03-10 2022-03-10 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115148697A (zh)

Similar Documents

Publication Publication Date Title
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US9899286B2 (en) Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
US10580749B2 (en) Semiconductor device and method of forming high routing density interconnect sites on substrate
TWI539540B (zh) 形成在局部墊上具有凸塊的覆晶互連結構的半導體裝置及方法
US8659172B2 (en) Semiconductor device and method of confining conductive bump material with solder mask patch
US10388626B2 (en) Semiconductor device and method of forming flipchip interconnect structure
US20080246132A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20130264704A1 (en) Semiconductor Device and Method of Confining Conductive Bump Material During Reflow with Solder Mask Patch
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US7126211B2 (en) Circuit carrier
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
TWI556368B (zh) 晶片封裝結構及其製作方法
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
CN115148697A (zh) 半导体封装结构及其制造方法
US9601374B2 (en) Semiconductor die assembly
KR100961308B1 (ko) 반도체 패키지
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法
JP3600138B2 (ja) 半導体装置
JP2004228200A (ja) 半導体装置およびその製造方法
JP2003017624A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination