Nothing Special   »   [go: up one dir, main page]

CN115117048A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115117048A
CN115117048A CN202210092842.9A CN202210092842A CN115117048A CN 115117048 A CN115117048 A CN 115117048A CN 202210092842 A CN202210092842 A CN 202210092842A CN 115117048 A CN115117048 A CN 115117048A
Authority
CN
China
Prior art keywords
wiring
wiring member
semiconductor device
vertical portion
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210092842.9A
Other languages
English (en)
Inventor
金子悟史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115117048A publication Critical patent/CN115117048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供能够抑制损伤产生且防止绝缘耐量下降的半导体装置。第一布线部件包括与半导体芯片的主面平行的第一水平部、与第一水平部垂直的第一垂直部，第一水平部和第一垂直部在侧视下在第一弯曲部弯曲为L形。第二布线部件包括与第一水平部呈同一平面的第二水平部、相对于第一垂直部以预定的距离隔开间隙并与第一垂直部平行的第二垂直部，第二水平部和第二垂直部在侧视下在第二弯曲部相对于第一布线部件向相反方向弯曲为L形。布线保持部还被填充到第一、第二垂直部的间隙、第一、第二弯曲部的间隙。因此，能够缓解在第一、第二弯曲部的附近产生的应力。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置包括功率设备，例如，用作构成变换器的电力转换装置。功率设备是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应管)。半导体装置包括半导体芯片、以及多个绝缘电路基板，该半导体芯片包括功率设备。另外，半导体装置还包括与半导体芯片电连接的多个引线框架。随着电力转换装置的高频化，谋求降低从这样的多个引线框产生的电感。为了降低电感，提出了例如使构成内部电极的第一电源电位输出电极(引线框架)、负载电极、以及第二电源电位输出电极(引线框架)分别形成为板状，并且彼此夹持绝缘物而接近地配置。
现有技术文献
专利文献
专利文献1：日本特开2004-214452号公报
发明内容
技术问题
在上述半导体装置中，在引线框架间施加有高电压。因此，引线框架间需要利用绝缘物来绝缘。另外，在一端露出的情况下，为了防止水分向半导体装置内部侵入，需要使绝缘物紧贴于引线框架。但是，在绝缘物为树脂的情况下，若使引线框架间接近地配置，则有时在树脂产生裂缝和/或剥离等损伤。在对引线框架间进行绝缘的树脂产生损伤的情况下，有可能导致无法维持引线框架的绝缘性。其结果是，有可能导致半导体装置的可靠性下降。
本发明是鉴于这样的点而做出的，其目的在于提供一种能够抑制损伤的产生并且能够防止绝缘耐量下降的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，具备：第一半导体芯片和第二半导体芯片；以及布线单元，其具有一端部与所述第一半导体芯片电连接的第一布线部件、一端部与所述第二半导体芯片电连接的第二布线部件、以及包裹所述第一布线部件和所述第二布线部件各自的一部分的布线保持部，所述第一布线部件包括与所述第一半导体芯片的主面平行的第一水平部和与所述第一水平部垂直的第一垂直部，所述第一水平部和所述第一垂直部在侧视下在第一弯曲部弯曲为L形，所述第二布线部件包括与所述第一水平部呈同一平面的第二水平部、以及相对于所述第一垂直部以预定距离隔开间隙而与所述第一垂直部平行的第二垂直部，所述第二水平部和所述第二垂直部在侧视下在第二弯曲部相对于所述第一布线部件向相反方向弯曲为L形，所述布线保持部被填充在所述第一垂直部与所述第二垂直部之间的间隙、以及所述第一弯曲部与所述第二弯曲部之间的间隙。
技术效果
根据公开的技术，能够抑制损伤的产生，防止绝缘耐量的下降，预防半导体装置的破损，并且能够抑制半导体装置的可靠性的下降。
附图说明
图1是第一实施方式的半导体装置的外观图。
图2是第一实施方式的半导体装置的俯视图。
图3是第一实施方式的半导体装置的侧视截面图。
图4是第一实施方式的半导体装置所包括的绝缘电路基板的俯视图。
图5是示出第一实施方式的半导体装置的等效电路的图。
图6是第一实施方式的半导体装置所包括的布线单元的布线部件的图(其一)。
图7是第一实施方式的半导体装置所包括的布线单元的布线部件的图(其二)。
图8是第一实施方式的半导体装置所包括的布线单元的主要部分截面图。
图9是第一实施方式的变形例一的半导体装置所包括的布线单元的主要部分截面图。
图10是第一实施方式的变形例二的半导体装置所包括的布线单元的主要部分截面图。
图11是第一实施方式的变形例三的半导体装置所包括的布线单元的主要部分截面图。
图12是第二实施方式的半导体装置所包括的布线单元的图。
图13是第二实施方式的半导体装置所包括的布线单元的俯视图。
图14是第三实施方式的半导体装置所包括的布线单元的第一、第二布线部件的主要部分立体图。
符号说明
10 半导体装置
20a、20b 绝缘电路基板
21a、21b 绝缘板
22a、22b 金属板
23a1～23a5、23b1～23b5 导电图案
30 散热板
41a～44a、41b～44b 半导体芯片
41a1、42a1、41b1、42b1 栅极
51a～54a、51b～54b、55、56 键合线
60 壳体
61 盖部
61a、61b、61c 端子台
61a1、61b1、61c1 螺孔
62a～62d 侧壁部
63、64 端子口
65 固定孔
70 布线单元
71 第一布线部件
71a 第一水平部
71b 第一垂直部
71c 第一弯曲部
71d 第一脚部
71e 第一外部连接部
72 第二布线部件
72a 第二水平部
72b 第二垂直部
72b1 贯通孔
72b2 切口部
72c 第二弯曲部
72d 第二脚部
72e 第二外部连接部
72f 连结部
73 布线保持部
73a 第一部分
73a1 包裹下表面
73b1、73b2 第二部分
73c1、73c2 开口部
74 第三布线部件
74a 第三水平部
74d 第三脚部
74e 第三外部连接部
75、76 控制端子
80 密封部件
具体实施方式
以下，参照附图，对实施方式进行说明。应予说明，在以下说明中，“正面”和“上表面”是表示在图中的半导体装置10中，朝向上侧(+Z方向)的X-Y面。同样地，“上”是表示在图中的半导体装置10中，上侧(+Z方向)的方向。“背面”和“下表面”是表示在图中的半导体装置10中，朝向下侧(-Z方向)的X-Y面。同样地，“下”是表示在图中的半导体装置10中，下侧(-Z方向)的方向。根据需要，在其他附图中也表示同样的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”仅仅是便于确定相对的位置关系的表达而已，并不限定本发明的技术思想。例如，“上”和“下”不必须表示相对于地面的铅直方向。即，“上”和“下”的方向不限于重力方向。另外，在以下说明中，“主要成分”表示包含80vol％以上的情况。
[第一实施方式]
利用图1对第一实施方式的半导体装置的外观进行说明。图1是第一实施方式的半导体装置的外观图。如图1所示，半导体装置10的后述的构成部件被壳体60覆盖。应予说明，半导体装置10的背面(壳体60的里侧)设置有俯视下呈矩形的散热板30(参照图3)。
壳体60包括盖部61、侧壁部62a～62d以及端子口63、64。盖部61还在中心部沿长边方向而形成有端子台61a、61b、61c。在端子台61a、61b、61c的正面形成有螺孔61a1、61b1、61c1。对于端子台61a、61b、61c而言，第一、第二、第三布线部件71、72、74向上方延伸。应予说明，在图1中示出第一、第二、第三布线部件71、72、74向上方延伸的情况。延伸的第一、第二、第三布线部件71、72、74向端子台61a、61b、61c的正面侧弯折，从而使形成于第一、第二、第三布线部件71、72、74的开口孔与螺孔61a1、61b1、61c1相对应，通过各个开口孔而将螺孔61a1、61b1、61c1拧紧。
侧壁部62a～62d包围散热板30的四个方向。即，侧壁部62a～62d包围配置在散热板30上的构成部件(参照图2)。应予说明，侧壁部62a～62d通过粘接剂固定连接于散热板30。端子口63、64设置于侧壁部62c。控制端子75、76分别从端子口63、64露出。应予说明，在被侧壁部62a～62d包围的区域的角部附近分别形成有固定孔65。在将半导体装置10安装到期望的位置时，能够经由固定孔65而拧紧。
这样的壳体60所包括的侧壁部62a～62d、端子口63、64以及固定孔65使用树脂并通过一体成型而形成。另外，盖部61也使用树脂并通过一体成型而形成。这样的树脂以热塑性树脂为主要成分而构成。热塑性树脂是例如聚苯硫醚树脂、聚对苯二甲酸丁二醇酯树脂、聚丁二酸丁二醇酯树脂、聚酰胺树脂、或丙烯腈丁二烯苯乙烯聚合物树脂。壳体60的另外形成的盖部61也可以通过粘接剂而安装在侧壁部62a～62d的开口。
接下来，利用图2～图8，对收纳于半导体装置10的构成部件进行说明。图2是第一实施方式的半导体装置的俯视图，图3是第一实施方式的半导体装置的侧视截面图。图4是第一实施方式的半导体装置所包括的绝缘电路基板的俯视图。图5是示出第一实施方式的半导体装置的等效电路。图6和图7是第一实施方式的半导体装置所包括的布线单元的布线部件的图。图8是第一实施方式的半导体装置所包括的布线单元的主要部分截面图。应予说明，在图2中示出从半导体装置10的壳体60拆下盖部61并省略了密封部件80的图示的情况。另外，在图2和图3中，省略了控制端子75、76、端子口63、64以及固定孔65的图示。在图2和图3中示出将第一布线部件71、第二布线部件72、第三布线部件74折弯的情况。图3是图2的单点划线X-X处的剖视图。另外，在图3中，省略盖部61的端子台61a、61b、61c等而简化示出。图6省略了第一布线部件71、第二布线部件72的第一脚部71d、第二脚部72d的一部分。图7的(A)是第一布线部件71、第二布线部件72的第一垂直部71b、第二垂直部72b和第一水平部71a、第二水平部72a的立体图。图7的(B)是图7的(A)的截面C中的向视方向的截面图。
如图2～图4所示，半导体装置10具有绝缘电路基板20a、20b、以及在正面设置有绝缘电路基板20a、20b的散热板30。在绝缘电路基板20a、20b分别配置有半导体芯片41a～44a、41b～44b。另外，半导体装置10具备第一～第三布线部件71、72、74。第一～第三布线部件71、72、74是例如板状的引线框架。
壳体60具有设置于散热板30的周缘部而包围绝缘电路基板20a、20b的侧壁部62a～62d、以及设置于侧壁部62a～62d的开口上部的盖部61。而且，在被壳体60和散热板30包围的内部收纳有半导体芯片41a～44a、41b～44b、绝缘电路基板20a、20b(以及键合线51a～54a、51b～54b、55、56)。此外，半导体芯片41a～44a、41b～44b、绝缘电路基板20a、20b(以及键合线51a～54a、51b～54b、55、56)被密封部件80密封。另外，在盖部61安装有进行与外部设备的电连接的第一～第三布线部件71、72、74。应予说明，控制端子75、76省略图示。
第一～第三布线部件71、72、74各自的一端部在壳体60的内部与绝缘电路基板20a或绝缘电路基板20b连接。另外，各自的另一端部从壳体60向外部延伸。另一端部可以与未图示的外部设备连接。具体而言，第一布线部件71的一端部与绝缘电路基板20a的导电图案23a3、23a5电连接和机械连接。并且，第一布线部件71的一端部经由导电图案23a3、23a5和键合线53a、54a而与半导体芯片41a、42a、43a、44a电连接。另外，另一端部的第一外部连接部71e从盖部61向壳体60的外部延伸，并且沿着盖部61的正面而露出。第二布线部件72的一端部与绝缘电路基板20b的导电图案23b2电连接和机械连接。并且，第二布线部件72的一端部经由导电图案23b2而与半导体芯片41b、42b、43b、44b电连接。另外，另一端部的第二外部连接部72e从盖部61向壳体60的外部延伸，并且沿着盖部61的正面而露出。第三布线部件74的一端部与绝缘电路基板20a的导电图案23a2电连接和机械连接。并且，第三布线部件74的一端部经由导电图案23a2而与半导体芯片41a、42a、43a、44a电连接。另外，另一端部的第三外部连接部74e从盖部61向壳体60的外部延伸，并且沿着盖部61的正面而露出。
另外，布线单元70包括第一布线部件71、第二布线部件72、以及布线保持部73。布线单元70的第一布线部件71、第二布线部件72的一部分与布线保持部73一体成型。另外，此时，第一布线部件71、第二布线部件72之间通过布线保持部73而确保绝缘性。应予说明，后面会对布线单元70进行详细说明。
绝缘电路基板20a、20b具有：绝缘板21a、21b；金属板22a、22b，其形成在绝缘板21a、21b的背面；以及导电图案23a1～23a5、23b1～23b5，其形成在绝缘板21a、21b的正面。应予说明，绝缘板21a、21b和金属板22a、22b在俯视下是矩形。另外，绝缘板21a、21b和金属板22a、22b的角部可以倒角为R形状或C形状。在俯视下，金属板22a、22b的尺寸小于绝缘板21a、21b的尺寸，并且形成在绝缘板21a、21b的内侧。
绝缘板21a、21b以导热性优良的陶瓷为主要成分而构成。该陶瓷是例如由以氧化铝、氮化铝、或氮化硅为主要成分的材料而构成。另外，绝缘板21a、21b的厚度是0.2mm以上且2.5mm以下。
金属板22a、22b以导热性优良的金属为主要成分而构成。这样的金属是例如铜、铝、或至少包括其中一种的合金。另外，金属板22a、22b的厚度是0.1mm以上且5.0mm以下。为了提高耐腐蚀性，可以对金属板的表面进行镀覆处理。此时，使用的镀覆材料列举有例如镍、镍-磷合金、镍-硼合金。
导电图案23a1～23a5、23b1～23b5以导电性优良的金属为主要成分而构成。这样的金属列举有例如铜、铝、或至少包括其中一种的合金。另外，导电图案23a1～23a5、23b1～23b5的厚度是0.1mm以上且5.0mm以下。为了提高耐腐蚀性，可以对导电图案23a1～23a5、23b1～23b5的表面进行镀覆处理。此时，使用的镀覆材料列举有例如镍、镍-磷合金、镍-硼合金。在绝缘板21a、21b的正面形成金属层，并对该金属层进行蚀刻等处理而得到导电图案23a1～23a5、23b1～23b5。或者，也可以使预先从金属层切出的导电图案23a1～23a5、23b1～23b5压接在绝缘板21a、21b的正面。应予说明，图2～图4所示的导电图案23a1～23a5、23b1～23b5的形状、个数为一例。
作为具有这样的构成的绝缘电路基板20a、20b，可以使用例如DCB(Direct CopperBonding：直接铜键合衬底)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。绝缘电路基板20a、20b能够经由导电图案23a2、23b2、绝缘板21a、21b以及金属板22a、22b而向外侧传导在半导体芯片41a～44a、41b～44b中产生的热量。
另外，在这样的绝缘电路基板20a的导电图案23a3、23a5，经由焊料(省略图示)而连接有第一布线部件71的一端部(第一脚部71d(参照图3))。在绝缘电路基板20b的导电图案23b2，经由焊料(省略图示)而连接有第二布线部件72的一端部(第二脚部72d(参照图3))。应予说明，导电图案23a2、23a3、23a5、23b2所示出的四边形分别表示第三、第一、第二布线部件74、71、72的接合区域。
半导体芯片41a～44a、41b～44b以硅或碳化硅为主要成分而构成。半导体芯片41a、42a、41b、42b是开关元件。开关元件是例如IGBT、功率MOSFET。这样的半导体芯片41a、42a、41b、42b在背面具备漏极或集电极作为输入电极(主电极)。另外，半导体芯片41a、42a、41b、42b在正面具备栅极41a1、42a1、41b1、42b1作为控制电极，具备源极或发射极作为输出电极(主电极)。上述半导体芯片41a、42a、41b、42b的背面侧通过焊料(省略图示)而接合在导电图案23a2、23b2上。
将这样的半导体芯片41a～44a、41b～44b与导电图案23a2、23b2接合的焊料使用无铅焊料。无铅焊料以例如包含锡、银、铜、锌、锑、铟、铋中的至少两种的合金为主要成分。此外，在焊料中可以含有添加物。也可以使用金属烧结体来代替焊料。金属烧结体的材料以银或银合金为主要成分。另外，这样的焊料和金属烧结体不限于半导体芯片41a～44a、41b～44b与导电图案23a2、23b2的接合，也可以用于第一～第三布线部件71、72、74对导电图案23a3、23a5、23b2、23a2的接合。
半导体芯片43a、44a、43b、44b是二极管元件。二极管元件是FWD(Free WheelingDiode：续流二极管)。这样的二极管元件包括例如SBD(Schottky Barrier Diode：肖特基二极管)、PN结二极管。这样的半导体芯片43a、44a、43b、44b在背面具备阴极作为输出电极(主电极)，在正面具备阳极作为输入电极(主电极)。上述半导体芯片43a、44a、43b、44b的背面侧通过焊料(省略图示)而接合在导电图案23a2、23b3上。应予说明，半导体芯片41a～44a、41b～44b可以是将开关元件与二极管元件设为一个半导体芯片的RC(ReverseConductive：反向导通)-IGBT元件。
如下的键合线51a～54a、51b～54b、55、56针对这样的绝缘电路基板20a、20b和半导体芯片41a～44a、41b～44b而进行布线。作为控制用布线的键合线51a、52a分别与导电图案23a1、以及半导体芯片41a、42a的栅极41a1、42a1电连接。键合线53a、54a分别与导电图案23a3、23a5、半导体芯片41a、42a的主电极、半导体芯片43a、44a的主电极电连接。
作为控制用布线的键合线51b、52b分别与导电图案23b1、以及半导体芯片41b、42b的栅极41b1、42b1电连接。键合线53b、54b分别与导电图案23b3、23b5、半导体芯片41b、42b的主电极以及半导体芯片43b、44b的主电极电连接。
而且，键合线55、56分别与绝缘电路基板20a的导电图案23a2、以及绝缘电路基板20b的导电图案23b3、23b5电连接。应予说明，键合线51a～54a、51b～54b、55、56由导电性优良的铝或铜等金属、或者至少包含其中一种的合金等构成。控制用的键合线51a、52a、51b、52b的直径是例如50μm以上且400μm以下，主电流用的键合线53a、54a、53b、54b、55、56的直径是例如300μm以上且600μm以下。
在这样的绝缘电路基板20a、20b中，第一布线部件71的一端部连接在导电图案23a3、23a5上。导电图案23a3、23a5经由键合线53a、54a而与半导体芯片41a、42a、43a、44a的正面的主电极连接。因此，第一布线部件71与半导体芯片41a、42a、43a、44a的主电极电连接，供主电流流通。
另外，第二布线部件72的一端部接合在导电图案23b2上。导电图案23b2与半导体芯片41b、42b、43b、44b的背面的主电极电连接。因此，第二布线部件72与半导体芯片41b、42b、43b、44b的主电极电连接，供主电流流通。
另外，第三布线部件74的一端部接合在导电图案23a2上。导电图案23a2与半导体芯片41a～44a的背面的主电极电连接。因此，第三布线部件74与半导体芯片41a～44a的主电极电连接，供主电流流通。
应予说明，虽然省略详细的图示，但是控制端子75、76分别与导电图案23a1、23b1电连接。从外部输入的控制信号经由导电图案23a1、23b1、键合线51a、52a、51b、52b而被输入到半导体芯片41a、42a、41b、42b的栅极41a1、42a1、41b1、42b1。
散热板30是板状，在俯视下呈矩形。散热板30以导热性优良的金属为主要成分而构成。这样的金属列举有例如铜、铝、或至少包括其中一种的合金。
另外，也可以在这样的半导体装置10的散热板30的背面经由导热膏而安装冷却单元。导热膏是例如混入有金属氧化物的填料的硅。另外，该冷却单元也以导热性优良的材料为主要成分而构成，也可以根据需要对表面进行镀覆处理。冷却单元例如是由多个散热片构成的散热器以及利用水冷的冷却装置。另外，散热板30也可以与这样的冷却单元一体地构成。
如图5所示，半导体装置10构成包括上臂部A和下臂部B的半桥电路。半导体装置10的上臂部A包括绝缘电路基板20b、以及配置在绝缘电路基板20b上的键合线51b～54b、半导体芯片41b～44b、第二布线部件72。上臂部A还包括绝缘电路基板20a的导电图案23a2、以及配置在导电图案23a2上的第三布线部件74。半导体装置10的下臂部B包括绝缘电路基板20a、以及配置在绝缘电路基板20a上的键合线51a～54a、半导体芯片41a～44a、第一布线部件71。下臂部B还包括第三布线部件74。而且，两个绝缘电路基板20a、20b之间被键合线55、56连接。由此，上臂部A与下臂部B连接。由此，半导体装置10能够作为包括上臂部A和下臂部B的半桥电路而起作用。
在该情况下的半导体装置10中，将与外部电源(省略图示)的正极连接的连接点P和半导体芯片41b、42b的集电极侧的连接点C1相连的布线对应于第二布线部件72。即，第二布线部件72是在半桥电路中构成正极侧的输入端子的P端子。将与负载(省略图示)的端子连接的连接点M和半导体芯片41b、42b的发射极侧以及半导体芯片41a、42a的集电极侧的连接点E1C2相连的布线对应于第三布线部件74。即，第三布线部件74是在半桥电路中构成输出端子的M端子。将与外部电源的负极连接的连接点N和半导体芯片41a、42a的发射极侧的连接点E2相连的布线对应于第一布线部件71。即，第一布线部件71是在半桥电路中构成负极侧的输入端子的N端子。
接下来，如图3所示，布线单元70具有第一布线部件71、第二布线部件72、以及包裹并保持第一布线部件71、第二布线部件72的布线保持部73。第一布线部件71、第二布线部件72是板状的引线框架。即，第一布线部件71、第二布线部件72在与半导体装置10的正面和背面对应的X-Y面、以及与半导体装置10的一组对置的侧面对应的Y-Z面具有主面。第一布线部件71、第二布线部件72在与半导体装置10的另一组对置的侧面对应的X-Z面具有侧面。
如图3和图6所示，在从与主面平行的方向(Y方向)观察的侧视下，第一布线部件71的第一水平部71a与第一垂直部71b在第一弯曲部71c弯曲为L形。具体而言，第一水平部71a的一端与第一垂直部71b的一端通过第一弯曲部71c而连接。而且，第一水平部71a从第一弯曲部71c起，与半导体芯片41a～44a和绝缘电路基板20a的主面(X-Y面)平行且相对于第二布线部件72向相反方向(-X方向)延伸。第一垂直部71b从第一弯曲部71c起，向与半导体芯片41a～44a和绝缘电路基板20a的主面(X-Y面)垂直的上方(+Z方向)延伸。应予说明，第一弯曲部71c、第二弯曲部72c在作为第一水平部71a、第二水平部72a的背面(与半导体芯片41a～44a、41b～44b对置的面)和第一垂直部71b、第二垂直部72b彼此对置的面之间的角部的外角侧具有曲面。第一弯曲部71c的外角侧的曲率可以与第二弯曲部72c的外角侧的曲率相同。例如，第一弯曲部71c的外角侧的曲率相对于第一布线部件71的板厚T1是1/T1。第二弯曲部72c的外角侧的曲率相对于第二布线部件72的板厚T2是1/T2。此外，第一布线部件71包括第一脚部71d、以及第一外部连接部71e。第一水平部71a在绝缘电路基板20a与壳体60的盖部61之间沿高度方向(Z方向)隔开预定的间隔而形成。另一方面，如上所述，第一布线部件71的一端部与导电图案23a3、23a5电连接，另一端部从壳体60的盖部61向外部延伸。第一脚部71d从第一水平部71a的另一端向下方(-Z方向)延伸并且包括与导电图案23a3、23a5连接的该一端部。第一外部连接部71e相对于半导体芯片41a～44a(绝缘电路基板20a)而从第一垂直部71b的另一端进一步向上方(+Z方向)延伸并且包括从壳体60的盖部61向外部延伸的该另一端部。应予说明，在图6中示出了第一外部连接部71e向上方延伸的情况。第一外部连接部71e也可以在虚线部分从盖部61向外部露出而弯曲，与盖部61的上表面平行且相对于第二布线部件72而向相反方向(-X方向)延伸。
如图3和图6所示，在从与主面平行的方向(Y方向)观察的侧视下，第二布线部件72的第二水平部72a与第二垂直部72b在第二弯曲部72c弯曲为L形。具体而言，第二水平部72a的一端与第二垂直部72b的一端通过第二弯曲部72c而连接。而且，第二水平部72a从第二弯曲部72c起，与半导体芯片41a～44a和绝缘电路基板20a的主面(X-Y面)平行且相对于第一布线部件71而向相反方向(+X方向)延伸。第二水平部72a与第一水平部71a呈同一平面。第二垂直部72b从第二弯曲部72c起，向与半导体芯片41a～44a和绝缘电路基板20a的主面(X-Y面)垂直的上方(+Z方向)延伸。即，第二垂直部72b的主面相对于第一垂直部71b的主面平行，以预定距离隔开间隙而形成。第一垂直部71b的主面与第二垂直部72b的主面之间的间隙的间隔可以根据施加于第一布线部件71和第二布线部件72的电流和电压来设定。该间隔优选是0.25mm以上且4.0mm以下。更优选是0.5mm以上且2.0mm以下。若间隔过小，则有可能在第一布线部件71与第二布线部件72之间绝缘性下降而短路。另外，若间隔过大，则无法降低电感。另外，第二垂直部72b的宽度(Y方向的长度)比第一垂直部71b的宽度(Y方向的长度)短。这样的第一垂直部71b、第二垂直部72b处于如下位置，即在俯视下，垂直于宽度方向的彼此的中心线一致(参照图13)。另外，不限于该情况，第一垂直部71b的宽度(Y方向的长度)与第二垂直部72b的宽度(Y方向的长度)可以不同。例如，第一垂直部71b的宽度(Y方向的长度)可以比第二垂直部72b的宽度(Y方向的长度)短。由此，能够抑制从第一垂直部71b和第二垂直部72b的侧面施加于布线保持部73的应力的集中，能够进一步抑制布线保持部73的裂缝等的产生。
此外，第二布线部件72包括第二脚部72d、第二外部连接部72e以及连结部72f。第二水平部72a在绝缘电路基板20b与壳体60的盖部61之间沿高度方向(Z方向)隔开预定的间隔而形成。另一方面，如上所述，第二布线部件72的一端部与导电图案23b2电连接，另一端部从壳体60的盖部61向外部延伸。第二脚部72d从第二水平部72a的另一端向下方(-Z方向)延伸并且包括与导电图案23b2连接的该一端部。第二外部连接部72e相对于半导体芯片41b～44b(绝缘电路基板20b)而从第二垂直部72b进一步向上方(+Z方向)延伸并且包括从壳体60的盖部61向外部延伸的该另一端部。应予说明，在图6中示出了第二外部连接部72e向上方延伸的情况。第二外部连接部72e也可以在虚线部分从盖部61向外部露出而弯曲，与盖部61的上表面平行且相对于第一布线部件71而向相反方向(+X方向)延伸。连结部72f从第二垂直部72b向离开第一垂直部71b的方向延伸。即，连结部72f与第二水平部72a平行，并且将第二垂直部72b的上方的端部与第二外部连接部72e的下方的端部连接。因此，第一外部连接部71e、第二外部连接部72e分离为第一垂直部71b、第二垂直部72b的间隙与连结部72f的长度相加而得的距离。
如图7所示，对于第一布线部件71、第二布线部件72而言，第二布线部件72的第二弯曲部72c的宽度(Y方向的长度)比第一布线部件71的第一弯曲部71c的宽度(Y方向的长度)短。而且，第二布线部件72的第二水平部72a在背面(与绝缘电路基板20a的正面对置的X-Y面)与宽度方向的侧面(X-Z面)交叉而成的角部具有曲面。例如，形成具有预定的曲率的R形状。此时的曲率1/R例如相对于第二水平部72a的板厚T72a是0.05/T72a以上且0.5/T72a以下。
应予说明，图3所示的第一脚部71d、第二脚部72d和第一外部连接部71e、72e的形状是一例。第一脚部71d、第二脚部72d可以是能够与导电图案23a3、23a5、23b2电连接的形状。另外，第一外部连接部71e、第二外部连接部72e可以是能够从盖部61露出而与外部装置电连接的形状即可。
此外，如图3所示，第三布线部件74包括在侧视下与半导体芯片41a～44a(绝缘电路基板20a)的主面平行的第三水平部74a、第三外部连接部74e以及与第三水平部74a垂直的第三脚部74d。另外，第三布线部件74的一端部也与导电图案23a2电连接，另一端部从壳体60的盖部61向外部延伸。第三脚部74d包括从第三水平部74a向导电图案23a2延伸而与其连接的该一端部。第三外部连接部74e包括相对于半导体芯片41a～44a(绝缘电路基板20a)从第三水平部74a向上方延伸并且从壳体60的盖部61向外部延伸的该另一端部。应予说明，在图3中示出了第三外部连接部74e从盖部61向上方延伸而向盖部61的正面侧折弯的情况。
第一～第三布线部件71、72、74以导电性优良的金属为主要成分而构成。这样的金属列举有例如铝、铜、铁、镍、或至少包括其中一种的合金。为了提高耐腐蚀性，也可以对第一～第三布线部件71、72、74的表面进行镀覆处理。此时，使用的镀覆材料列举有例如镍、镍-磷合金、镍-硼合金。另外，第一～第三布线部件71、72、74与导电图案23a3、23a5、23b2、23a2的接合和第一～第三布线部件71、72、74与半导体芯片41a～44a、41b～44b的接合同样地使用焊料以及金属烧结体。另外，第一～第三布线部件71、72、74与导电图案23a3、23a5、23b2、23a2的接合也可以使用超声波、激光而直接接合。
如图8所示，布线保持部73包括第一部分73a，该第一部分73a至少填充在第一布线部件71、第二布线部件72的第一垂直部71b与第二垂直部72b之间的间隙、以及第一弯曲部71c与第二弯曲部72c之间的间隙。此外，也可以包裹第一弯曲部71c、第二弯曲部72c的外角侧。应予说明，第一弯曲部71c、第二弯曲部72c的外角侧是指第一水平部71a、第二水平部72a的背面与第一垂直部71b、第二垂直部72b彼此对置的面之间的角部。
此外，布线保持部73包括第二部分73b1，该第二部分73b1包裹第一垂直部71b的与第二垂直部72b相反一侧(-X侧)的主面、以及第一弯曲部71c的内角侧。另外，布线保持部73包括第二部分73b2，该第二部分73b2包裹第二垂直部72b的与第一垂直部71b相反一侧(+X侧)的主面、以及第二弯曲部72c的内角侧。此外，该第二部分还包裹第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a的主面的一部分。另外，如图2和图3所示，布线保持部73也可以覆盖第一垂直部71b、第二垂直部72b的(作为±Y方向上的两端部的)侧面。因此，第一垂直部71b、第二垂直部72b中的一者或两者可以完全地被包裹在布线保持部73。另外，如图3所示，布线保持部73包裹第二布线部件72的连结部72f。由此，布线保持部73的包裹上表面只要是能够完全包裹连结部72f的高度即可。另外，第一部分73a的包裹下表面73a1与第一水平部71a、第二水平部72a的下表面呈同一平面。
这样的布线保持部73是具有绝缘性的树脂，由例如热塑性树脂构成。这样的树脂是例如聚苯硫醚树脂、聚对苯二甲酸丁二醇酯树脂、聚丁二酸丁二醇酯树脂、聚酰胺树脂、或者丙烯腈丁二烯苯乙烯聚合物树脂。另外，也可以在这样的树脂添加绝缘性的陶瓷填料。这样的陶瓷填料是例如氧化物、氮化物、碳化物。作为该具体例，列举有硅、铝、硼。
布线单元70的第一布线部件71、第二布线部件72的接近范围如上述地被布线保持部73包裹。因此，能够在维持第一布线部件71、第二布线部件72的绝缘性的同时，特别缓解应力容易集中的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的应力。而且，针对第一弯曲部71c、第二弯曲部72c附近的布线保持部73而抑制裂缝等损伤的产生。另外，第二布线部件72的第二外部连接部72e通过连结部72f而与第二垂直部72b分离。因此，在将第二布线部件72安装于导电图案23b2时，缓解了针对第二弯曲部72c的应力。这也有助于抑制第二弯曲部72c附近对布线保持部73的损伤的产生。
另外，第一水平部71a、第二水平部72a向彼此相反方向延伸。因此，第一脚部71d、第二脚部72d分离。因此，第一脚部71d、第二脚部72d因分离而确保了绝缘性，无需被布线保持部73包裹。因此，能够抑制第一弯曲部71c、第二弯曲部72c附近对布线保持部73的损伤的产生。另外，位于比布线保持部73的包裹上表面更靠上的第一外部连接部71e、第二外部连接部72e因被连结部72f分离而确保了绝缘性。因此，无需利用布线保持部73来包裹第一外部连接部71e、第二外部连接部72e，并且能够抑制针第一弯曲部71c、第二弯曲部72c附近对布线保持部73的损伤的产生。应予说明，如后所述，布线保持部73不包裹的第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a和第一脚部71d、第二脚部72d也可以被密封部件80密封。
另外，第二布线部件72的第二水平部72a的背面的角部形成有较小的曲率的曲面(参照图7)。因此，能够分散针对第二布线部件72的第二水平部72a的应力。另外，这也有助于抑制第二水平部72a附近对布线保持部73的损伤的产生。通过这样地抑制对布线保持部73的损伤的产生，从而维持了第一布线部件71、第二布线部件72的绝缘性，特别维持了第一弯曲部71c、第二弯曲部72c附近的绝缘性。
密封部件80对散热板30上的绝缘电路基板20a、20b、半导体芯片41a～44a、41b～44b以及键合线51a～54a、51b～54b、55、56进行密封。另外，密封部件80在密封上述部件的同时，被填充到比图3所示的布线单元70的第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a更靠上且布线保持部73的包裹上表面以下的位置。更优选的是，密封部件80被填充到对应于连结部72f的布线保持部73。
此时，如上所述，布线单元70的第一布线部件71、第二布线部件72的接近范围被布线保持部73包裹。布线保持部73不包裹的第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a和第一脚部71d、第二脚部72d被密封部件80密封且确保了绝缘性。另外，位于比布线保持部73的包裹上表面更靠上的第一外部连接部71e、第二外部连接部72e即使不被密封部件80密封，也因为被连结部72f分离而确保了绝缘性。另外，第一外部连接部71e、第二外部连接部72e从盖部61向外部延伸，向彼此相反方向折弯而分离，因此确保了绝缘性。
另外，壳体60的侧壁部62a～62d需要以能够填充密封部件80的方式使其高度比密封部件80高。因此，侧壁部62a～62d的高度需要与绝缘电路基板20a、20b、半导体芯片41a～44a、41b～44b以及键合线51a～54a、51b～54b、55、56对应的高度以上。
在此使用的密封部件80是硅胶。或者，密封部件80包括热固性树脂、以及含于热固性树脂的填充剂。热固性树脂是例如环氧树脂、酚醛树脂或马来酰亚胺树脂。作为这样的密封部件80的一例，有含有填充剂的环氧树脂。填充剂使用无机物。作为无机物的例子，有氧化硅、氧化铝、氮化硼或氮化铝。
上述半导体装置10具备半导体芯片41a～44a、41b～44b、以及布线单元70。布线单元70具备：第一布线部件71、第二布线部件72，其一端部分别与半导体芯片41a～44a、41b～44b电连接；以及布线保持部73，其包裹第一布线部件71、第二布线部件72的一部分。
第一布线部件71包括与半导体芯片41a～44a的主面平行的第一水平部71a、以及与第一水平部71a垂直的第一垂直部71b，该第一水平部71a和该垂直的第一垂直部71b在侧视下在第一弯曲部71c弯曲为L形。第二布线部件72包括与第一水平部71a呈同一平面的第二水平部72a、以及相对于第一垂直部71b以预定的距离隔开间隙而与第一垂直部71b平行的第二垂直部72b，该第二水平部72a和该第二垂直部72b在侧视下在第二弯曲部72c相对于第一布线部件71向相反方向弯曲为L形。此外，布线保持部73的第一部分73a被填充在第一垂直部71b、第二垂直部72b之间的间隙、以及第一弯曲部71c、第二弯曲部72c之间的间隙。
在这样的半导体装置10中，因为第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c被布线保持部73包裹，所以能够确保第一布线部件71、第二布线部件72的绝缘性。在此基础上，能够缓解在第一弯曲部71c、第二弯曲部72c的附近产生的应力。因此，防止了针对布线保持部73的裂缝等损伤的产生，确保了被布线保持部73包裹的第一布线部件71、第二布线部件72的绝缘性。另外，布线保持部73不包裹的第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a和第一脚部71d、第二脚部72d彼此分离，被密封部件80密封而确保了绝缘性。另外，位于比布线保持部73的包裹上表面更靠上的第一外部连接部71e、第二外部连接部72e即使不被密封部件80密封，也因为被连结部72f分离而确保了绝缘性。因此，抑制了布线单元70的绝缘耐量的减少，能够预防半导体装置10的破损，并且抑制了可靠性的下降。
在这样的半导体装置10所包括的布线单元70中，通过隔开布线保持部73的包裹下表面73a1与第一弯曲部71c、第二弯曲部72c之间的距离，从而能够缓解在第一弯曲部71c、第二弯曲部72c附近产生的应力，并且能够提高绝缘性。以下，对隔开布线保持部73的包裹下表面73a1与第一弯曲部71c、第二弯曲部72c之间的距离的各种变形例进行说明。
[变形例一]
利用图9对变形例一的布线单元70进行说明。图9是第一实施方式的变形例一的半导体装置所包括的布线单元的主要部分截面图。相对于图8的布线单元70，变形例一的布线单元70的布线保持部73的第一部分73a的包裹下表面73a1比第一水平部71a、第二水平部72a的背面更向绝缘电路基板20a、20b的正面(在图9中，为-Z方向)突出。第一部分73a的包裹下表面73a1的从第一水平部71a、第二水平部72a的背面起的突出量可以是第一垂直部71b的主面与第二垂直部72b的主面之间的间隙的间隔的50％以上且200％以下。例如，是0.25mm以上且4.0mm以下。更优选的是0.5mm以上且2.0mm以下。因此，能够使布线保持部73的第一部分73a的包裹下表面73a1与第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c之间的距离比图8的情况长。布线保持部73的X方向上的宽度只要至少为第一弯曲部71c、第二弯曲部72c之间的宽度W以上即可。由此，第一部分73a能够在与第一弯曲部71c、第二弯曲部72c的外角侧的曲面垂直的方向上确保预定的厚度而包裹所述第一弯曲部71c、第二弯曲部72c。因此，缓解了第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的应力，难以产生损伤。因此，能够提高布线单元70的布线保持部73中的损伤产生的耐量。而且，通过抑制损伤的产生，从而保持绝缘性。
[变形例二]
利用图10对变形例二的布线单元70进行说明。图10是第一实施方式的变形例二的半导体装置所包括的布线单元的主要部分截面图。在变形例二的布线单元70中，使第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c的曲率小于图8的布线单元70所包括的第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c的曲率。即，在变形例二的布线单元70中画出第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c比图8的布线单元70所包括的第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c更缓的曲线。例如，第一弯曲部71c的外角侧的曲率相对于第一布线部件71的板厚T1而小于1/T1。第二弯曲部72c的外角侧的曲率相对于第二布线部件72的板厚T2而小于1/T2。另外，在该情况下，第一弯曲部71c的外角侧的曲率也可以与第二弯曲部72c的外角侧的曲率相同。因此，能够使布线保持部73的第一部分73a的包裹下表面73a1与第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c之间的距离比图8的情况长。因此，缓解了第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的应力，难以产生损伤。因此，能够提高布线单元70的布线保持部73中的损伤产生的耐量。而且，通过抑制损伤的产生，从而保持绝缘性。
应予说明，在变形例二中，还可以如变形例一那样地使布线保持部73的第一部分73a的包裹下表面73a1比第一水平部71a、第二水平部72a的背面更向绝缘电路基板20a、20b的正面突出。由此，能够进一步防止布线单元70的布线保持部73中的损伤的产生。
[变形例三]
利用图11对变形例三的布线单元70进行说明。图11是第一实施方式的变形例三的半导体装置所包括的布线单元的主要部分截面图。在变形例三的布线单元70中，在图8的第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c的间隙侧分别形成有切口部。因此，能够使布线保持部73的第一部分73a的包裹下表面73a1与第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c之间的距离比图8的情况长。因此，缓解了第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的应力，难以产生损伤。因此，能够提高布线单元70的布线保持部73中的损伤产生的耐量。而且，通过抑制损伤的产生，从而保持绝缘性。
应予说明，在变形例三中，还可以如变形例一那样地使布线保持部73的第一部分73a的包裹下表面73a1比第一水平部71a、第二水平部72a的背面更向绝缘电路基板20a、20b的正面突出。由此，能够进一步防止布线单元70的布线保持部73中的损伤的产生。
[第二实施方式]
利用图12和图13，对在第二实施方式的布线单元70中，使布线保持部73的包裹范围相对于图2的布线单元70不同的情况进行说明。图12和图13是第二实施方式的半导体装置所包括的布线单元的图。应予说明，图12的(A)、图12的(B)分别表示针对布线单元70而从不同的方向观察的立体图。图13是从第二实施方式的布线单元70的上方(+Z方向)观察的俯视图。
在布线单元70中，针对图2的布线单元70的布线保持部73，在第二垂直部72b的宽度(Y方向)方向的外缘端部形成有开口部73c1、73c2。即，被布线保持部73包裹的第二垂直部72b的宽度方向上的外缘端部从开口部73c1、73c2露出。应予说明，开口部73c1、73c2沿第二垂直部72b的延伸方向(Z方向)而形成在布线保持部73的外缘端部。
在该情况下，即使在第二布线部件72的第二垂直部72b的宽度方向上的外缘端部产生应力，也因为包裹第二布线部件72的布线保持部73通过开口部73c1、73c2而开口，所以使布线保持部73不会受到损伤。因此，能够进一步抑制布线保持部73的绝缘性下降。另外，由于第一布线部件71的第一水平部71a和第一弯曲部71c被布线保持部73包裹，所以更适当地维持了第一布线部件71、第二布线部件72的第一水平部71a、第二水平部72a之间的绝缘性。因此，与图2的情况相比，更能够抑制布线保持部73的绝缘性下降。
[第三实施方式]
参照图14，对在第三实施方式中，布线单元70所包括的第一布线部件71、第二布线部件72的第一垂直部71b、第二垂直部72b中的至少一者被开口的情况进行说明。图14是第三实施方式的半导体装置所包括的布线单元的第一、第二布线部件的主要部分立体图。应予说明，图14的(A)、图14的(B)分别示出不同的情况。
图14的(A)的第二布线部件72在图6的第二布线部件72的第二垂直部72b形成有多个贯通孔72b1作为开口。应予说明，贯通孔72b1的大小、个数、位置为一例。相对于第二垂直部72b，贯通孔72b1能够形成为不使第二垂直部72b的强度下降的程度。另外，图14的(B)的第二布线部件72在图6的第二布线部件72的第二垂直部72b的宽度方向上的外缘端部形成有多个切口部72b2作为开口。应予说明，切口部72b2的大小、个数、位置也为一例。相对于第二垂直部72b，切口部72b2能够形成为不使第二垂直部72b的强度下降的程度。另外，这样的贯通孔72b1以及切口部72b2不限于形成在第二布线部件72的第二垂直部72b，可以也形成在第一布线部件71的第一垂直部71b，或者仅形成在第一垂直部71b。
若利用布线保持部73对这样的第一布线部件71、第二布线部件72一体成型，则布线保持部73的材料进入贯通孔72b1和切口部72b2。因此，布线保持部73相对于第一布线部件71、第二布线部件72的紧贴力提高，抑制了布线保持部73相对于第一布线部件71、第二布线部件72的错位、以及第一布线部件71、第二布线部件72之间的错位。因此，能够缓解第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的应力。因此，抑制了第一布线部件71、第二布线部件72的第一弯曲部71c、第二弯曲部72c附近对布线保持部73的损伤的产生，维持了布线单元70的绝缘性。其结果是，能够预防半导体装置10的破损，抑制了可靠性的下降。

Claims (18)

1.一种半导体装置，其特征在于，具备：
第一半导体芯片和第二半导体芯片；以及
布线单元，其具有一端部与所述第一半导体芯片电连接的第一布线部件、一端部与所述第二半导体芯片电连接的第二布线部件、以及包裹所述第一布线部件和所述第二布线部件各自的一部分的布线保持部，
所述第一布线部件包括与所述第一半导体芯片的主面平行的第一水平部、以及与所述第一水平部垂直的第一垂直部，所述第一水平部和所述第一垂直部在侧视下在第一弯曲部弯曲为L形，
所述第二布线部件包括与所述第一水平部呈同一平面的第二水平部、以及相对于所述第一垂直部以预定距离隔开间隙而与所述第一垂直部平行的第二垂直部，所述第二水平部和所述第二垂直部在侧视下在第二弯曲部相对于所述第一布线部件向相反方向弯曲为L形，
所述布线保持部被填充在所述第一垂直部与所述第二垂直部之间的间隙、以及所述第一弯曲部与所述第二弯曲部之间的间隙。
2.根据权利要求1所述的半导体装置，其特征在于，
所述布线保持部还包裹所述第一弯曲部的外角侧，所述第一弯曲部是所述第一水平部的与所述第一半导体芯片对置的面和所述第一垂直部的与所述第二垂直部对置的面之间的角部，并且
所述布线保持部还包裹所述第二弯曲部的外角侧，所述第二弯曲部是所述第二水平部的与所述第二半导体芯片对置的面和所述第二垂直部的与所述第一垂直部对置的面之间的角部。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述布线保持部还包裹所述第一垂直部的与所述第二垂直部相反的一侧，并且
所述布线保持部还包裹所述第二垂直部的与所述第一垂直部相反的一侧。
4.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备：
第一导电板，其电连接有所述第一半导体芯片；
第二导电板，其电连接有所述第二半导体芯片；以及
壳体，其收纳所述第一半导体芯片、所述第二半导体芯片、所述第一布线部件、所述第二布线部件、以及所述布线单元，
所述第一布线部件的第一一端部与所述第一导电板电连接，所述第一布线部件的第一另一端部向所述壳体的外部延伸，
所述第二布线部件的第二一端部与所述第二导电板电连接，所述第二布线部件的第二另一端部向所述壳体的外部延伸。
5.根据权利要求4所述的半导体装置，其特征在于，
所述半导体装置还具备密封部件，
该密封部件填充在所述壳体内，
该密封部件对所述第一半导体芯片、所述第二半导体芯片、所述第一导电板、所述第二导电板、所述第一布线部件的一部分、以及所述第二布线部件的一部分进行密封，并且
该密封部件的密封表面位于比所述第一水平部和所述第二水平部更靠上且比所述布线保持部的包裹上表面更靠下的位置。
6.根据权利要求4或5所述的半导体装置，其特征在于，
所述第一布线部件还包括第一脚部，该第一脚部从所述第一水平部向所述第一导电板延伸，并且包括与所述第一导电板连接的所述第一一端部，
所述第二布线部件还包括第二脚部，该第二脚部从所述第二水平部向所述第二导电板延伸，并且包括与所述第二导电板连接的所述第二一端部。
7.根据权利要求4所述的半导体装置，其特征在于，
所述第一布线部件包括第一外部连接部，该第一外部连接部相对于所述第一半导体芯片向上方延伸，并且包括向所述壳体的外部延伸的所述第一另一端部，
所述第二布线部件包括第二外部连接部，该第二外部连接部相对于所述第二半导体芯片向上方延伸，并且包括向所述壳体的外部延伸的所述第二另一端部。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第二布线部件还具备连结部，该连结部从所述第二垂直部向离开所述第一垂直部的方向延伸。
9.根据权利要求8所述的半导体装置，其特征在于，
所述布线保持部还包裹所述连结部。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第一垂直部与所述第二垂直部之间的所述预定距离是0.25mm以上且4.0mm以下。
11.根据权利要求1所述的半导体装置，其特征在于，
所述第二布线部件是构成上臂部的P端子，
所述第一布线部件是构成下臂部的N端子。
12.根据权利要求1所述的半导体装置，其特征在于，
所述布线保持部的包裹所述第一弯曲部和所述第二弯曲部且与所述第一半导体芯片和所述第二半导体芯片对置的包裹下表面相对于所述第一水平部和所述第二水平部而向所述第一半导体芯片和所述第二半导体芯片的主面侧突出。
13.根据权利要求1所述的半导体装置，其特征在于，
所述第一弯曲部的曲率相对于所述第一布线部件的板厚T1而小于1/T1，
所述第二弯曲部的曲率相对于所述第二布线部件的板厚T2而小于1/T2。
14.根据权利要求1所述的半导体装置，其特征在于，
所述第一弯曲部和所述第二弯曲部在所述间隙侧分别形成有切口部。
15.根据权利要求1所述的半导体装置，其特征在于，
在俯视下，所述第一垂直部的宽度比所述第二垂直部的宽度大。
16.根据权利要求15所述的半导体装置，其特征在于，
所述布线保持部包裹整个所述第一垂直部，在俯视下，以除所述第二垂直部的宽度方向上的端部以外的方式包裹所述第二垂直部。
17.根据权利要求15或16所述的半导体装置，其特征在于，
在俯视下，在相对于所述第二水平部的宽度方向上的侧面与背面侧的角部具有曲面。
18.根据权利要求1所述的半导体装置，其特征在于，
在所述第一垂直部和所述第二垂直部中的至少一者形成有多个开口部。
CN202210092842.9A 2021-03-19 2022-01-26 半导体装置 Pending CN115117048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021045452A JP7608903B2 (ja) 2021-03-19 2021-03-19 半導体装置
JP2021-045452 2021-03-19

Publications (1)

Publication Number Publication Date
CN115117048A true CN115117048A (zh) 2022-09-27

Family

ID=83284132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210092842.9A Pending CN115117048A (zh) 2021-03-19 2022-01-26 半导体装置

Country Status (3)

Country Link
US (1) US11887902B2 (zh)
JP (1) JP7608903B2 (zh)
CN (1) CN115117048A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230361087A1 (en) * 2022-05-04 2023-11-09 Infineon Technologies Ag Molded power semiconductor package
EP4376074A1 (en) * 2022-11-25 2024-05-29 Infineon Technologies AG Conductor rail, and power semiconductor module arrangement comprising a conductor rail

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP3695260B2 (ja) 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
JP4277169B2 (ja) 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP4660214B2 (ja) 2005-01-26 2011-03-30 日本インター株式会社 電力用半導体装置
JP4736849B2 (ja) 2006-02-28 2011-07-27 株式会社豊田自動織機 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP5202062B2 (ja) 2008-03-25 2013-06-05 新電元工業株式会社 半導体装置
JP2015119121A (ja) 2013-12-20 2015-06-25 株式会社 日立パワーデバイス パワー半導体装置
JP6320433B2 (ja) 2014-02-11 2018-05-09 三菱電機株式会社 電力用半導体モジュール
JP6613806B2 (ja) 2015-10-23 2019-12-04 富士電機株式会社 半導体装置
JP6515886B2 (ja) 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
JP6858657B2 (ja) 2017-06-27 2021-04-14 三菱電機株式会社 電力用半導体装置
JP7205076B2 (ja) 2018-05-08 2023-01-17 富士電機株式会社 端子構造、半導体モジュール
JP6666048B2 (ja) 2018-07-10 2020-03-13 三菱電機株式会社 回路基板装置
JP2020107654A (ja) 2018-12-26 2020-07-09 富士電機株式会社 半導体装置
CN113366634A (zh) 2019-08-13 2021-09-07 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP2022144436A (ja) 2022-10-03
US20220301955A1 (en) 2022-09-22
US11887902B2 (en) 2024-01-30
JP7608903B2 (ja) 2025-01-07

Similar Documents

Publication Publication Date Title
US11133271B2 (en) Semiconductor device
US12218037B2 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
CN115117048A (zh) 半导体装置
CN112786556A (zh) 半导体装置及半导体装置的制造方法
CN113228265A (zh) 半导体组件的电路构造
JP7413720B2 (ja) 半導体モジュール
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
US20220367372A1 (en) Semiconductor device
US11721633B2 (en) Semiconductor device
US20240030080A1 (en) Semiconductor device
CN116913904A (zh) 半导体模块
WO2022070741A1 (ja) 半導体装置
TW202226485A (zh) 半導體裝置
CN112397472A (zh) 半导体装置
US20230238334A1 (en) Semiconductor device
CN111916355A (zh) 半导体装置的制造方法
US20240007014A1 (en) Power conversion device
WO2022009557A1 (ja) 半導体装置及び半導体チップ
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
US20240304530A1 (en) Power converter apparatus
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
CN116960092A (zh) 半导体装置
JP2024102810A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination